JPH0463543B2 - - Google Patents
Info
- Publication number
- JPH0463543B2 JPH0463543B2 JP57061477A JP6147782A JPH0463543B2 JP H0463543 B2 JPH0463543 B2 JP H0463543B2 JP 57061477 A JP57061477 A JP 57061477A JP 6147782 A JP6147782 A JP 6147782A JP H0463543 B2 JPH0463543 B2 JP H0463543B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead frame
- resin
- lead
- flexible insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011347 resin Substances 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 26
- 238000000926 separation method Methods 0.000 claims description 16
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 14
- 239000011888 foil Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は可撓性絶縁板上に導電箔体を配設した
構造のリードフレームに関する。
構造のリードフレームに関する。
半導体装置用リードフレームは、通常、金属板
をプレス加工あるいは食刻加工して一体的に形成
したものが実用されている。この種のリードフレ
ームでは、複数個の半導体チツプを各独立に載置
する場合、同載置部を外部導出線から浮かせた状
態で設けることが困難であるため、これを支持す
る余分な外部導出線を必要とし、形状が大きくな
つたり、あるいは独立の半導体チツプや回路要素
の内蔵に限度があるという難点を有する。
をプレス加工あるいは食刻加工して一体的に形成
したものが実用されている。この種のリードフレ
ームでは、複数個の半導体チツプを各独立に載置
する場合、同載置部を外部導出線から浮かせた状
態で設けることが困難であるため、これを支持す
る余分な外部導出線を必要とし、形状が大きくな
つたり、あるいは独立の半導体チツプや回路要素
の内蔵に限度があるという難点を有する。
一方、半導体集積回路の実装に際し、可撓性絶
縁板上に配設した多数の金属箔リードの先端を半
導体チツプの所定の接続部にボンデイングする方
式が用いられることも、いわゆるフイルムキヤリ
ア方式として、広く知られている。しかるに、か
かるフイルムキヤリア方式では、フインガリード
と称される前記金属箔リードと半導体チツプ上の
多数のボンデイングパツド部とを一度のボンデイ
ング工程で形成し得る利点はあるが、複数個の半
導体チツプを独立に搭載したり、あるいは、半導
体チツプと他の回路要素を複合して搭載する混成
集積回路の場合には、半導体チツプ側、回路要素
側のそれぞれの接続部にバンプ（突起電極）と呼
ばれる個有の加工を施こす必要があり、従来から
の組立技術であるダイボンデイング、ワイヤボン
デイングの技術との融合性に難点がある。
縁板上に配設した多数の金属箔リードの先端を半
導体チツプの所定の接続部にボンデイングする方
式が用いられることも、いわゆるフイルムキヤリ
ア方式として、広く知られている。しかるに、か
かるフイルムキヤリア方式では、フインガリード
と称される前記金属箔リードと半導体チツプ上の
多数のボンデイングパツド部とを一度のボンデイ
ング工程で形成し得る利点はあるが、複数個の半
導体チツプを独立に搭載したり、あるいは、半導
体チツプと他の回路要素を複合して搭載する混成
集積回路の場合には、半導体チツプ側、回路要素
側のそれぞれの接続部にバンプ（突起電極）と呼
ばれる個有の加工を施こす必要があり、従来から
の組立技術であるダイボンデイング、ワイヤボン
デイングの技術との融合性に難点がある。
本発明は、従来の金属板リードフレームあるい
はフイルムキヤリア方式にみられた上述の問題点
を一挙に解消するものである。すなわち、本発明
は可撓性絶縁板上に、回路要素の載置部、外部導
出線部および前記外部導出線部の両側の分離帯状
部を導電箔体で形成したリードフレームを提供す
るものである。以下に、本発明を実施例の図面に
より詳しく説明する。
はフイルムキヤリア方式にみられた上述の問題点
を一挙に解消するものである。すなわち、本発明
は可撓性絶縁板上に、回路要素の載置部、外部導
出線部および前記外部導出線部の両側の分離帯状
部を導電箔体で形成したリードフレームを提供す
るものである。以下に、本発明を実施例の図面に
より詳しく説明する。
第１図は本発明の実施例のデユアルインライン
（DIL）型リードフレームの平面図である。この
リードフレームは、可撓性絶縁板１の一方の面上
に、回路要素の載置部２、外部導出線部３および
前記外部導出線部３の両側に分離体状部４をそれ
ぞれ金属箔体、たとえばニツケルめつきされた銅
箔で付設したものである。回路要素の載置部２
は、たとえば半導体集積回路チツプを搭載するの
に十分な大きさであり、単一あるいは複数で設け
られ、これらが外部導出線部３の所定の１つに導
電接続されている。また、このリードフレームの
中には、外部導出線３とは導電接続されずに、こ
れと遊離した状態の配線部５を、それぞれ、任意
の形状で設け、これらを各回路要素間の相互結線
内部導体として利用することができる。この配線
部５は、さらに、可撓性絶縁板１の他方の面上に
も設け、両面の配線部間を子孔６のスルーホール
を通じて導電接続することもできる。なお、外部
導出線部３にもスルーホール６を設けて、可撓性
絶縁板１の他面側に配した外部導出線部と導電接
続をなしておけば、可撓性絶縁板１の両面の外部
導出線を外部機器との結合に利用することができ
るとともに、必要に応じて、回路要素の載置部
２、配線部５も、可撓性絶縁板１の他方の面に自
在の形状、寸法で配設でき、これによつて、回路
要素の収納実装密度を一層高めることができる。
（DIL）型リードフレームの平面図である。この
リードフレームは、可撓性絶縁板１の一方の面上
に、回路要素の載置部２、外部導出線部３および
前記外部導出線部３の両側に分離体状部４をそれ
ぞれ金属箔体、たとえばニツケルめつきされた銅
箔で付設したものである。回路要素の載置部２
は、たとえば半導体集積回路チツプを搭載するの
に十分な大きさであり、単一あるいは複数で設け
られ、これらが外部導出線部３の所定の１つに導
電接続されている。また、このリードフレームの
中には、外部導出線３とは導電接続されずに、こ
れと遊離した状態の配線部５を、それぞれ、任意
の形状で設け、これらを各回路要素間の相互結線
内部導体として利用することができる。この配線
部５は、さらに、可撓性絶縁板１の他方の面上に
も設け、両面の配線部間を子孔６のスルーホール
を通じて導電接続することもできる。なお、外部
導出線部３にもスルーホール６を設けて、可撓性
絶縁板１の他面側に配した外部導出線部と導電接
続をなしておけば、可撓性絶縁板１の両面の外部
導出線を外部機器との結合に利用することができ
るとともに、必要に応じて、回路要素の載置部
２、配線部５も、可撓性絶縁板１の他方の面に自
在の形状、寸法で配設でき、これによつて、回路
要素の収納実装密度を一層高めることができる。
さて、第１図示のリードフレームは、集積回路
要素の樹脂封止成型に適すように、可撓性絶縁板
１の随所に貫通孔７を設け、樹脂モールドの周
縁、いわゆる樹脂モールドライン８がこの貫通孔
７の中央になるように貫通孔７を設ける。これに
よつて、樹脂封止外囲体は可撓性絶縁板１の両面
で貫通孔７に流入した成型用樹脂によつて一体化
され、封止外囲体の封着性が高く保持される。分
離帯状部４は樹脂封止成型の際に、成型用樹脂あ
るいは成型過程の前段で施されるオーバーコート
樹脂の流出を阻止する堰となる。すなわち、オー
バーコート樹脂あるいは成型用樹脂は流動性素材
からの熱硬化処理により固体化されるので、その
流動性により外部導出線部３の厚みに相当する隙
間から、可撓性絶縁板１の表面を伝つて、、同樹
脂が流れ出ようとする。このとき、分離帯状部４
があると、これより外部へは樹脂が流出しないよ
うに止められる。この分離帯状部４は、回路要素
の載置部２、外部導出線部３および配線部５とと
もに、同じ金属箔体でパターン形成される。分離
帯状部４は、樹脂モールド領域８を一重に取り囲
んで配設しただけでは、樹脂封止成型の際に密閉
度が不十分であり、そこで、第１図に示すよう
に、樹脂モールド領域８を二重に取り囲んで配設
することで、溶融した樹脂を２段階に阻止し、樹
脂の流出を阻止する効果を高めている。とりわ
け、外部導出線相互の近接による浮遊キヤパシタ
ンスが度外視されるならば、第２図の要部平面図
に示すように、分離帯状部を成す分離片４，４′
を樹脂モールド領域８を取り囲んで二重に配設す
ると共に、一方の分離片４を一方の外部導出線部
３を接触させると共に他方の外部導出線部３′と
近接させ、他方の分離片４′を他方の外部導出線
部３′を接触させると共に一方の外部導出線部３
と近接させると、樹脂封止の際の密閉度が増し、
樹脂の流出防止が一層効果的となる。なお、この
リードフレームの外辺に設けられた枠部９は補強
用であり、孔１０は組立工程での送り用である。
要素の樹脂封止成型に適すように、可撓性絶縁板
１の随所に貫通孔７を設け、樹脂モールドの周
縁、いわゆる樹脂モールドライン８がこの貫通孔
７の中央になるように貫通孔７を設ける。これに
よつて、樹脂封止外囲体は可撓性絶縁板１の両面
で貫通孔７に流入した成型用樹脂によつて一体化
され、封止外囲体の封着性が高く保持される。分
離帯状部４は樹脂封止成型の際に、成型用樹脂あ
るいは成型過程の前段で施されるオーバーコート
樹脂の流出を阻止する堰となる。すなわち、オー
バーコート樹脂あるいは成型用樹脂は流動性素材
からの熱硬化処理により固体化されるので、その
流動性により外部導出線部３の厚みに相当する隙
間から、可撓性絶縁板１の表面を伝つて、、同樹
脂が流れ出ようとする。このとき、分離帯状部４
があると、これより外部へは樹脂が流出しないよ
うに止められる。この分離帯状部４は、回路要素
の載置部２、外部導出線部３および配線部５とと
もに、同じ金属箔体でパターン形成される。分離
帯状部４は、樹脂モールド領域８を一重に取り囲
んで配設しただけでは、樹脂封止成型の際に密閉
度が不十分であり、そこで、第１図に示すよう
に、樹脂モールド領域８を二重に取り囲んで配設
することで、溶融した樹脂を２段階に阻止し、樹
脂の流出を阻止する効果を高めている。とりわ
け、外部導出線相互の近接による浮遊キヤパシタ
ンスが度外視されるならば、第２図の要部平面図
に示すように、分離帯状部を成す分離片４，４′
を樹脂モールド領域８を取り囲んで二重に配設す
ると共に、一方の分離片４を一方の外部導出線部
３を接触させると共に他方の外部導出線部３′と
近接させ、他方の分離片４′を他方の外部導出線
部３′を接触させると共に一方の外部導出線部３
と近接させると、樹脂封止の際の密閉度が増し、
樹脂の流出防止が一層効果的となる。なお、この
リードフレームの外辺に設けられた枠部９は補強
用であり、孔１０は組立工程での送り用である。
第３図は前記第１図示のリードフレームの−
切断面を示す要部拡大図であり、可撓性絶縁板
１の両面に外部導出線部３および分離帯状部（分
離片）４を配設し、これらをオーバーコート樹脂
１１で被覆した状態を表わしたものである。
切断面を示す要部拡大図であり、可撓性絶縁板
１の両面に外部導出線部３および分離帯状部（分
離片）４を配設し、これらをオーバーコート樹脂
１１で被覆した状態を表わしたものである。
以上に実施例で詳述したように、本発明は、可
撓性絶縁板１上に導電箔体で形成された複数の分
離帯状部４、複数の外部導出線部３、並びに回路
要素の載置部２を備え、前記複数の外部導出線部
３の一部および前記載置部２が所定の樹脂モール
ド領域８内に設定されるリードフレームにおい
て、隣接する外部導出線部３の間に挟まれた前記
複数の分離帯状部４が、少なくとも一方の外部導
出線部３と絶縁分離され、前記樹脂モールド領域
８を並行かつ二重に取り囲んで配設されたことを
特徴とするリードフレームであり、この構成によ
り、隣接する外部導出線部３同士の電気的絶縁を
確保すると共に、樹脂の流出を阻止する効果を強
化できる。本発明のリードフレームによれば、回
路要素として半導体集積回路チツプを載置部にダ
イボンデイングをなし、このチツプ上の外部導出
用電極部と所定の配線部あるいは外部導出線部と
を慣用のワイヤボンデイング法の金属細線で接続
し、さらには、他の回路要素たとえば抵抗、コン
デンサなどの受動素子を他の載置部、配線部なら
びに外部導出線を利用して組み込み、これらを通
常のトランスフアモールド法による樹脂封止成型
をなすことができ、その封着性、作業性がよく、
従来からの金属板リードフレームによる組立技術
との融合性も十分であり、このリードフレームの
工業的価値もまた頗る高いものである。
撓性絶縁板１上に導電箔体で形成された複数の分
離帯状部４、複数の外部導出線部３、並びに回路
要素の載置部２を備え、前記複数の外部導出線部
３の一部および前記載置部２が所定の樹脂モール
ド領域８内に設定されるリードフレームにおい
て、隣接する外部導出線部３の間に挟まれた前記
複数の分離帯状部４が、少なくとも一方の外部導
出線部３と絶縁分離され、前記樹脂モールド領域
８を並行かつ二重に取り囲んで配設されたことを
特徴とするリードフレームであり、この構成によ
り、隣接する外部導出線部３同士の電気的絶縁を
確保すると共に、樹脂の流出を阻止する効果を強
化できる。本発明のリードフレームによれば、回
路要素として半導体集積回路チツプを載置部にダ
イボンデイングをなし、このチツプ上の外部導出
用電極部と所定の配線部あるいは外部導出線部と
を慣用のワイヤボンデイング法の金属細線で接続
し、さらには、他の回路要素たとえば抵抗、コン
デンサなどの受動素子を他の載置部、配線部なら
びに外部導出線を利用して組み込み、これらを通
常のトランスフアモールド法による樹脂封止成型
をなすことができ、その封着性、作業性がよく、
従来からの金属板リードフレームによる組立技術
との融合性も十分であり、このリードフレームの
工業的価値もまた頗る高いものである。
本発明は、実施例のDIL型リードフレームに限
らず、シングルインライン型、フラツトパツケー
ジ型にも適用でき、さらには、第４図の実施例の
平面図のように、任意の外囲体形状および外部導
出線形状のものにも適用可能である。尚、第４図
で第１図と同一番号は同一部分を示す。
らず、シングルインライン型、フラツトパツケー
ジ型にも適用でき、さらには、第４図の実施例の
平面図のように、任意の外囲体形状および外部導
出線形状のものにも適用可能である。尚、第４図
で第１図と同一番号は同一部分を示す。
第１図は本発明の実施例リードフレームの平面
図、第２図は本発明の他の実施例リードフレーム
の要部平面図、第３図は本発明の実施例の要部断
面拡大図、第４図は本発明の別の実施例リードフ
レームの平面図である。 １……可撓性絶縁板、２……回路要素の載置
部、３……外部導出線部、４……分離帯状部、５
……配線部、６……スルーホール、７……貫通
孔、８……樹脂モールドライン、９……枠部、１
０……送り孔、１１……オーバーコート樹脂。
図、第２図は本発明の他の実施例リードフレーム
の要部平面図、第３図は本発明の実施例の要部断
面拡大図、第４図は本発明の別の実施例リードフ
レームの平面図である。 １……可撓性絶縁板、２……回路要素の載置
部、３……外部導出線部、４……分離帯状部、５
……配線部、６……スルーホール、７……貫通
孔、８……樹脂モールドライン、９……枠部、１
０……送り孔、１１……オーバーコート樹脂。
Claims (1)
- １ 可撓性絶縁板上に導電箔体で形成された複数
の分離帯状部、複数の外部導出線部、並びに回路
要素の載置部を備え、前記複数の外部導出線部の
一部および前記載置部が所定の樹脂モールド領域
内に設定されるリードフレームにおいて、隣接す
る外部導出線部の間に挟まれた前記複数の分離帯
状部が、少なくとも一方の外部導出線部と絶縁分
離され、前記樹脂モールド領域を並行かつ二重に
取り囲んで配設されたことを特徴とするリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147782A JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147782A JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178545A JPS58178545A (ja) | 1983-10-19 |
| JPH0463543B2 true JPH0463543B2 (ja) | 1992-10-12 |
Family
ID=13172179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147782A Granted JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178545A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
| JPH01183837A (ja) * | 1988-01-18 | 1989-07-21 | Texas Instr Japan Ltd | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286365U (ja) * | 1975-12-24 | 1977-06-28 |
-
1982
- 1982-04-12 JP JP6147782A patent/JPS58178545A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58178545A (ja) | 1983-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| US4903114A (en) | Resin-molded semiconductor | |
| US4987474A (en) | Semiconductor device and method of manufacturing the same | |
| EP0503769A1 (en) | Lead frame and resin sealed semiconductor device using the same | |
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPWO2005081311A1 (ja) | 回路装置およびその製造方法 | |
| US5929513A (en) | Semiconductor device and heat sink used therein | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| US5296737A (en) | Semiconductor device with a plurality of face to face chips | |
| US6686651B1 (en) | Multi-layer leadframe structure | |
| JPS5998543A (ja) | 半導体装置 | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| JPH0463543B2 (ja) | ||
| JPH0645504A (ja) | 半導体装置 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0517709B2 (ja) | ||
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP3211116B2 (ja) | 電子部品及びそのモジュール構造 |