JPWO2005081311A1 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JPWO2005081311A1
JPWO2005081311A1 JP2006510320A JP2006510320A JPWO2005081311A1 JP WO2005081311 A1 JPWO2005081311 A1 JP WO2005081311A1 JP 2006510320 A JP2006510320 A JP 2006510320A JP 2006510320 A JP2006510320 A JP 2006510320A JP WO2005081311 A1 JPWO2005081311 A1 JP WO2005081311A1
Authority
JP
Japan
Prior art keywords
conductive pattern
conductive
circuit device
convex portion
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006510320A
Other languages
English (en)
Other versions
JP4785139B2 (ja
Inventor
五十嵐　優助
優助 五十嵐
高草木　貞道
貞道 高草木
根津　元一
元一 根津
隆也 草部
隆也 草部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006510320A priority Critical patent/JP4785139B2/ja
Publication of JPWO2005081311A1 publication Critical patent/JPWO2005081311A1/ja
Application granted granted Critical
Publication of JP4785139B2 publication Critical patent/JP4785139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

電流容量を確保しつつ微細なパターンが形成可能な混成集積回路装置およびの製造方法を提供する。本発明の混成集積回路装置１０は、回路基板１６の表面に形成された導電パターン１８と、導電パターン１８と電気的に接続された回路素子１４とを具備し、導電パターン１８は、第１の導電パターン１８Ａと、第１の導電パターンよりも厚く形成された第２の導電パターン１８Ｂとから成る。そして、第２の導電パターン１８Ｂは、パターンの厚み方向に対して突出する凸部２２が設けられている。

Description

本発明は回路装置およびその製造方法に関し、特に、厚みが異なる導電パターンを有する回路装置およびその製造方法に関するものである。
第１０図を参照して、従来の混成集積回路装置の構成を説明する（例えば、特開平６−１７７２９５号公報（第４頁、第１図）を参照）。第１０図（Ａ）は混成集積回路装置１００の斜視図であり、第１０図（Ｂ）は第１０図（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は次のような構成を有する。矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７と、この絶縁層１０７上に形成された導電パターン１０８と、導電パターン１０８上に固着された回路素子１０４と、回路素子１０４と導電パターン１０８とを電気的に接続する金属細線１０５と、導電パターン１０８と電気的に接続されたリード１０１とで、混成集積回路装置１００は構成されている。混成集積回路装置１００は全体が封止樹脂１０２で封止されている。封止樹脂１０２で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
しかしながら、上述したような混成集積回路装置では、大電流用のパワー系の素子を実装した混成集積回路基板（以下基板という）と小信号系の素子を実装した基板では、導電パターンの膜厚を変えていた。例えばパワー系の素子が実装される基板では、導電パターンの厚みは例えば１００μｍであった。また、小信号系の素子が実装される基板では、導電パターンの厚みは３５μｍであった。従って、実装される素子に応じて、パターンの厚みが異なる基板を用意するとコストが上昇する問題があった。
更に、厚みが１００μｍ程度の厚い導電パターンを有する基板では、厚い導電パターンでは微細なパターンが形成できないことから、端子数が多いＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）を実装基板に実装できない問題があった。更にまた、厚みが３５μｍ程度の薄い導電パターンを有する基板に、パワー系の素子を実装すると、薄い導電パターンは断面積が小さいので十分な電流容量を確保できない問題があった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、電流容量を確保しつつ微細なパターンが形成可能な回路装置およびの製造方法を提供することにある。
本発明の回路装置は、回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、前記第１の導電パターンと前記第２の導電パターンの表面は、実質同一レベルに配置され、前記第２の導電パターンの裏面には、前記第１の導電パターンの裏面よりも厚み方向に突出する凸部が設けられることを特徴とする。
本発明の回路装置は、回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、前記第１の導電パターンと前記第２の導電パターンの裏面は、実質同一レベルに配置され、前記第２の導電パターンの表面には、前記第１の導電パターンの表面よりも厚み方向に突出する凸部が設けられることを特徴とする。
本発明の回路装置は、回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、前記第２の導電パターンの表面および裏面には、厚み方向に突出する凸部が設けられることを特徴とする。
更に本発明の回路装置では、前記凸部の周囲には、第１の導電パターンと実質同じ膜厚の縁部が形成されることを特徴とする。
更に本発明の回路装置では、前記縁部の幅を、前記第１の導電パターンの厚みよりも広くすることを特徴とする。
更に本発明の回路装置では、前記凸部は、前起回路基板の表面に形成された絶縁層に埋め込まれることを特徴とする。
更に本発明の回路装置では、前記回路基板は、金属基板、セラミック基板、プリント基板またはフレキシブルシートであることを特徴とする。
更に本発明の回路装置では、前記第１の導電パターンには第１の回路素子が接続され、前記第２の導電パターンには、前記第１の回路素子よりも電流容量が大きい第２の回路素子が接続されることを特徴とする。
本発明の回路装置の製造方法は、厚み方向に突出する凸部が表面に設けられた導電箔を用意し、回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるように、前記導電箔を前記回路基板に密着させ、前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする。
更に本発明の回路装置の製造方法は、厚み方向に突出する凸部が表面に設けられた導電箔を用意し、回路基板の表面に設けた絶縁層に前記導電箔の裏面を密着させ、前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする。
更に本発明の回路装置の製造方法は、厚み方向に突出する凸部が表面および裏面に設けられた導電箔を用意し、回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるように、前記導電箔を前記回路基板に密着させ、前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする。
更に本発明の回路装置の製造方法では、前記凸部の側面は曲面であることを特徴とする。
更に本発明の回路装置の製造方法では、前記凸部の周囲に、前記第１の導電パターンと同じ厚さの縁部が残存するように、前記導電箔をパターニングすることを特徴とする。
更に本発明の回路装置の製造方法では、前記縁部の幅を、前記第１導電パターンの厚さよりも広くすることを特徴とする。
更に本発明の回路装置の製造方法では、エッチング処理により、前記第１の導電パターンおよび前記第２の導電パターンを形成することを特徴とする。
第１図（Ａ）は、本発明の混成集積回路装置の斜視図であり、第１図（Ｂ）は、本発明の混成集積回路装置の断面図であり、第２図は、本発明の混成集積回路装置の斜視図であり、第３図（Ａ）は、本発明の混成集積回路装置の断面図であり、第３図（Ｂ）は、本発明の混成集積回路装置の断面図であり、第３図（Ｃ）は、本発明の混成集積回路装置の断面図であり、第４図（Ａ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第４図（Ｂ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第４図（Ｃ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第４図（Ｄ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第４図（Ｅ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第４図（Ｆ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第５図（Ａ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第５図（Ｂ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第５図（Ｃ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第５図（Ｄ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第５図（Ｅ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ａ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ｂ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ｃ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ｄ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ｅ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第６図（Ｆ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第７図（Ａ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第７図（Ｂ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第７図（Ｃ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第７図（Ｄ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第７図（Ｅ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第８図（Ａ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第８図（Ｂ）は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第９図は、本発明の混成集積回路装置の製造方法を説明する断面図であり、第１０図（Ａ）は、従来の混成集積回路装置の製造方法を説明する斜視図であり、第１０図（Ｂ）は、従来の混成集積回路装置の製造方法を説明する断面図である。
 符号の説明
１０ 混成集積回路装置 ２２ 凸部
１１ リード ２３ 窪み部
１２ 封止樹脂 ２４ ユニット
１４Ａ 第１の回路素子 ３０Ａ 上金型
１４Ｂ 第２の回路素子 ３０Ｂ 下金型
１５ 金属細線 ３１ キャビティ
１６ 回路基板 １００ 混成集積回路装置
１７ 絶縁層 １０１ リード
１８Ａ 第１の導電パターン １０２ 封止樹脂
１８Ｂ 第２の導電パターン １０４ 回路素子
１８Ｃ パッド １０５ 金属細線
１８Ｄ 縁部 １０６ 基板
１９ ロウ材 １０７ 絶縁層
２０ 導電箔 １０８ 導電パターン
２１ レジスト
第１図を参照して、本発明の混成集積回路装置１０の構成を説明する。第１図（Ａ）は混成集積回路装置１０の斜視図であり、第１図（Ｂ）は第１図（Ａ）のＸ−Ｘ’断面での断面図である。
本発明の混成集積回路装置１０は、回路基板１６の表面に形成された導電パターン１８と、導電パターン１８と電気的に接続された回路素子１４とを具備する。更に、導電パターン１８は、第１の導電パターン１８Ａと、第１の導電パターン１８Ａよりも厚く形成された第２の導電パターン１８Ｂとから成る。第１の導電パターン１８Ａよりも第２の導電パターン１８Ｂは電流容量が大きい構成と成っている。このような各構成要素を以下にて説明する。
回路基板１６は、金属またはセラミック等から成る基板が放熱の意味で好ましい。しかし、フレキシブルシートや樹脂から成るプリント基板等でも良く、少なくとも基板の表面が絶縁処理されたものであればよい。また回路基板１６の材料としては、金属としてＡｌ、ＣｕまたはＦｅ等を採用可能であり、セラミックとしてはＡｌ２Ｏ３、ＡｌＮを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板１６の材料として採用することが出来る。一例として回路基板１６としてＡｌより成る基板を採用した場合、回路基板１６の表面は絶縁層１７により被覆される。そして、絶縁層１７の表面に導電パターン１８が形成される。即ち、絶縁層１７により回路基板１６と導電パターン１８とが絶縁される。また、Ａｌから成る回路基板１６の表面はアルマイト処理されている。
第１図（Ｂ）を参照して、回路基板１６の表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。更には、ケース材により回路基板１６の表面を封止しても良い。
回路素子１４は導電パターン１８上に固着され、回路素子１４と導電パターン１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。更に、樹脂封止型の回路装置を導電パターン１８に実装することもできる。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、導電パターン１８と電気的に接続される。
本形態では、回路素子１４は、比較的小さな電流が流れる第１の回路素子１４Ａと、大電流が流れる第２の回路素子１４Ｂとを含む。
具体例として、第１の回路素子１４Ａとしては、ＬＳＩチップ、コンデンサ、抵抗等を例にあげられる。裏面が接地電位等と電気的に接続されるＬＳＩチップは、ロウ材や導電性ペーストを介して、導電パターン１８に接続される。また、裏面が電気的に接続されないＬＳＩチップは、絶縁性の接着剤を介して、導電パターン１８に接続される。電流容量が小さい第１の回路素子１４Ａは、例えば数十μｍ程度に薄く形成される第１の導電パターン１８Ａに固着される。
第２の回路素子１４Ｂは、例えば数百μｍ程度に厚く形成される第２の導電パターン１８Ｂに接続される。第２の回路素子１４Ｂとしては、大きな電流を制御するパワー系のトランジスタ、例えばパワーＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタ等を採用することができる。またパワー系のＩＣも該当する。これらの第２の回路素子１４Ｂは、チップもサイズが小さく薄型で高機能なため、大量に熱が発生する。
導電パターン１８は銅等の金属から成り、基板１６と絶縁して形成される。また、リード１１が導出する辺に、導電パターン１８からなるパッドが形成される。リードは、片側導出で説明しているが、少なくとも一側辺から導出されていれば良い。更に、導電パターン１８は、絶縁層１７を接着剤として回路基板１６の表面に接着されている。導電パターン１８は、第１の導電パターン１８Ａと、この第１の導電パターン１８Ａよりも厚く形成される第２の導電パターン１８Ｂとから成る。そして、第１の導電パターン１８Ａの方が、第２の導電パターン１８Ｂよりも狭いパターンルールとなっている。
第１の導電パターン１８Ａは、厚さが数十μｍ程度に薄く形成されるパターンである。第１の導電パターン１８Ａの厚さとしては、例えば９μｍから８０μｍ程度の間で、選択される。量産レベルに適する第１の導電パターン１８Ａの厚さは、例えば３０μｍ程度である。この厚さならば、ウェットエッチングによりパターン同士の間隔を５０μｍ程度まで接近させることが出来る。ここで、パターン同士の間隔とは、隣接するパターンの内側の端部から端部までの距離を指す。更に、この厚さであれば、パターンの幅も５０μｍ程度まで狭くすることができることから、微細なパターンを形成することが可能となる。具体的に、第１の導電パターン１８Ａは、例えば数ミリアンペア程度の電気信号が通過するためのパターンとして用いられる。例えば、ＬＳＩ素子の制御信号が、第１の導電パターン１８Ａを通過する。
第２の導電パターン１８Ｂは、上記第１の導電パターン１８Ａよりも厚く形成されるパターンである。第２の導電パターン１８Ｂの厚さは、３５μｍから５００μｍ程度の間で、要求される電流容量に応じて選択することができる。第２の導電パターン１８Ｂの厚みを１００μｍ程度とした場合は、パターン同士の間隔およびその幅を３００μｍ程度にすることができる。このような第２の導電パターン１８Ｂの場合は、５０アンペア程度の電流を導通させることが可能となる。
絶縁層１７は、回路基板１６の表面全域に形成されて、導電パターン１８の裏面と回路基板１６の表面とを接着させる働きを有する。また、絶縁層１７は、アルミナなどの無機フィラーを樹脂に高充填させたものであり、熱伝導性に優れたものと成っている。導電パターン１８の下端と回路基板１６の表面との距離（絶縁層１７の最小厚さ）は、耐圧によりその厚みが変化するが、５０μｍ程度以上が好ましい。
リード１１は、回路基板１６の周辺部に設けられたパッドに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられている。リード１１とパッドとの接着は、半田（ロウ材）等の導電性接着剤を介して行われている。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。更にまた、モールドによる封止以外の封止方法も本形態の混成集積回路装置に適用可能であり、例えば、樹脂のポッティングによる封止、ケース材による封止、等の他の封止方法を適用させることが可能である。
第２図の斜視図を参照して、回路基板１６の表面に形成される導電パターン１８の具体的な形状の一例を説明する。このでは、全体を封止する樹脂を省いて図示している。
上述したように、本形態では、導電パターン１８は、薄く形成される第１の導電パターン１８Ａと、厚く形成される第２の導電パターン１８Ｂとに分けることができる。同図では、第１の導電パターン１８Ａを実線で示し、第２の導電パターン１８Ｂをハッチングのパターンで示している。即ち、小信号が通過するパターンを第１の導電パターン１８Ａとして設計し、大信号が通過するパターンを第２の導電パターン１８Ｂとして設計することが出来る。ここで、大信号としては、例えばスピーカやモーターの駆動を行う信号をあげることが出来る。また、小信号としては、例えばＬＳＩ素子である第１の回路素子１４Ａに入出力される信号や、スイッチング素子である第２の回路素子１４Ｂの制御端子に入力される電気信号をあげることが出来る。
ここでは、ＬＳＩ素子である第１の回路素子に接続するパターンは、第１の導電パターン１８Ａで構成されている。ＬＳＩ素子の信号処理に用いられる電気信号は数ミリアンペア程度であるので、厚さが数十μｍ程度の第１の導電パターン１８Ａで十分に電流容量が足りる。また、第１の導電パターン１８Ａが微細に形成されることから、端子数が多いＬＳＩ素子を第１の回路素子１４Ａとして採用することも可能である。
第２の導電パターン１８Ｂは、パワートランジスタ等である第１の回路素子１４Ｂの流入・流出電極に接続されている。即ち、第１の導電パターン１８Ａを介して入力された小信号に基づいて、第２の導電パターン１８Ｂを流れる大電流のスイッチングが行わる。
第３図を参照して、第２の導電パターン１８Ｂの詳細を説明する。第３図（Ａ）から第３図（Ｃ）は、第２の導電パターン１８Ｂの形状を示している。
第３図（Ａ）を参照して、ここでは、部分的に凸部２２が設けられることで、厚い第２の導電パターン１８Ｂが形成されている。また、第２の導電パターン１８Ｂの裏面に設けられて厚み方向に一体に突出する凸部２２は、絶縁層１７に埋め込まれている。更に、第１の導電パターン１８Ａの上面と、第２の導電パターン１８Ｂの上面とは実質的に同一平面上に位置している。
ここで、第１の導電パターン１８Ａの厚さをＴ１とし、第２の導電パターン１８Ｂの凸部２２が絶縁層１７に埋没する深さをＴ２とし、第２の導電パターン１８Ｂの最下部と回路基板１６の表面との距離をＴ３とする。Ｔ１は、第１の導電パターン１８Ａを微細に形成するために、９μｍから８０μｍ程度にすることが好ましい。Ｔ２は、第２の導電パターン１８Ｂの電流容量を確保するために３５μｍから５００μｍ程度が好ましい。即ち、第２の導電パターン１８Ｂの厚さは、第１の導電パターン１８Ａに比較して、Ｔ２だけ厚みが増すことになる。Ｔ３は、耐圧性が考慮されて５０μｍから２００μｍ程度が好ましい。
第２の導電パターン１８Ｂが部分的に絶縁層１７に埋め込まれることによるメリットを説明する。先ず、第２の導電パターン１８Ｂの下面が回路基板１６の表面に接近するので、第２の回路素子１４Ｂから発生する熱を、第２の導電パターン１８Ｂおよび絶縁層１７を介して外部に放出させることができる。本形態では、フィラーが高充填された絶縁層１７を用いている。また、放熱性の向上のためには、耐圧性を確保出来る範囲で絶縁層１７は薄い方がよい。従って、第２の導電パターン１８Ｂを部分的に絶縁層１７に埋め込む構成にすることで、第２の導電パターン１８Ｂと回路基板１６との距離を短くすることが出来る。このことが、装置全体の放熱性の向上に寄与する。
更に、第２の導電パターン１８Ｂを絶縁層１７に埋め込む構成にすることで、第２の導電パターン１８Ｂの裏面と絶縁層１７とが接触する面積を大きくすることができる。従って、放熱性を更に向上させることができる。凸部２２を立方体に例えれば、実質上面を除いた各面が絶縁層１７と当接していることになる。よって放熱性の向上が図れることから、ヒートシンクを省いた構成を実現することも可能である。更にまた、第２の導電パターン１８Ｂが部分的に絶縁層１７に埋め込まれることで、両者の密着性を向上させることができる。従って、第２の導電パターン１８Ｂの剥がれ強度を向上させることが出来る。
第１の導電パターン１８Ａは絶縁層１７に埋め込まれないので、第１の導電パターン１８Ａの裏面と回路基板１６との距離を長く確保することができる。このことから、第１の導電パターン１８Ａと回路基板１６との間に発生する寄生容量を低減することが出来る。従って、高周波の電気信号を第１の導電パターン１８Ａに通過させた場合でも、寄生容量に起因した信号の遅延等が防止される。
縁部１８Ｄは、第２のパターン１８Ｂの周縁部に形成される部位であり、その厚さは第１の導電パターン１８Ａと同等である。縁部１８Ｄは、導電パターン１８の製造がエッチングにより行われることから、設けられる部位である。具体的には、導電パターン１８をエッチングによりパターニングする際に、凸部２２がエッチングされるのを防止するために凸部２２の周囲にマージンを設ける。このマージンの部分が縁部１８Ｄとなり、凸部２２の周囲に位置している。縁部１８Ｄの幅Ｔ４は、第１の導電パターン１８Ａの厚さ以上が好適である。一例としては、幅Ｔ４は、１００μｍ程度以上が好適である。これは、導電パターン１８のパターニングを行うエッチングは、等方性で進行するためである。等方性で進行するエッチングが凸部２２に到達するのを防止するためには、縁部１８Ｄの幅Ｔ４を、第１の導電パターン１８Ａの厚みよりも広くするのが好ましい。
第３図（Ｂ）を参照して、第２の導電パターン１８Ｂを厚く形成する他の構成を説明する。ここでは、厚み部分が上方に突出した凸部２２を有する第２の導電パターン１８Ｂが形成されている。従って、第２の導電パターン１８Ｂの断面積が大きくなり、大きな電流容量を確保することが出来る。更に、厚みが増すことで過渡熱抵抗を小さくすることが出来る。また、第１および第２の導電パターンの底面は同一平面上に位置する。
第３図（Ｃ）を参照して、ここでは、第２の導電パターン１８Ｂの厚み部分が、上方向および下方向の両方に突出することで厚く形成されている。即ち、第２の導電パターン１８Ｂの表面および裏面に凸部２２が形成されている。従って、第２の導電パターン１８Ｂの厚さを更に厚くすることが可能になり、電流容量の確保および過渡熱抵抗の低減の効果を更に大きくすることが出来る。また、複数回のエッチングにより第２の導電パターン１８Ｂを形成することとから、縁部Ｔ４を小さくしてパターンを厚くすることが出来る。
第４図（Ｄ）、第５図（Ｃ）、第６図（Ｄ）の様に薄いパターンと厚いパターンが一体で成っている場合、厚いパターンも薄い部分でパターニングすれば、一度にパターニングできるメリットを有する。
次に、第４図を参照して、上記した混成集積回路装置の製造方法を説明する。
先ず、第４図を参照して、第３図（Ａ）に示した断面形状を有する導電パターン１８の製造方法を説明する。
第４図（Ａ）を参照して、導電箔２０を用意してその表面にレジスト２１をパターニングする。導電箔２０の材料としては、銅を主材料とする金属、ＦｅとＮｉとの合金、またはＡｌを主材料とする材料を採用することができる。導電箔２０の厚さは、形成される導電パターン１８の厚さにより異なる。第２の導電パターン１８Ｂの厚みが数百μｍ程度であれば、その厚み以上の導電箔２０が採用される。レジスト２１は、第２の導電パターン１８Ｂが形成される箇所を被覆している。
第４図（Ｂ）を参照して、次に、レジスト２１をエッチングマスクとしてウエットエッチングを行い、レジスト２１が形成されない主面のエッチングを行う。このエッチングによりレジスト２１により被覆されていない領域の導電箔２０の表面はエッチングされ、窪み部２３が形成される。ここで、第１の導電パターン１８Ａが形成される領域を、微細なパターンニングが行えるように十分に薄く形成している。具体的には、導電箔２０の厚みを９μｍから８０μｍ程度に薄くする。本工程により、レジスト２１にて覆われた部分は、凸状に突出する凸部２２と成る。本工程が終了した後にレジスト２１は剥離される。
第４図（Ｃ）および第４図（Ｄ）を参照して、表面に絶縁層１７が設けられた回路基板１６と導電箔２０とを密着させる。具体的には、凸部２２を絶縁層１７に埋め込むように導電箔２０を回路基板１６に密着される。この密着は真空プレスで行うと、導電箔２０と絶縁層１７との間の空気により発生するボイドを防止することが出来る。また、等方エッチングにより形成される凸部２２の側面は、滑らかな曲面となっている。従って、導電箔２０を絶縁層１７に圧入する際に、この曲面に沿って樹脂が浸入し、未充填部が無くなる。このことから、このような凸部２２の側面形状によっても、ボイドの発生を抑止することができる。更に、凸部２２が絶縁層１７に埋め込まれることで、導電箔２０と絶縁層１７との密着強度を向上させることが出来る。
更に、第４図（Ｃ）の導電箔２０の上面（第４図（Ｂ）では下面）は、フラットであるため、圧入治具である当接面と全面で当接でき、全面均一な力で均等に加圧することができる。
第４図（Ｅ）を参照して、次に、回路基板１６に接着された導電箔２０のパターンニングを行う。具体的には、形成予定の第１および第２の導電パターンの形状に即したレジスト２１を形成した後に、ウエットエッチングを行うことでパターンニングを行う。ここで、第２の導電パターン１８Ｂに対応する領域の導電箔２０を被覆するレジスト２１は、凸部２２よりも広く形成される。これは、次工程のエッチングにより凸部２２が浸食されるのを防止するためである。更に、レジスト２１を形成する際のマスクのズレを考慮すれば、上記構成により、エッチングによる導電パターン１８の分離を確実に行うことができる。
本工程では、凸部２２を除外した領域の導電箔２０をパターニングして部分的に除去することで、薄い第１の導電パターン１８Ａおよび厚い第２の導電パターン１８Ｂを形成している。従って、厚さが例えば３０μｍ程度に薄い部分の導電箔２０をパターニングすることにより、厚みが異なる導電パターン１８を一括して形成することができる。
第４図（Ｆ）を参照して、レジスト２１を介してエッチングを行った後の、第１の導電パターン１８Ａおよび第２の導電パターン１８Ｂの断面を説明する。窪み部２３（第４図（Ｂ）参照）が形成された領域の導電箔２０は、その厚みが数十μｍ程度と薄くなっている。従って、第１の導電パターン１８Ａは微細に形成することが出来る。ここでは、１回のエッチングにより、薄い第１の導電パターン１８Ａと厚い第２の導電パターン１８Ｂを形成することができる。
縁部１８Ｄは、凸部２２を平面的に囲むように形成される。換言すると、凸部２２の上部を被覆するレジスト２１を、凸部２２よりも広めに形成されることで、縁部１８Ｄは形成される。このように、第２の導電パターン１８Ｂをエッチングする際に、レジスト２１を広めに形成することで、安定したエッチングを行うことが出来る。即ち、ウエットエッチングは等方性なので、導電パターン１８はサイドエッチングが進行し、パターンニングされた導電パターン１８Ｂの側面はテーパー形状に成っている。従って、このように広めにエッチングを行うことで、サイドエッチングにより第２の導電パターン１８が浸食されてしまうことを防止することが出来る。
つまり、凸部２２が浸食されてしまえば、第２の導電パターン１８Ｂの断面積が小さくなり、大きな電流容量を確保できなくなり、更に放熱性も低下してしまう。また、ある程度の誤差を含んでレジスト２１は形成されるので、上記構成により、この誤差に起因した凸部２２の浸食を防止することができる。
第５図を参照して、上記した混成集積回路装置の第２の製造方法を説明する。ここでは第３図（Ｂ）に構成を示した第２の導電パターン１８Ｂを形成する製造方法を説明する。ここでの導電パターン１８の形成方法は、第４図を参照して説明した形成方法と基本的には同一であるので、相違する箇所を中心に説明する。
第５図（Ａ）から第５図（Ｃ）を参照して、先ず、回路基板１６の表面に塗布された絶縁層１７に導電箔２０を密着させる。ここでは、導電箔２０が厚い状態のままで圧着を行うので、圧着の工程における導電箔２０の「皺」の発生を抑止することが出来る。そして、厚い第２の導電パターン１８が形成される領域をレジスト２１で被覆した後に、導電箔２０の表面のエッチングを行う。このエッチングにより、薄い第１の導電パターン１８Ａが形成される領域の導電箔２０を十分に薄くする。このエッチングが終了した後に、レジスト２１は剥離させる。
第５図（Ｄ）を参照して、次に、新たなレジスト２１を導電箔２０の表面に塗布した後に、第１および第２の導電パターンが形成されるようにレジスト２１のパターンニングを行う。ここでも、上述したような縁部１８Ｄが形成されるように、凸部２２を覆うレジスト２１は、凸部２２よりも広めに被覆される。つまり凸部２２の側面から薄い部分に延在されるように、レジスト２１が塗布されている。
第５図（Ｅ）を参照して、次に、レジスト２１を介してエッチングを行うことで、第１および第２の導電パターンを形成する。縁部１８Ｄが形成されているので、凸部２２はエッチングされずに、安定したパターニングを行うことが出来る。このエッチングが終了した後に、レジスト２１は剥離される。
第６図を参照して、混成集積回路装置の第３の製造方法を説明する。ここでは第３図（Ｃ）に構成を示した第２の導電パターン１８Ｂを形成する製造方法を説明する。ここでの導電パターン１８の形成方法も、第４図を参照して説明した形成方法と基本的には同一であるので、相違する箇所を中心に説明する。
第６図（Ａ）および第６図（Ｂ）を参照して、第２の導電パターン１８Ｂが形成される予定の導電箔２０の表面にレジスト２１を形成してエッチングを行う。このエッチングにより、凸部２２が形成される。窪み部２３が設けられる領域の導電箔２０の厚さは、形成予定の第１の導電パターン１８Ａよりも厚くなる。しかも圧入治具と面で当接しながら圧着が行われるので、圧着の工程における導電箔の「皺」の発生を抑止することが出来る。
第６図（Ｃ）および第６図（Ｄ）を参照して、次に、凸部２２が形成された領域の表面をレジスト２１で被覆する。そして、エッチングを行う。本工程でのエッチングの目的は、導電箔２０の両面に凸部２２を形成することと、窪み部２３が設けられる領域の導電箔２０を薄くすることにある。本工程が終了した後に、レジスト２１は剥離される。
第６図（Ｅ）および第６図（Ｆ）を参照して、新たなレジスト２１を導電箔２０の表面に塗布した後に、第１および第２の導電パターンが形成されるようにレジスト２１のパターンニングを行う。ここでも、凸部２２を覆うレジスト２１に付いては、凸部２２をはみ出して被覆する。本工程では、導電箔２０の両主面に凸部２２を形成することで、第２の導電パターン１８Ｂを厚く形成している。
第７図を参照して、混成集積回路装置の第４の製造方法を説明する。ここでは第３図（Ｃ）に構成を示した第２の導電パターン１８Ｂを形成する他の製造方法を説明する。
第７図（Ａ）および第７図（Ｂ）を参照して、先ず、第２の導電パターン１８Ｂが形成される予定の領域に対応する導電箔２０の表面および裏面にレジスト２１を形成する。そして、導電箔２０の表面および裏面のエッチングを行うことにより、両主面に凸部２２を形成する。従って、一回のエッチングにて導電箔２０の画主面に凸部２２を形成することが出来る。
第７図（Ｃ）から第７図（Ｅ）を参照して、凸部２２を絶縁層１７に埋め込むように導電箔２０を回路基板１６に密着させた後、導電パターン１８のパターンニングを行う。この方法は、第６図を参照して説明したものを同様であるので、その説明は割愛する。以上が導電パターン１８をパターニングする工程に関する説明である。第１から第４の製造方法で形成できた混成集積回路基板は、第８図の如く、所望の箇所に回路素子を配置され、回路素子を導電パターン１８が電気的に接続される。
第８図（Ａ）を参照して、先ず、半田や導電ペースト等を介して回路素子１４を導電パターン（アイランド）１８に固着する。ここで、小さな電流の処理を行う第１の回路素子１４Ａは、第１の導電パターン１８Ａに固着される。そして、大きな電流が流れて発熱量が多い第２の回路素子１４Ｂは、第２の導電パターン１８Ｂに固着される。第１の導電パターン１８Ａは微細なパターンを構成することができるので、ＬＳＩ素子等の端子数の多い素子を第１の回路素子１４Ａとして採用することが出来る。第２の導電パターン１８Ｂは、十分に厚く形成されていることから、大電流の処理を行うパワートランジスタ、ＬＳＩ等を第２の回路素子１８Ｂとして採用することが出来る。ここでは、１つの混成集積回路装置を構成する複数のユニット２４が、１枚の回路基板１６に形成され、一括してダイボンディングおよびワイヤボンディングを行うことが出来る。
第８図（Ｂ）を参照して、金属細線１５を介して回路素子１４と導電パターン１８との電気的接続を行う。本形態では、第２の導電パターン１８Ｂの厚み部分が絶縁樹脂１７に埋め込まれることで、第１の導電パターン１８Ａと第２の導電パターン１８Ｂの上面が同じ高さになっている。従って、第２の回路素子１４Ｂの電気的接続を行う際に、数十μｍ程度の細線を用いることが可能となる。従来では、ヒートシンク等の上部に載置されていたトランジスタは、導電パターン１８との高低差が大きかった。この高低差は、例えば２ｍｍ程度である場合もあった。そのため、ワイヤーが自重でたれてチップやヒートシンクにショートしないように、腰の強い太線が用いられていた。本形態では、ヒートシンクに相当する第２の導電パターン１８Ｂと、第１の導電パターン１８Ａとは同一面になるため、腰の強い太線を用いる必要がない。ここで、細線とは、一般的にその径が８０μｍ程度の金属細線を指す。
上記工程が終了した後に、各ユニット２４の分離を行う。各ユニットの分離は、プレス機を用いた打ち抜き、ダイシング、折り曲げ等により行うことが出来る。その後に、各ユニットの回路基板１６にリード１１を固着する。
第９図を参照して、各回路基板１６の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから成る金型３０に回路基板１６を収納した後に、両金型を当接させることでリード１１を固定する。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、第１図に示すような混成集積回路装置が製造される。
従来の混成集積回路基板では、導電パターンが全て同一膜厚で形成されていたため、大電流を必要とする部分には、幅の広いパターンを形成したり、別途ヒートシンクを採用していた。しかし本願では、厚い第２のパターン１８Ｂと薄い第１のパターン１８Ａが、同一混成集積回路基板に形成できる。従って、厚い第２の導電パターン１８Ｂにより、放熱性および電流容量が確保される。しかも薄い第１の導電パターン１８Ａを設けることにより、小信号系の部品を実装できる。
例えばＡｌから成る回路基板１６を用いた場合、第２の導電パターン１８Ｂに形成される凸部２２を、回路基板１６の表面を被覆する絶縁層１７に埋め込むことにより、放熱性を向上させることができる。これは、第２の導電パターン１８Ｂに固着された回路素子から発生する熱が、絶縁層１７に埋め込まれた凸部２２を介して、基板１６に良好に伝導するからである。絶縁層１７にフィラーが混入されれば、更にその放熱性が向上する。
本発明によれば、１つの回路基板の表面に厚みの異なる導電パターンを形成することが可能となる。従って、電流容量が要求される導電パターンを厚く形成でき、比較的小さな電流が通過する箇所の導電パターンを薄く形成できる。しかも、微細な導電パターンで配線密度も高くできる。上記のことから、要求される電流容量に応じてパターンルールが異なる導電パターンを１つの回路基板上に形成することが可能となる。
更に、厚く形成される第２の導電パターンに、大きな電流が通過する第２の回路素子を固着することで、第２の回路素子から発生する熱を積極的に外部に放出させることが可能となる。特に第４図、第６図、第７図のように、絶縁層に導電パターン裏面の一部が埋め込まれている導電パターンは、その裏面の凸部が絶縁樹脂でカバーされているため、絶縁層を介した熱伝導が向上する。

Claims (15)

  1. 回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、
    前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、
    前記第１の導電パターンと前記第２の導電パターンの表面は、実質同一レベルに配置され、前記第２の導電パターンの裏面には、前記第１の導電パターンの裏面よりも厚み方向に突出する凸部が設けられることを特徴とする回路装置。
  2. 回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、
    前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、
    前記第１の導電パターンと前記第２の導電パターンの裏面は、実質同一レベルに配置され、前記第２の導電パターンの表面には、前記第１の導電パターンの表面よりも厚み方向に突出する凸部が設けられることを特徴とする回路装置。
  3. 回路基板の表面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子とを具備し、
    前記導電パターンは、第１の導電パターンと、前記第１の導電パターンよりも厚く形成された第２の導電パターンとから成り、
    前記第２の導電パターンの表面および裏面には、厚み方向に突出する凸部が設けられることを特徴とする回路装置。
  4. 前記凸部の周囲には、第１の導電パターンと実質同じ膜厚の縁部が形成されることを特徴とする請求の範囲第１項から第３項の何れかに記載の回路装置。
  5. 前記縁部の幅を、前記第１の導電パターンの厚みよりも広くすることを特徴とする請求の範囲第４項記載の回路装置。
  6. 前記凸部は、前記回路基板の表面に形成された絶縁層に埋め込まれることを特徴とする請求の範囲第１項または第３項記載の回路装置。
  7. 前記回路基板は、金属基板、セラミック基板、プリント基板またはフレキシブルシートであることを特徴とする請求の範囲第１項または第３項の何れかに記載の回路装置。
  8. 前記第１の導電パターンには第１の回路素子が接続され、
    前記第２の導電パターンには、前記第１の回路素子よりも電流容量が大きい第２の回路素子が接続されることを特徴とする請求の範囲第１項または第３項の何れかに記載の回路装置。
  9. 厚み方向に突出する凸部が表面に設けられた導電箔を用意し、
    回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるように、前記導電箔を前記回路基板に密着させ、
    前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする回路装置の製造方法。
  10. 厚み方向に突出する凸部が表面に設けられた導電箔を用意し、
    回路基板の表面に設けた絶縁層に前記導電箔の裏面を密着させ、
    前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする回路装置の製造方法。
  11. 厚み方向に突出する凸部が表面および裏面に設けられた導電箔を用意し、
    回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるように、前記導電箔を前記回路基板に密着させ、
    前記凸部が設けられていない領域の前記導電箔を部分的に除去することにより、第１の導電パターンと、前記凸部を含み前記第１の導電パターンよりも厚い第２の導電パターンを形成することを特徴とする回路装置の製造方法。
  12. 前記凸部の側面は曲面であることを特徴とする請求の範囲第９項から第１１項の何れかに記載の回路装置の製造方法。
  13. 前記凸部の周囲に、前記第１の導電パターンと同じ厚さの縁部が残存するように、前記導電箔をパターニングすることを特徴とする請求の範囲第９項から第１１項の何れかに記載の回路装置の製造方法。
  14. 前記縁部の幅を、前記第１導電パターンの厚さよりも広くすることを特徴とする請求の範囲第１３項記載の回路装置の製造方法。
  15. エッチング処理により、前記第１の導電パターンおよび前記第２の導電パターンを形成することを特徴とする請求の範囲第９項から第１１項の何れかに記載の回路装置の製造方法。
JP2006510320A 2004-02-24 2005-02-18 回路装置およびその製造方法 Expired - Fee Related JP4785139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006510320A JP4785139B2 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004048259 2004-02-24
JP2004048259 2004-02-24
JP2006510320A JP4785139B2 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法
PCT/JP2005/003096 WO2005081311A1 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005081311A1 true JPWO2005081311A1 (ja) 2007-08-02
JP4785139B2 JP4785139B2 (ja) 2011-10-05

Family

ID=34879504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006510320A Expired - Fee Related JP4785139B2 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7714232B2 (ja)
JP (1) JP4785139B2 (ja)
CN (1) CN100527393C (ja)
TW (1) TWI309962B (ja)
WO (1) WO2005081311A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711792B2 (ja) * 2005-09-26 2011-06-29 三洋電機株式会社 回路装置
US8263870B2 (en) * 2005-09-27 2012-09-11 Panasonic Corporation Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
JP2007250698A (ja) * 2006-03-14 2007-09-27 Furukawa Electric Co Ltd:The メタルコアプリント配線板の製造方法
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP2013149947A (ja) 2011-12-19 2013-08-01 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
DE102012206973B4 (de) * 2012-04-26 2021-02-18 Ledvance Gmbh Verfahren zum erzeugen von leiterbahnen und substrat
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
CN104717850B (zh) * 2013-12-12 2017-12-12 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN105208789B (zh) * 2015-09-18 2018-05-11 深圳诚和电子实业有限公司 一种电池电路板的制作方法
CN111148378B (zh) * 2020-01-09 2021-04-06 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール
JP2024054433A (ja) * 2021-02-16 2024-04-17 株式会社フジクラ 配線板の製造方法、及び、フレキシブルプリント配線板
EP4273928A1 (en) * 2022-05-02 2023-11-08 Infineon Technologies AG A semiconductor package comprising power and logic on a single ceramic plate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260198A (ja) * 1987-04-17 1988-10-27 古河電気工業株式会社 多層回路板の製造方法
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0254265U (ja) * 1988-10-13 1990-04-19
JPH0496258A (ja) * 1990-08-03 1992-03-27 Mitsubishi Electric Corp 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH09130018A (ja) * 1995-10-30 1997-05-16 Kyocera Corp 配線基板及びその製造方法
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2002198619A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715576B2 (ja) 1989-07-26 1998-02-18 松下電工株式会社 プリント配線板の製法
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JPH06334311A (ja) 1993-05-18 1994-12-02 Yazaki Corp 回路体の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP4459406B2 (ja) 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
DE10205592B4 (de) 2002-02-11 2008-01-03 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeugs für Leiterplatten

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260198A (ja) * 1987-04-17 1988-10-27 古河電気工業株式会社 多層回路板の製造方法
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0254265U (ja) * 1988-10-13 1990-04-19
JPH0496258A (ja) * 1990-08-03 1992-03-27 Mitsubishi Electric Corp 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH09130018A (ja) * 1995-10-30 1997-05-16 Kyocera Corp 配線基板及びその製造方法
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2002198619A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 回路基板

Also Published As

Publication number Publication date
JP4785139B2 (ja) 2011-10-05
US20080106875A1 (en) 2008-05-08
TWI309962B (en) 2009-05-11
CN100527393C (zh) 2009-08-12
TW200539758A (en) 2005-12-01
WO2005081311A1 (ja) 2005-09-01
CN1961422A (zh) 2007-05-09
US7714232B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
JP4785139B2 (ja) 回路装置およびその製造方法
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
US8203848B2 (en) Circuit device and method of manufacturing the same
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP4722836B2 (ja) 回路装置およびその製造方法
KR100758761B1 (ko) 회로 장치 및 그 제조 방법
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP5096094B2 (ja) 回路装置
JP2005129900A (ja) 回路装置およびその製造方法
JP4845090B2 (ja) 回路装置の製造方法
KR100738134B1 (ko) 회로 장치의 제조 방법
JP2006100759A (ja) 回路装置およびその製造方法
JP5341339B2 (ja) 回路装置
JP2009206406A (ja) パワー半導体装置
JP4183500B2 (ja) 回路装置およびその製造方法
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP6869602B2 (ja) 半導体装置
JP4610426B2 (ja) 回路装置の製造方法
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2004039679A (ja) 回路装置
JP2006202977A (ja) 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法
JP2008182137A (ja) 基板の製造方法及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees