DE10205592B4 - Verfahren zum Herstellen eines Halbzeugs für Leiterplatten - Google Patents

Verfahren zum Herstellen eines Halbzeugs für Leiterplatten Download PDF

Info

Publication number
DE10205592B4
DE10205592B4 DE2002105592 DE10205592A DE10205592B4 DE 10205592 B4 DE10205592 B4 DE 10205592B4 DE 2002105592 DE2002105592 DE 2002105592 DE 10205592 A DE10205592 A DE 10205592A DE 10205592 B4 DE10205592 B4 DE 10205592B4
Authority
DE
Germany
Prior art keywords
metal layer
insulating substrate
layer thickness
thickness
semifinished product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2002105592
Other languages
English (en)
Other versions
DE10205592A1 (de
Inventor
Udo Dr. Bechtloff
Johannes Schauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ksg De GmbH
Original Assignee
KSG LEITERPLATTEN GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KSG LEITERPLATTEN GmbH filed Critical KSG LEITERPLATTEN GmbH
Priority to DE2002105592 priority Critical patent/DE10205592B4/de
Priority to PCT/EP2003/000410 priority patent/WO2003069966A1/de
Priority to AU2003205619A priority patent/AU2003205619A1/en
Publication of DE10205592A1 publication Critical patent/DE10205592A1/de
Application granted granted Critical
Publication of DE10205592B4 publication Critical patent/DE10205592B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Abstract

Verfahren zum Herstellen eines Halbzeugs (30) für Leiterplatten mit Leiterbahnen unterschiedlicher Dicke, wobei das Verfahren die folgenden Schritte umfaßt:
– Vorsehen einer Metallschicht (2);
– Ausdünnen der Metallschicht (2) im Bereich einer Oberfläche (3) auf einer Vorderseite (4) der Metallschicht (2) zum Ausbilden eines Teilbereichs (5) für Leiterbahnen mit einer ersten Metallschichtdicke und eines anderen Teilbereichs (6) für Leiterbahnen mit einer zweiten Metallschichtdicke, wobei die erste Metallschichtdicke kleiner als die zweite Metallschichtdicke ist; und
– Ausbilden einer im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite (4) eines Substrats (1) mit Hilfe des Aufbringen einer Isoliersubstratschicht (7) auf der Metallschicht (2), welche den Teilbereich (5) für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich (6) für Leiterbahnen mit der zweiten Metallschichtdicke jeweils zumindest teilweise bedeckt,
dadurch gekennzeichnet, daß die Isoliersubstratschicht (7) ein formbares Material in Form einer Klebefolie auf Basis eines mit unausgehärtetem Epoxidharz getränkten Glasgewebes...

Description

  • Die Erfindung liegt auf dem Gebiet von Leiterplatten.
  • Die zunehmende Vielfalt elektronischer Baugruppen, die mit Hilfe von Leiterplatten geschaffen werden, stellt hohe Anforderungen an die Komplexität und Variabilität der verwendeten Leiterplatten. Es besteht zunehmend Bedarf für Leiterplatten, die Leiterbahnen mit unterschiedlichen Leiterbahnendicken aufweisen. Leiterbahnen mit sich unterscheidenden Leiterbahnendicken erweitern die Bestückungsmöglichkeiten der Leiterplatten.
  • Bei bekannten Verfahren wird zum Herstellen der unterschiedlichen Leiterbahndicken zusätzliches Leiterbahnmaterial auf einen Teil vorhandener Leiterbahnen, die ursprünglich eine einheitliche Dicke aufweisen, galvanisch aufgebracht. Bei dem Leiterbahnmaterial handelt es sich üblicherweise um Kupfer. Infolge des galvanischen Aufbringens des zusätzlichen Leiterbahnmaterials entstehen auf der zu bestückenden Oberfläche der Leiterplatte Unebenheiten, so daß die für die Bestückung gewünschte Planarität der Leiterplattenoberfläche verloren geht.
  • Aus der Druckschrift JP 012 66 786 A ist ein Verfahren bekannt, bei dem zum Ausbilden unterschiedlicher Leiterbahndicken eine Kupferfolie mehrfach hintereinander in Teilschritten bearbeitet, insbesondere geätzt wird, um Leiterbahnen unterschiedlicher Dicke auszubilden. Die hierbei geschaffenen Leiterbahnen stehen in unterschiedlichem Ausmaß von der Oberfläche der hergestellten Leiterplatte ab, so daß eine unebene Oberfläche für die Bestückung der Leiterplatte mit Bauelementen gebildet ist.
  • Aus der Druckschrift WO 01/50824 A1 ist ein Verfahren bekannt, bei dem eine Platte aus einem elektrisch leitenden Material bearbeitet wird, um auf einer Vorderseite der Platte Vertiefungen zu schaffen, so daß Abschnitte zwischen den Vertiefungen Bereiche für später zu erzeugende Leiterbahnen bilden. Anschließend wird auf der reliefartig ausgebildeten Oberfläche der Vorderseite der Platte ein Haftmaterial aufgebracht, welches dann mittels Spritzgießens eines dielektrischen Materials überdeckt wird, um eine im wesentlichen ebene Rückfläche zu schaffen. Zum Ausbilden von Leiterbahnen mit einheitlicher Leiterbahndicke wird die Platte aus dem elektrisch leitenden Material dann auf der Rückseite bearbeitet. Hierbei werden Abschnitte im Bereich der Vertiefungen entfernt, so daß Leiterbahnen mit einer einheitlichen Leiterbahndicke entstehen, die alle in gleichem Ausmaß aus dem dielektrischen Material herausragen, so daß eine im wesentlichen ebene Bestückungsfläche für eine Leiterplatte geschaffen ist.
  • Aus der Druckschrift US 2002/011348 A1 ist ein Verfahren bekannt, bei dem eine Metallfolie mittels eines Ätzprozesses so strukturiert wird, daß auf der Metallfolie Ausnehmungen gebildet werden, wodurch Bereiche mit zwei unterschiedlichen Dicken entstehen, die sich um ei nen Faktor zwei unterscheiden. Anschließend wird eine Harzlösung auf der Oberfläche der Metallfolie aufgetragen, so daß die Ausnehmungen gefüllt werden und sich eine ebene Oberfläche bildet. Die Harzlösung wird anschließend getrocknet.
  • Aus der Druckschrift JP 2001-217511 A ist ein Verfahren zur Herstellung von Leiterbahnen auf einem wärmeleitenden Substrat bekannt. In dem Verfahren wird ein Harz mit einer Mischung aus inorganischen Füllmitteln verwendet, um die Wärmeleitfähigkeit des Substrats zu steigern. Zur Vorbereitung der Leiterbahnen werden in eine Metallschicht Vertiefungen oder Schlitze eingebracht, so daß zwischen den Vertiefungen Insel ähnliche Metallabschnitte entstehen. Es wird erläutert, daß die Vertiefungen auf einen Betrag von weniger als 80% der Gesamtdicke der Metallschicht zu begrenzen sind, da es sonst beim anschließenden Verbinden mit einem Isoliersubstrat zu örtlichen Verschiebungen der Insel ähnlichen Metallabschnitte kommt.
  • Die Druckschrift DE 1057672 beschreibt ein Verfahren zum Herstellen eingelegter Schaltkreise nach Art gedruckter Schaltungen. Nachdem Leiterbahnen aus Silber auf einem Kupferblech gebildet sind, wird hierauf ein isolierendes Material, welches als ein thermoplastischer oder ein wärmehärtbarer Kunststoff beschrieben wird, aufgebracht.
  • Aufgabe der Erfindung ist es, ein verbessertes Verfahren zum Herstellen eines Halbzeugs für Leiterplatten und einer Leiterplatte zu schaffen, welches (welche) das Ausbilden einer planaren Bestückungsoberfläche ermöglicht und bei dem das Ausbilden von Leiterbahnen unterschiedlicher Dicke mit Hilfe von verschieden dicker Metallschichtabschnitte mit ausreichender mechanischer Stabilität ermöglicht ist.
  • Die Aufgabe wird erfindungsgemäß durch ein Verfahren zum Herstellen eines Halbzeugs für Leiterplatten nach dem unabhängigen Anspruch 1 gelöst.
  • Nach einem weiteren Aspekt der Erfindung wird das so geschaffene Halbzeug zum Herstellen einer Leiterplatte gemäß den unabhängigen Ansprüchen 8 und 9 verwendet.
  • Erfindungsgemäß ist weiterhin ein Halbzeug für eine Leiterplatte nach dem unabhängigen Anspruch 10 geschaffen. Beim Herstellen der Leiterplatte unter Verwendung des Halbzeugs wird das Halbzeug zweckmäßig mit wenigstens einer weiteren Substratschicht verpreßt, wobei die im wesentlichen ebene äußere Oberfläche auf der Vorderseite des Substrats der wenigstens einen weiteren Substratschicht beim Verpressen zugewandt ist. Auf diese Weise steht die Rückseite des Substrats, welche Planar ist, zum Strukturieren von Leiterbahnen zur Verfügung.
  • Ein wesentlicher Vorteil, welcher sich mit der Erfindung gegenüber dem Stand der Technik ergibt, besteht darin, daß ein Halbzeug hergestellt wird, daß einerseits Leiterbahnen mit unterschiedlicher Dicke aufweist, andererseits jedoch über eine äußere Oberfläche verfügt, die beim Verwenden des Halbzeugs zum Herstellen einer Leiterplatte trotz der Schaffung von Leiterbahnen mit unterschiedlicher Dicke beim Strukturieren der Leiterbahnen das Ausbilden einer Planaren Bestückungsfläche ermöglicht. Dieses wird dadurch erreicht, daß auf die ausgedünnte und deshalb unebene Oberfläche auf der Vorderseite des verwendeten Substrats die Substratschicht aufgebracht wird. Die zur ausgedünnten Oberfläche entgegengesetzte Oberfläche der Metallschicht des Halbzeugs ist eben und steht für das Strukturieren der Leiterbahnen zur Verfügung. Die hierbei geschaffenen Leiterbahnstrukturen weisen oberhalb der Substratschicht des Halbzeugs eine gleiche Höhe auf, erstrecken sich jedoch mit unterschiedlichen Tiefen in die Substratschicht des Halbzeugs, so daß Leiterbahnstrukturen mit verschiedenen Dicken entstehen.
  • Zum Ausbilden der im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite des Substrats wird die das formbare Material umfassende Isoliersubstratschicht mit der Metallschicht verpreßt, so daß ein Teil des formbaren Materials in einen Raum oberhalb des anderen Teilbereichs mit der zweiten Metallschichtdicke gepreßt wird. Hierdurch ist es möglich, auch bei Halbzeugen, die eine Vielzahl von Teilbereichen mit verschiedenen Metallschichtdicken aufweisen, Oberflächen zu schaffen, die eine Verwendung des Halbzeugs zum Herstellen von Leiterplatten ermöglichen. Das formbare Material dringt hierbei in die Räume oberhalb der Teilbereiche mit der geringeren Metallschicht ein und füllt diese im wesentlichen vollständig aus, so daß das Halbzeug die Anforderungen hinsichtlich der mechanischen und elektrischen Eigenschaften für eine Leiterplatte erfüllt.
  • Eine zweckmäßige Weiterbildung der Erfindung sieht vor, daß Abschnitte der Oberfläche auf der Vorderseite der Metallschicht, welche durch die Isoliersubstratschicht bedeckt werden, vor dem Aufbringen der Isoliersubstratschicht zum Verbessern der Haftung der Isoliersubstratschicht oberflächenbehandelt werden. Hierdurch werden die Eigenschaften des Halbzeugs, insbesondere eine ausreichende Festigkeit, für die weitere Verarbeitung verbessert.
  • Eine bevorzugte Ausgestaltung der Erfindung kann vorsehen, daß die Abschnitte der Oberfläche auf der Vorderseite der Metallschicht einer Behandlung zum Aufrauhen der Oberfläche ausgesetzt werden. Auf diese Weise wird die Haftung der Isoliersubstratschicht wirksam verbessert.
  • Ein zum Erzeugen von Leiterplatten bevorzugtes Halbzeug wird gemäß einer Ausführungsform der Erfindung dadurch gebildet, daß die Metallschicht mittels einer Metallfolie bereitgestellt wird.
  • Um ein Halbzeug für eine Leiterplatte auf Kupferbasis herstellen zu können, kann bei einer zweckmäßigen Ausgestaltung der Erfindung vorgesehen sein, daß die Metallfolie eine Kupfer-Folie ist.
  • Zum Verpressen der Isoliersubstratschicht mit der Metallschicht wird zweckmäßig ein Preßmittel auf einer von dem Substrat abgewandten Seite der Isoliersubstratschicht angewendet, so daß die zum Ausbilden einer ausreichenden Haftung der Isoliersubstratschicht ausgeübt werden kann.
  • Eine bevorzugte Ausführungsform der Erfindung kann vorsehen, daß die Metallschicht zum Ausdünnen im Bereich der Oberfläche auf der Vorderseite geätzt wird. Hierdurch ist es möglich, die übliche Ätztechnik in Verbindung mit dem Verfahren zur Herstellung des Halbzeugs zu nutzen.
  • Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
  • 1A eine schematische Darstellung eines Substrats mit einer Metallschicht von der Seite;
  • 1B das Substrat nach 1A mit ausgedünnter Metallschicht;
  • 1C eine schematische Darstellung einer Substratschicht von der Seite;
  • 1D eine schematische Darstellung eines Halbzeugs mit dem Substrat nach 1B und aufgebrachter Substratschicht nach 1C von der Seite;
  • 2 eine schematische Darstellung einer Mehrlagenleiterplatte nach dem Verpressen unter Verwendung des Halbzeugs nach 1D; und
  • 3 die Mehrlagenleiterplatte nach 2 nach dem Strukturieren von Leiterbahnen.
  • Die 1A und 1B zeigen eine schematische Darstellung eines Substrats 1 mit einer Metallschicht 2 in einem Ausgangszustand und nach einem Ausdünnen der Metallschicht 2 in einer Seitenansicht. Bei dem Substrat 1 handelt es sich beispielsweise um eine Kupfer-Folie. Zum Ausdünnen wird die Metallschicht 2 im Bereich einer Oberfläche 3 auf einer Vorderseite 4 mittels Ätzens bearbeitet, so daß Teilbereiche 5 mit einer ersten Metallschichtdicke und Teilbereiche 6 mit einer zweiten Metallschichtdicke geschaffen werden, wobei die erste Metallschichtdicke geringer als die zweite Metallschichtdicke ist.
  • Das Substrat 1 mit der ausgedünnten Metallschicht 2 wird anschließend gemäß 1D mit einer Substratschicht 7 verbunden, die in 1C in einem Ausgangszustand gezeigt ist. Die Substratschicht 7 wird auf die Oberfläche 2 auf der Vorderseite 4 der Metallschicht 2 aufgepreßt. Die Substratschicht 7, welche beispielsweise eine Klebefolie auf Basis von mit unausgehärtetem Epoxidharz getränktem Glasgewebe („Prepregs") ist, wird beim Hufpressen verformt, so daß Räume 8 im Bereich der Teilbereiche 5 mit der ersten Schichtdicke ausgefüllt werden. Beim Verpressen werden das Substrat 1 und die Substratschicht 7 mit Hilfe von Preßblechen 9, 10 zusammengedrückt, die auf einer Vorderseite 11 und einer Rückseite 12 aufgesetzt werden. Die Preßbleche 9, 10 werden nach dem Verpressen wieder entfernt. Der in 1D dargestellte Aufbau bildet ein Halbzeug 30 für die Herstellung von Leiterplatten.
  • 2 zeigt eine schematische Darstellung einer Leiterplatte 20 unter Verwendung des Halbzeugs 30 von der Seite. Die Leiterplatte 20 ist eine Mehrlagenleiterplatte, welche neben der Metallschicht 2 des Halbzeugs 30 weitere Leiterbahnschichten 21, 22 und 23 und weitere Substratschichten 24, 25 aufweist. Die Anordnung aus der Leiterbahnschicht 23 und der weiteren Substratschicht 25 ist in gleicher Weise wie das Halbzeug 30 gebildet. Zum Herstellen der Leiterplatte 20 können bekannte Technologien genutzt werden, beispielsweise die Tending-Technologie oder die Metall-Resist-Strip-Technik. Die in 2 gezeigte Verwendung des Halbzeugs 30 für eine Mehrlagenleiterplatte ist beispielhaft. Das Halbzeug 30 kann für Leiterplatten beliebiger Art genutzt werden, die ein oder mehrere Leiterbahnschichten umfassen.
  • Die Leiterplatte 20 wird zum Ausbilden von Leiterbahnen in der Metallschicht 2 struktuiert, beispielsweise mittels Ätzens, so daß Leiterbahnstrukturen gebildet werden wie dies in 3 schematisch dargestellt ist. Es entstehen auf diese Weise Leiterbahnen 26, 27 mit unterschiedlicher Dicke. Die Höhe, mit der sich die Leiterbahnen 26, 27 über eine äußere von der Substratschicht 7 gebildete Oberfläche 28 der Leiterplatte 20 erheben, ist jedoch für die Leiterbahnen 26, 27 im wesentlichen gleich. Auf diese Weise ist eine für die Bestückung der Leiterplatte 20 mit elektronischen Bauelementen geeignete Planare Oberfläche 29 geschaffen.
  • Die Leiterbahnen 26, 27 sind in den 2 und 3 zur Erläuterung der Prinzipien der Erfindung vergrößert dargestellt, weisen bei üblichen Leiterplatten beispielsweise Dicken von etwa 18 μm bis 35 μm bzw. etwa 400 μm auf. Das beschriebene Verfahren ermöglicht das Ausbilden sehr feiner Leiterbahnstrukturen mit einer Leiterzugbreite von beispielsweise 120 μm.
  • Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

Claims (10)

  1. Verfahren zum Herstellen eines Halbzeugs (30) für Leiterplatten mit Leiterbahnen unterschiedlicher Dicke, wobei das Verfahren die folgenden Schritte umfaßt: – Vorsehen einer Metallschicht (2); – Ausdünnen der Metallschicht (2) im Bereich einer Oberfläche (3) auf einer Vorderseite (4) der Metallschicht (2) zum Ausbilden eines Teilbereichs (5) für Leiterbahnen mit einer ersten Metallschichtdicke und eines anderen Teilbereichs (6) für Leiterbahnen mit einer zweiten Metallschichtdicke, wobei die erste Metallschichtdicke kleiner als die zweite Metallschichtdicke ist; und – Ausbilden einer im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite (4) eines Substrats (1) mit Hilfe des Aufbringen einer Isoliersubstratschicht (7) auf der Metallschicht (2), welche den Teilbereich (5) für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich (6) für Leiterbahnen mit der zweiten Metallschichtdicke jeweils zumindest teilweise bedeckt, dadurch gekennzeichnet, daß die Isoliersubstratschicht (7) ein formbares Material in Form einer Klebefolie auf Basis eines mit unausgehärtetem Epoxidharz getränkten Glasgewebes umfaßt und daß zum Ausbilden der im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite (4) des Substrats (1) die das formbare Material umfassende Isoliersubstratschicht (7) mit der Metallschicht (2) verpreßt wird, wobei die erste Metallschichtdicke in einem Bereich von etwa 18 bis 35 μm liegt und die zweite Metallschichdicke etwa 400 μm beträgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Abschnitte der Oberfläche (3) auf der Vorderseite (4) der Metallschicht (2), welche durch die Isoliersubstratschicht (7) bedeckt werden, vor dem Aufbringen der Isoliersubstratschicht (7) zum Verbessern der Haftung der Isoliersubstratschicht (7) oberflächenbehandelt werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abschnitte der Oberfläche (3) auf der Vorderseite (4) der Metallschicht (2) einer Behandlung zum Aufrauhen der Oberfläche (3) ausgesetzt werden.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (2) mittels einer Metallfolie bereitgestellt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallfolie eine Kupfer-Folie ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zum Verpressen der Isoliersubstratschicht (7) mit der Metallschicht (2) Preßmittel (9, 10) angewendet werden.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (2) zum Ausdünnen im Bereich der Oberfläche (3) auf der Vorderseite (4) geätzt wird.
  8. Verfahren zum Herstellen einer Leiterplatte (20), wobei ein nach einem der Ansprüche 1 bis 7 hergestelltes Halbzeug (30) verwendet wird, wobei das Halbzeug (30) zum Ausbilden von Leiterbahnen strukturiert wird.
  9. Verfahren zum Herstellen einer Leiterplatte, wobei ein nach einem der Ansprüche 1 bis 7 hergestelltes Halbzeug (30) mit wenigstens einer weiteren Substratschicht (21, 22 bzw. 24, 25) verpreßt wird, wobei die im wesentlichen ebene äußere Oberfläche auf der Vorderseite (4) des Substrats (1) der wenigstens einen weiteren Substratschicht (21, 22 bzw. 24, 25) beim Verpressen zugewandt ist.
  10. Halbzeug für eine Leiterplatte mit Leiterbahnen unterschiedlicher Dicke, bei dem in einer Metallschicht (2) auf einem Isoliersubstrat (7) ein Teilbereich (5) für Leiterbahnen mit einer ersten Metallschichtdicke und ein anderer Teilbereich (6) für Leiterbahnen mit einer zweiten Metallschichtdicke gebildet sind, dadurch gekennzeichnet, daß eine Oberfläche auf einer von dem Isoliersubstrat (7) abgewandten Seite des Teilbereichs (5) in einem Abstand oberhalb einer Deckfläche des Isoliersubstrats (7) angeordnet ist, der im wesentlichen gleich einem Abstand einer Oberfläche auf einer von dem Isoliersubstrat (7) abgewandten Seite des anderen Teilbereichs (6) von der Deckfläche des Isoliersubstrats (7) ist, so daß die Oberfläche des Teilbereichs (5) und die Oberfläche des anderen Teilbereichs (6) im wesentlichen in einer Ebene liegen, wobei die erste Metallschichtdicke in einem Bereich von etwa 18 bis 35 μm liegt und die zweite Metallschichtdicke etwa 400 μm beträgt und wobei für das Isoliersubstrat (7) ein formbares Material in Form einer Klebefolie auf Basis eines mit unausgehärtetem Epoxidharz getränkten Glasgewebes verwendet wird.
DE2002105592 2002-02-11 2002-02-11 Verfahren zum Herstellen eines Halbzeugs für Leiterplatten Expired - Lifetime DE10205592B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2002105592 DE10205592B4 (de) 2002-02-11 2002-02-11 Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
PCT/EP2003/000410 WO2003069966A1 (de) 2002-02-11 2003-01-16 Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte
AU2003205619A AU2003205619A1 (en) 2002-02-11 2003-01-16 Method for the production of a semi-finished product for a printed board, semi-finished product, and printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002105592 DE10205592B4 (de) 2002-02-11 2002-02-11 Verfahren zum Herstellen eines Halbzeugs für Leiterplatten

Publications (2)

Publication Number Publication Date
DE10205592A1 DE10205592A1 (de) 2003-08-28
DE10205592B4 true DE10205592B4 (de) 2008-01-03

Family

ID=27634871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002105592 Expired - Lifetime DE10205592B4 (de) 2002-02-11 2002-02-11 Verfahren zum Herstellen eines Halbzeugs für Leiterplatten

Country Status (3)

Country Link
AU (1) AU2003205619A1 (de)
DE (1) DE10205592B4 (de)
WO (1) WO2003069966A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309962B (en) 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof
CN104717848B (zh) * 2013-12-12 2017-12-12 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104320909B (zh) * 2014-10-27 2017-06-30 皆利士多层线路版(中山)有限公司 高阶梯铜电路板及其制作方法
CN110662369B (zh) * 2018-06-28 2021-02-09 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
DE102018212272A1 (de) * 2018-07-24 2020-01-30 Robert Bosch Gmbh Keramischer Schaltungsträger und Elektronikeinheit
CN110267448A (zh) * 2019-06-04 2019-09-20 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1057672B (de) * 1953-08-17 1959-05-21 Nathan Pritikin Verfahren zur Herstellung eingelegter Stromkreise
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0358492A (ja) * 1989-07-26 1991-03-13 Matsushita Electric Works Ltd プリント配線板の製法
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
WO2001050824A1 (es) * 1999-12-31 2001-07-12 Lear Automotive (Eeds) Spain, S.L. Procedimiento de fabricacion de placas de circuito impreso
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
US20020011348A1 (en) * 2000-07-27 2002-01-31 Sony Chemicals Corp. Flexible wiring boards and processes for producing flexible wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317970A (en) * 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1057672B (de) * 1953-08-17 1959-05-21 Nathan Pritikin Verfahren zur Herstellung eingelegter Stromkreise
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0358492A (ja) * 1989-07-26 1991-03-13 Matsushita Electric Works Ltd プリント配線板の製法
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
WO2001050824A1 (es) * 1999-12-31 2001-07-12 Lear Automotive (Eeds) Spain, S.L. Procedimiento de fabricacion de placas de circuito impreso
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
US20020011348A1 (en) * 2000-07-27 2002-01-31 Sony Chemicals Corp. Flexible wiring boards and processes for producing flexible wiring board

Also Published As

Publication number Publication date
WO2003069966A1 (de) 2003-08-21
DE10205592A1 (de) 2003-08-28
AU2003205619A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
DE3500303C2 (de)
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
AT13055U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE602005001826T2 (de) RC Vorrichtungen, organische dielektrische Laminate und Leiterplatten dergleichen Vorrichtungen umfassend, und Verfahren um diese herzustellen
DE4320316C1 (de) Leiterplatte, Mehrlagenleiterplatte-Innenlage und Mehrlagenleiterplatte sowie Verfahren zur Herstellung derselben
DE2453788A1 (de) Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen
WO2008104324A1 (de) Verfahren zum einbinden von chips in kavitäten von leiterplatten
DE10205592B4 (de) Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
WO2009065543A1 (de) Flexibles schaltungssubstrat für elektrische schaltungen und verfahren zur herstellung desselben
DE2716545A1 (de) Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
DE60212855T2 (de) Verfahren zur radiofrequenzabschirmung von elektronischen bauteilen
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE4232666C1 (de) Verfahren zum Herstellen von Leiterplatten
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
DE60202071T2 (de) Verfahren zur herstellung von leiterplatten aus einem extrudierten polymer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: KSG GMBH, DE

Free format text: FORMER OWNER: KSG LEITERPLATTEN GMBH, 09390 GORNSDORF, DE

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R071 Expiry of right