DE4422216A1 - Mehrlagige metallische Leiterplatte und gegossener Baustein - Google Patents

Mehrlagige metallische Leiterplatte und gegossener Baustein

Info

Publication number
DE4422216A1
DE4422216A1 DE4422216A DE4422216A DE4422216A1 DE 4422216 A1 DE4422216 A1 DE 4422216A1 DE 4422216 A DE4422216 A DE 4422216A DE 4422216 A DE4422216 A DE 4422216A DE 4422216 A1 DE4422216 A1 DE 4422216A1
Authority
DE
Germany
Prior art keywords
circuit board
metallic
layer
metallic circuit
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4422216A
Other languages
English (en)
Inventor
Kenji Okamoto
Yukio Nakajima
Kazuhiko Imamura
Takao Ichihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4422216A1 publication Critical patent/DE4422216A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B33ADDITIVE MANUFACTURING TECHNOLOGY
    • B33YADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00Products made by additive manufacturing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/045Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302Bending a rigid substrate; Breaking rigid substrates by bending
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

Hintergrund der Erfindung
Die vorliegende Erfindung betrifft eine mehrlagige metalli­ sche Leiterplatte zum Montieren von elektronischen Teilen wie Widerständen, Kondensatoren und IC-Chips mit einer hohen Dichte und ein geformtes Bauteil, das durch die Verbindung einer mehrlagigen Packung, die sich durch das Formen der mehrlagigen metallischen Leiterplatte in eine Behälterform ergibt usw., mit einer Leiterplatte, die als eine Träger-Lei­ terplatte bereitgestellt wird und anschließendes monolythi­ sches Formen der Verbindungsstruktur unter Verwendung eines isolierenden Harzes hergestellt wird.
Bekannte Leiterplatten, die gedacht sind, eine höhere Montage­ dichte der elektronischen Teile zu erzielen, umfassen eine metallische Leiterplatte, die eine metallische Basis umfaßt, die versehen ist mit zwei oder mehreren Arten von darauf an­ geordneten Isolationsschichten und ferner mit einer Leitungs­ anordnung, die auf den Schichten ausgebildet ist, und einer dreidimensional geformten metallischen Leiterplatte, die man erhält, indem man die metallischen Leiterplatten einem Binde- oder Zugverfahren unterwirft.
Beispielsweise offenbart die ungeprüfte Japanische Patentver­ öffentlichung Nr. Hei-4-332188 die obenbeschriebene metalli­ sche Leiterplatte mit einer höheren Montagedichte, die Isola­ tionsschichten umfaßt, die sich voneinander entsprechend den Charakteristiken der darauf montierten elektrischen Schalt­ kreise unterscheiden.
Die maximale Montagedichte, die jedoch bis jetzt erzielt wurde, ist nicht immer ausreichend hoch, da die maximale Dichte zum Montieren der elektronischen Teile bei den bekann­ ten metallischen Leiterplatten begrenzt ist, da die Teile auf einer einzigen Ebene montiert werden.
Weiter wurden die Isolationsschichten auf der metallischen Leiterplatte auf Kupferfolien oder metallischen Karten ausge­ bildet, indem zuerst einer Polyamicsäure-Lackierung (polyamic acid varnish) als Grundlage für eine thermoplastische Polyi­ mid- oder eine thermoplastische Polyimidlackierung entweder durch ein Gießverfahren oder ein Beschichtungsverfahren auf­ gebracht wird, und anschließend werden die Folien oder die Karten mit oder ohne den Einschluß einer dazwischen liegenden Isolationslage zusammengeheftet. Ein derartiges Verfahren zum Herstellen metallischer Leiterplatten benötigt spezielle Kenntnisse und komplizierte Verfahrensschritte.
Im Falle des Montierens der Teile nach dem Durchführen eines Biege- oder Ziehverfahren an den metallischen Leiterplatten, muß der Montiervorgang in relativ tiefen Abschnitten durchge­ führt werden. Dies macht eine Oberflächenmontage schwierig; daher hat das Verfahren eine geringe Produktivität und es ist daher nicht geeignet zum Montieren von verschieden geformten Teilen mit einer hohen Dichte.
Ferner, im Falle des Durchführens des Ziehschrittes, durch­ läuft die Isolationsschicht in den Eckabschnitten ebenfalls einem Ziehen. Die Tiefe des Ziehens ist daher begrenzt, da, falls das Ziehen zu tief ist, die Isolationsschicht zerstört wird. Daher hat es sich als unmöglich herausgestellt, eine dicke metallische Leiterplatte zu bilden, und daher können die Teile nicht in einer mehrlagigen Struktur ausgebildet werden. Daher hat sich ein derartiges Verfahren als unge­ eignet zum Erhöhen der Montagedichte herausgestellt.
Im Falle, daß ein elektronisches Teil, wie beispielsweise ei­ nem IC, der Schaltoperationen mit hoher Geschwindigkeit durchführt, direkt auf einer metallischen Leiterplatte mit einer dünnen Isolationsschicht montiert ist, kann dieses auf­ grund des Übersprechens innerhalb der elektronischen Schal­ tung oder wegen externem Rauschen aufgrund der hohen stati­ schen Kapazität der Isolationsschicht fehlerhaft arbeiten. Daher wird vorzugsweise die Isolationsschicht so dick wie möglich gemacht. Auf der anderen Seite benötigt die Struktur einer Packung, die gebildet wird durch das Durchführen eines Biege- oder Ziehverfahrens an einer metallischen Druckplatte, daß die Wärme, die von den elektronischen Teilen innerhalb der Struktur erzeugt wird, so effektiv wie möglich abgeleitet wird, um die Wärmeverluste zu minimieren. Im Falle, daß wei­ tere blanke Chips innerhalb der Packung montiert werden, ist es ebenfalls wünschenswert, den Schutz der elektronischen Teile gegen Korrosion durch die Umgebung oder ähnliches sicherzustellen.
Zusätzlich ist es nicht immer einfach, die Packung mit einer Träger-Leiterplatte mit hoher Präzision und durch ein einfa­ ches Verfahren zu verbinden. Zusätzlich hat sich herausge­ stellt, daß die so erhaltene Verbindung nach dem Verbinden der Packung mit der Träger-Leiterplatte aufgrund der physika­ lischen Eigenschaften des Materials ungenügend verläßlich ist.
Zusammenfassung der Erfindung
Die vorliegende Erfindung wurde durchgeführt, um die vorer­ wähnten Nachteile zu überwinden. Eine Aufgabe der vorliegen­ den Erfindung ist es demzufolge, eine mehrlagige metallische Leiterplatte und ein geformtes Bauteil zu schaffen, die mit hoher Produktivität einfach hergestellt werden können und auf die verschiedene Arten von Teilen mit einer hohen Dichte mon­ tiert werden können und die sowohl in den elektrischen und in den mechanischen Eigenschaften hoch verläßlich sind.
Die vorerwähnte Aufgabe wird gelöst durch eine mehrlagige me­ tallische Leiterplatte gemäß der vorliegenden Erfindung, die aufweist eine metallische Leiterplatte, die gebildet ist durch das Laminieren einer isolierenden Schicht auf einer me­ tallischen Platte als eine Basis und die darauf montierte elektronische Teile hat, und einer oder mehreren gedruckten Leiterplatten, die jede mit elektronischen Teilen versehen sind, und die laminiert sind über der mit Teilen besetzten Seite der metallischen Leiterplatte, wobei der Raum zwischen den Karten mit einem isolierenden Harz ausgefüllt wird.
Ferner umfaßt ein geformtes Bauteil gemäß der vorliegenden Erfindung eine gedruckte Karte als eine Träger-Leiterplatte mit darauf angeordneten elektronischen Teilen und eine mehr­ lagige Packung, die durch durch das Falten einer äußeren Kante der mehrlagigen metallischen Leiterplatte und Auffüllen deren Innenseite mit einem isolierenden Harz gebildet wird. Die gesamte Struktur wird monolythisch gebildet durch das Ver­ binden der Leiterplatte als der Träger-Leiterplatte mit der mehrlagigen Packung und anschließendes Auffüllen um den ver­ bundenen Abschnitt herum und des Raums zwischen der Leiter­ platte als der Träger-Leiterplatte und der mehrlagigen Pac­ kung mit einem Isolationsharz.
Gemäß der mehrlagigen metallischen Leiterplatte der vorlie­ genden Erfindung können die elektronischen Teile auf einer Vielzahl von Schichten montiert werden, um die Montagedichte der Teile zu erhöhen, und die Wärme, die von jedem der Teile abstrahlt, kann effizient über die Isolationsharzschicht und die metallische Karte abgeleitet werden.
Gemäß dem geformten Bauteil der vorliegenden Erfindung werden die elektronischen Teile auf jeder der Leiterplatten als eine Träger-Leiterplatte angeordnet, die metallische Leiterplatte der mehrlagigen Packung mit der Träger-Leiterplatte und der Leiterplatte innerhalb der Packung verbunden. Daher bilden die Teile eine geschichtete Struktur, um die Montagedichte der Teile in dem geformten Bauteil zu verbessern, das aus der Integration jeder der Karten gebildet ist. Ferner kann die Peripherie jeder der montierten Teile mit dem Isolationsharz ausgefüllt und in dieser Weise versiegelt werden. Daher kann die von jedem dieser Teile erzeugte Wärme über das Isolati­ onsharz, die metallische Leiterplatte usw. effizient abgelei­ tet werden, wobei jeder der Teile vor äußerer Feuchtigkeit und verschiedenen Umgebungen geschützt ist.
Kurze Beschreibung der Zeichnungen
Fig. 1 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 2 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt
Fig. 3 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 4(a) ist eine Querschnittsansicht, die eine mehrlagige metallische Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 4(b) ist eine Ansicht entlang dem Pfeil in der Fig. 4(a),
Fig. 5 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 6 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 7 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 8 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 9 ist eine Querschnittsansicht, die ein geformtes Bau­ teil gemäß einer neunten Ausführungsform der vorliegenden Er­ findung zeigt,
Fig. 10(a) und 10(b) sind Querschnittsansichten, die eine me­ tallische Leiterplatte zeigen, die entsprechend in einer zehn­ ten Ausführungsform der vorliegenden Erfindung verwendet wird.
Fig. 11(a) bis 11(e) sind Querschnittsansichten, die die Schritte der Herstellung einer mehrlagigen Packung zei­ gen, wie sie in einer elften Ausführungsform der vorliegenden Erfindung verwendet wird, und
Fig. 12(a) und 12(b) sind Querschnittsansichten, die eine zwölfte Ausführungsform der vorliegenden Erfindung zei­ gen.
Genaue Beschreibung der bevorzugten Ausführungsformen
Bevorzugte Ausführungsformen der vorliegenden Erfindung wer­ den im Detail im folgenden unter Bezugnahme auf die beigefüg­ ten Zeichnungen beschrieben.
Fig. 1 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
In der Fig. 1 wird eine metallische Leiterplatte 1 aus einer metallischen Platte 2 als eine Basis und einer Isolations­ schicht 3 gebildet, die auf der oberen Oberfläche der metal­ lischen Platte 2 laminiert ist. Obwohl nicht in der Zeichnung dargestellt, sind Leitungsanordnungen auf der oberen Oberflä­ che der Isolationsschicht 3 angeordnet und elektronische Teile 7 sind darauf montiert.
Eine doppelseitige Leiterplatte 4 ist über der metallischen Leiterplatte 1 parallel angeordnet. Obwohl in der Zeichnung nicht gezeigt, sind Leitungsanordnungen an beiden Oberflächen der Platte 4 angeordnet und elektronische Teile 7 sind darauf montiert.
Der Raum zwischen der metallischen Leiterplatte 1 und der doppelseitigen Leiterplatte 4 ist mit einem Isolationsharz 5 ausgefüllt. Das Isolationsharz 5 wird gehärtet, um beide Platten sowohl zu stützen als auch monolythisch zu fixieren. Ein Isolationsharz 6 ist ferner auf der oberen Oberfläche der doppelseitigen Leiterplatte 4 in einer derartigen Weise lami­ niert, daß es die montierten elektronischen Teile 7 bedecken kann.
In dieser Ausführungsform ist die doppelseitige Leiterplatte 4 über der metallischen Leiterplatte 1 plaziert und parallel dazu angeordnet. Als Ergebnis sind die elektronischen Teile auf drei Schichten montiert, um die Montagedichte der Teile zu erhöhen. Auf der anderen Seite steigt ebenfalls die Menge der Wärmeerzeugung pro Einheitsfläche aufgrund der Anwesen­ heit der elektronischen Teile 7 mit der Erhöhung der Montage­ dichte. Jedoch, da Isolationsharze 5 und 6 in der Peripherie der elektronischen Teile 7 plaziert sind, kann die so er­ zeugte Wärme effizient abgeführt und von den Isolationsharzen 5 und 6 absorbiert werden, und wird dann effizient zu der Au­ ßenseite von der Oberfläche der unteren metallischen Platte 2 oder der Oberfläche des oberen Isolationsharzes 6 weggelei­ tet. Daher kann die Temperatur der elektronischen Teile 7 auf einem konstanten Pegel oder niedriger gehalten werden.
Diese Isolationsharze 5 und 6 können voneinander in der ther­ mischen Leitfähigkeit differieren, aber vorzugsweise sind sie Harze mit hohen Werten der thermischen Leitfähigkeit.
Die über die metallische Leiterplatte 1 laminierte Leiter­ platte kann eine einseitige Platte oder kann ein Laminat von zwei oder mehreren Platten sein.
Fig. 2 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist gekennzeichnet durch eine metalli­ sche Leiterplatte, und die anderen Abschnitte sind die glei­ chen wie die in der Fig. 1 gezeigten Struktur. Entsprechend sind die gemeinsamen Teile mit den gleichen Symbolen bezeich­ net, wie sie in der Fig. 1 verwendet wurden, um auf sie ohne Erklärung Bezug nehmen zu können. In der Fig. 2 umfaßt eine metallische Leiterplatte 11 eine metallische Platte 12 als eine Basis. Die obere Oberfläche der metallischen Platte 12 ist in zwei Abschnitte unterteilt, und zwei Isolationsschich­ ten 8 und 9, die sich voneinander in den physikalischen Ei­ genschaften unterscheiden, sind auf den zwei Abschnitten la­ miniert. Die Isolationsschichten 8 und 9 haben, obwohl es in der Zeichnung nicht dargestellt ist, eine Leitungsanordnung und entsprechende elektronische Teile 7.
Falls, beispielsweise, ein Leistungstransistor, eine Gleich­ richterdiode oder irgendein anderes elektronisches Teil, wel­ ches Wärme in großer Menge generiert, auf der Isolations­ schicht 8 montiert ist, muß ein Material mit einer hohen thermischen Leitfähigkeit für für die Isolationsschicht 8 verwendet werden, um zu verhindern, daß das elektronische Teil überhitzt wird.
Falls, beispielsweise, eine elektronisches Teil, das einen Hochgeschwindigkeitsschaltvorgang durchläuft, auf der Isola­ tionsschicht 9 montiert wird, muß ein Material mit einer niedriger dielektrischen Konstante als die Isolationsschicht 9 verwendet werden, um das Übersprechen in der elektronischen Schaltung zu verringern und den Einfluß auf andere Schaltun­ gen selbst bei der Erzeugung eines Schaltrauschens zu verrin­ gern.
In dieser Ausführungsform ist die Isolationsschicht, die die Platte bildet, in eine Vielzahl von Abschnitten zerlegt, und jede der abgetrennten Isolationsschichten ist aus einem Mate­ rial mit den optimalen physikalischen Eigenschaften für das darauf zu montierende elektronische Teil gemäß den Eigen­ schaften und den Operationsbedingungen der Teile gemacht. Auf diese Weise können die Teile ohne sich gegenseitig zu beein­ flussen montiert werden, selbst in dem Fall der Zunahme der Montagedichte. Daher kann die Schaltungsoperation in einem Normalzustand gehalten, während die Montagedichte der Teile erhöht wird.
In der vorangegangenen Ausführungsform wurden die Isolations­ schichten 8 und 9 geschaffen durch das Teilen der metalli­ schen Leiterplatte 1 in zwei Abschnitte. Die Isolations­ schicht kann jedoch in eine größere Anzahl von Bereichen ge­ teilt werden, um eine Vielzahl von Isolationsschichten zu verwenden, die sich voneinander in den Eigenschaften unter­ scheiden. Ferner kann eine über der metallischen Leiterplatte 11 laminierte doppelseitige Leiterplatte 4 in eine Vielzahl von Bereichen unterteilt werden, um Isolationsschichten zu schaffen, von denen sich jede in den physikalischen Eigen­ schaften unterscheidet.
Fig. 3 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist im wesentlichen die gleiche wie die in der Fig. 1 dargestellte, außer für einen Teil der doppel­ seitigen Leiterplatte 4 und der Isolationsharze 5 und 6, dar­ gestellt in der Fig. 1. Die anderen Teile sind die gleichen wie diejenigen der Fig. 1, und werden daher durch die glei­ chen Symbole dargestellt, um ohne Erklärung darauf Bezug neh­ men zu können.
Fig. 3 zeigt einen Zustand, in dem es keine Notwendigkeit gibt, Leitungsanordnungen, nicht dargestellt in der Zeich­ nung, der entsprechenden metallischen Leiterplatte 1 und der doppelseitigen Leiterplatte 4 zu verbinden. In diesem Zustand ist ein Durchgangsloch 27, das eine Isolierharzschicht 6, die doppelseitige Leiterplatte 4 und eine weitere Isolations­ schicht 5 durchläuft, ausgebildet, um die Leitungsanordnungen zu verbinden. Die Schaltkreise auf beiden der laminierten Platte 1 und 4 können durch die Verwendung des Durchgangs­ loches 27 einfach miteinander verbunden werden.
Die Ausführungsform ist ebenfalls auf die vorangegangenen er­ sten und zweiten Ausführungsformen anwendbar.
Die Fig. 4(a) und 4(b) sind Querschnittsansichten, die eine mehrlagige metallische Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen, wobei Fig. 4(a) eine Querschnittsansicht und 4(b) eine Ansicht entlang der Linie A-A der Fig. 4(a) ist.
Diese Ausführungsform ergibt sich durch den teilweisen Aus­ tausch der doppelseitigen Leiterplatte 4 und der Isolations­ schicht 5 in der Fig. 1. Die anderen Abschnitte sind gleich denjenigen der in der Fig. 1 gezeigten. Entsprechend werden die gleichen Abschnitte mit den gleichen Symbolen bezeichnet, wie sie in der Fig. 1 verwendet werden, um ohne weitere Er­ klärungen darauf Bezug nehmen zu können.
In den Fig. 4(a) und 4(b), wenn es notwendig ist, daß Lei­ tungsanordnungen, nicht dargestellt in der Zeichnung, der me­ tallischen Leiterplatte 1 und einer doppelseitigen Leiter­ platte 34 miteinander verbunden werden müssen, wird der Ab­ schnitt in der Platte 34, der der Position der Verbindung entspricht, ausgeschnitten, um darin ein Durchgangslochsub­ strat 36 einzupassen und zu befestigen, das in der gleichen Weise geformt ist wie das des ausgeschnittenen Abschnitts. Das Substrat 36 hat eine derartige Dicke, daß sein unteres Ende in Kontakt mit der Platte 1 beim Laminieren ist, und ein Durchgangsloch 37 ist darin entlang der Dickenrichtung des Substrates ausgebildet.
In ähnlicher Weise wird ein mit den Enden der äußeren Peri­ pherie eines Elektrodenmusters 38 zu verbindendes Elektroden­ muster 39 auf der metallischen Leiterplatte 1, um in Kontakt mit dem Ende der äußeren Peripherie des Elektrodenmusters 38 gebracht zu werden, und auf der oberen Oberfläche der doppel­ seitigen Leiterplatte 34 ausgebildet. Daher, in der Vorrich­ tung, wird die Platte 34 mit dem darin eingepaßten Durch­ gangslochsubstrat 36 auf der Platte 1 montiert und das Elek­ trodenmuster 38 wird durch Löten mit dem Elektrodenmuster 39 verbunden, das auf der oberen Oberfläche von jeder der Plat­ ten 1 und 34 ausgebildet ist. Dann werden die Platten 1 und 34 fixiert durch das Ausfüllen des Raums zwischen den Platten mit einem Isolationsharz 35 und durch Härten des so einge­ füllten Isolationsharzes. Ein Isolationsharz 6 ist auf der oberen Oberfläche der Platte 34 laminiert und in der gleichen Weise gehärtet.
In dieser Ausführungsform wird der Raum zwischen der metalli­ schen Leiterplatte 1 und der doppelseitigen Leiterplatte 34 durch das Durchgangslochsubstrat 36 gestützt und die Elektro­ denmuster 38 und 39 sind gelötet, um eine mechanische Stabi­ lität zwischen beiden der laminierten Platten 1 und 34 zu er­ zielen. In gleicher Weise sind die Elektrodenmuster 38 und 39 elektrisch verbunden, um die Schaltungsverbindung zwischen den Platten 1 und 34 zu erleichtern.
Drei oder mehr Durchgangslochsubstrate 36 können in der Struktur eingeschlossen sein. Ferner kann die Form und Größe des Durchgangslochssubstrates 36 variiert werden in Abhängig­ keit von den zu montierenden elektronischen Teilen 7 und von der Konstitution der Schaltung.
Die vorliegende Ausführungsform ist ebenfalls anwendbar auf irgendeine der vorangegangenen ersten, zweiten und dritten Ausführungsformen.
Fig. 5 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist im wesentlichen die gleiche wie die in der Fig. 1 illustrierte, außer für einen Teil der doppel­ seitigen Leiterplatte 4 und des Isolationsharzes 5 und 6, dargestellt in der Fig. 1. Daher sind gleiche Teile mit dem gleichen Symbol wie in der Fig. 1 bezeichnet, um ohne Erklä­ rung darauf Bezug nehmen zu können.
In der Fig. 5, wenn die Leitungsanordnungen, nicht in der Zeichnung dargestellt, einer metallischen Leiterplatte 1 und einer doppelseitigen Leiterplatte 44 miteinander verbunden werden müssen, wird ein Durchgangsloch 47 in dem Abschnitt entsprechend der Verbindung der Platte 44 gebildet, ein me­ tallischer Stift 48 wird in das Durchgangsloch eingesetzt und der Stift wird durch Löten an der Leitungsanordnung der Platte 44 befestigt.
Dann wird die Platte 44, an der der metallische Stift 48 be­ festigt ist, auf der metallischen Leiterplatte 1 befestigt, um das Elektrodenmuster, nicht in der Zeichnung dargestellt aber auf der oberen Oberfläche der Platte 1 vorgesehen, mit dem unteren Ende des metallischen Stiftes 48 zu verlöten.
Nachfolgend wird der Raum zwischen den beiden Platten 1 und 44 mit einem Isolationsharz 45 gefüllt, und das Harz wird ge­ härtet, um die Platten zu befestigen. In gleicher Weise wird ein Isolationsharz 46 auf der oberen Oberfläche der doppel­ seitigen Leiterplatte 44 laminiert und gehärtet.
In dieser Ausführungsform sind die unteren und oberen Enden, d. h. die metallische Leiterplatte 1 und die doppelseitige Leiterplatte 44, durch den metallischen Stift 48 gestützt, und, zu der gleichen Zeit, werden die Leitungsanordnungen je­ der der Platten 1 und 44 zusammengelötet mit dem metallischen Stift 48, um beide der laminierten Platten mechanisch zu sta­ bilisieren. Ferner kann die Verbindung zwischen den auf bei­ den der Platten angeordneten Schaltungen einfach implemen­ tiert werden, da die auf beiden der Platten angeordneten Lei­ tungsanordnungen miteinander elektrisch verbunden sind.
Diese Ausführungsform ist ebenfalls anwendbar auf die ersten bis vierten Ausführungsformen, die im Vorangegangenen be­ schrieben wurden.
Die Fig. 6 ist eine Querschnittsansicht, die eine mehrlagige metallische Leiterplatte gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist im wesentlichen die gleiche wie die in der Fig. 1 dargestellte, außer für das in der Fig. 1 ge­ zeigte Isolationsharz 5. Daher sind gemeinsame Teile mit dem gleichen Symbol wie diejenigen in der Fig. 1 bezeichnet, um ohne Erklärung darauf Bezug nehmen zu können.
In dieser Ausführungsform ist ein kunststoffimprägnierter Flächenstoff 55 zwischen der metallischen Leiterplatte 1 und der doppelseitigen Leiterplatte 4 angeordnet, wie es in der Zeichnung gezeigt ist. Das heißt, eine monolythische Struktur wird bei dem Zusammenbauschritt erhalten, in dem die Platten 1 und 4 zusammengepreßt werden, wobei der kunststoffimprä­ gnierte Flächenstoff 55 dazwischen eingeschlossen wird. In diesem Falle wird eine feste und luftdichte Struktur durch das Zusammendrücken der Platten 1 und 4 unter Verwendung ei­ ner Vakuumpresse erhalten.
Diese Ausführungsform ist ebenfalls anwendbar auf die ersten bis fünften oben beschriebenen Ausführungsformen.
Im Falle, daß eine Vakuumpresse in dem Verfahren gemäß der sechsten Ausführungsform wegen der Eigenschaften der zu mon­ tierenden elektronischen Teile 7 nicht anwendbar ist, kann ein monolythisches Formen verwendet werden, indem ein Isolati­ onsharz in das Innere einer Gußform injiziert wird, in der eine Vielzahl von Platten mit darauf montierten Teilen be­ reits eingesetzt sind. Ebenfalls kann in diesem Falle ein luftdichter Harzabschnitt realisiert werden, wodurch die Fe­ stigkeit des gesamten Bauteils erhöht wird.
Fig. 7 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist gekennzeichnet durch eine metalli­ sche Leiterplatte, und die anderen Teile sind im wesentlichen die gleichen wie die in der Fig. 1 gezeigten. Daher werden gleiche Teile durch die gleichen Symbole wie in der Fig. 1 bezeichnet, um darauf ohne Erklärung Bezug nehmen zu können.
In der Fig. 7 ist eine metallische Leiterplatte 61 aus einer metallischen Platte 62 als einer Basis, einer Isolations­ schicht 63 und einem auf der oberen Oberfläche der Isolati­ onsschicht 63 aufgebrachten Leitungsanordnung 64 zusammenge­ setzt.
Diese Ausführungsform ist gekennzeichnet durch die metalli­ sche Leiterplatte 61, die größer ausgebildet ist als die dop­ pelseitige Leiterplatte 4 und die Isolationsharze 5 und 6, die auf der metallischen Leiterplatte 61 aufgebracht sind. Auf diese Weise kann die Leitungsanordnung 64 auf den äußeren peripheren Abschnitten frei liegen, um sie als einen Abschnitt zum Verbinden der gesamten Leitungsanordnung 64 mit einer ex­ ternen Schaltung zu verwenden.
Durch dieses Freilegen der Leitungsanordnung 64 der metalli­ schen Leiterplatte 61 kann ein leichteres Verfahren zum Ver­ binden der Platte mit einer externen Schaltung realisiert werden.
Diese Ausführungsform ist ebenfalls anwendbar auf eine der vorangegangenen Ausführungsformen, d. h. der ersten bis zu der sechsten Ausführungsform.
Fig. 8 ist eine Querschnittsansicht, die eine mehrlagige me­ tallische Leiterplatte gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt.
Diese Ausführungsform ist eine fortgeschrittene Form der Platte gemäß der siebten Ausführungsform, die in der Fig. 7 illustriert ist.
Genauer ist eine metallische Leiterplatte 71 noch größer als diejenige in der Fig. 7, zusammengesetzt aus einer metalli­ schen Platte 72 als einer Basis, einer Isolationsschicht 73 aufgebrachte Leitungsanordnung 74. Der äußere periphere Ab­ schnitt der Platte 71 ist unter ungefähr einem rechten Winkel hinsichtlich der Platte nach oben gebogen, und der Kantenab­ schnitt des gebogenen Abschnittes ist weiter ein wenig nach unten entlang einer schrägen Richtung gefaltet.
Eine Träger-Leiterplatte 75 ist auf dem Leitungsanordnung 74, die auf dem obersten Abschnitt des gefalteten Abschnitts der metallischen Leiterplatte 71 aufgebracht ist, in einer derar­ tigen Weise montiert, daß die Träger-Leiterplatte die Lei­ tungsanordnung von einer unteren Seite bedecken kann. Eine Leitungsanordnung 77, die auf der unteren Seite der Träger- Leiterplatte ausgebildet ist, ist mit der Leitungsanordnung 74 der Platte 71 durch Löten verbunden. Eine Isolations­ schicht 76 ist für die Träger-Leiterplatte 75 vorgesehen, wie es in der Zeichnung gezeigt ist.
In der im vorangegangenen beschriebenen Weise kann ein Ge­ häuse durch das Falten des äußeren Abschnittes der metalli­ schen Leiterplatte 71 oben und weiteres Bedecken der so ge­ formten Struktur der Träger-Leiterplatte 75 von der oberen Seite geschaffen werden. Daher kann die Schaltung der elek­ tronischen Teile 7, die innerhalb des Gehäuses montiert sind, von der Außenseite abgeschirmt und geschützt sein.
Diese Ausführungsform ist ebenfalls auf irgendeine der voran­ gegangenen Ausführungsformen anwendbar, d. h. der ersten bis zu der siebten Ausführungsform.
Fig. 9 ist eine Querschnittsansicht, die ein geformtes Bau­ teil zeigt, das eine mehrlagige Packung und eine Träger-Lei­ terplatte gemäß einer neunten Ausführungsform der vorliegen­ den Erfindung zeigt. Diese Ausführungsform ist eine fortge­ schrittene Form der achten Ausführungsform, dargestellt in der Fig. 8.
In der Fig. 9 umfaßt genauer eine metallische Leiterplatte 85, die nach dem Montieren der elektronischen Teile eine Trä­ ger-Leiterplatte wird, eine metallische Platte 88 als eine Basis, eine Isolationsschicht 86 und eine Kupferfolie 87 der Leitungsanordnung. Die elektronischen Teile 7 sind auf der oberen Oberfläche der Kupferfolie 87 montiert. Die Teile an­ ders als ein blanker IC-Chip 7A, beispielsweise Widerstände und Kondensatoren, werden im folgenden als elektronische Teile bezeichnet.
Aluminium, Kupfer, Eisen usw. werden für die metallische Platte 88 verwendet. Die metallische Platte ist mit einer Dicke in einem Bereich von ungefähr 1 bis 3 mm vorgesehen. Passende Materialien für die Isolationsschicht 86 umfassen ein Epoxidharz mit inorganischen Füllstoffen aus Aluminium, Quarz oder ähnlichem, und Glasmatten, nichtgewobenes Glasma­ terial, nicht gewobene Polyamide und dergleichen, die mit ei­ nem Exoxidharz imprägniert sind. Die Dicke der Isolations­ schicht ist in einem Bereich von ungefähr 0,05 bis 0,5 mm.
Eine mehrlagige Packung 80, die in sich eine Vielzahl von Schichten von elektronischen Teilen umfaßt, ist über der Platte 85 angeordnet. Eine gefaltene metallische Leiterplatte 71A umfaßt eine metallische Platte 72 als eine Basis, die aus Aluminium, Kupfer, Eisen oder ähnlichem hergestellt ist. Die metallische Platte ist vorzugsweise mit einer Dicke in dem Bereich von ungefähr 0,2 bis 1 mm vorgesehen, um die Platte für den Biegevorgang geeignet zu machen. Der Dickenbereich ist jedoch nicht darauf begrenzt, da die Dicke entsprechend dem Krümmungsradius beim Biegen ausgewählt werden kann.
Die Isolationsschicht 73, die auf der inneren Seite der me­ tallischen Platte 72 angeordnet wird, ist vorzugsweise aus einem flexiblen Material hergestellt, beispielsweise einem Polyimid, einem Polyesteretherketon und Aramid, so daß sie nicht aufgrund des Biegens beschädigt wird. Die Dicke der Isolationsschicht 73 ist in dem Bereich von ungefähr 0,02 bis 0,4 mm.
Die metallische Platte 88 der metallischen Platte 85 und die metallische Platte 72 der metallischen Platte 71A sind aus dem gleichen Material hergestellt, um den thermischen Ausdeh­ nungskoeffizienten von beiden auf den gleichen Wert zu set­ zen. Beispielsweise, falls Kupfer für die metallische Platte 88 verwendet wird, muß die metallische Platte 72 ebenfalls aus Kupfer hergestellt sein. Falls Aluminium das Material der metallischen Platte 88 ist, ist die metallische Platte 72 ebenfalls aus Aluminium hergestellt. Im Falle, daß ein Mate­ rial mit einem anderen thermischen Ausdehnungskoeffizienten als derjenige von Kupfer oder Aluminium verwendet wird, muß das gleiche Material in beiden der metallischen Platten 88 und 72 verwendet werden, um den thermischen Ausdehnungskoef­ fizienten in beiden Platten gleichzuhalten.
Falls eine Glasepoxid-Leiterplatte oder irgendeine andere Leiterplatte als die metallische Leiterplatte als die Träger- Leiterplatte verwendet wird, muß das Material für die Leiter- Platte derart sein, daß es einen thermischen Ausdehnungskoef­ fizienten gleich oder ziemlich gleich demjenigen der metalli­ schen Platte 72 hat.
Eine Kupferfolie 74A der Leitungsanordnung ist auf der inne­ ren Oberfläche der Isolationsschicht 73 der Leiterplatte 71A ausgebildet. Eine elektrolytische Kupferfolie, eine gerollte Kupferfolie oder ähnliches ist geeignet zur Verwendung für die Kupferfolie 74A und die Kupferfolie 87 der Platte 85, und die Kupferfolien haben vorzugsweise eine Dicke von 1 bis 200 µm. Insbesondere die Kupferfolie für die Kupferfolie 87 hat vorzugsweise eine Dicke von 35 bis 200 µm und diejenige für die Kupferfolie 74A hat vorzugsweise eine Dicke von 5 bis 70 µm.
Die mehrlagige Packung 80 umfaßt elektronische Teile 7, die auf der Leiterplatte 71A selbst montiert sind, eine oder meh­ rere doppelseitige Leiterplatten 4, die auf der unteren Seite der Zeichnungen angeordnet sind, und elektronische Teile 7 und einen blanken IC-Chip 7A, der auf der Leiterplatte 4 mon­ tiert ist.
Der Verbindungsstift (metallischer Stift) 48A stützt mecha­ nisch die Leiterplatte 4 und verbindet die elektronischen Teile 7 und den blanken IC-Chip 7A, die auf beiden der Ober­ flächen der Leiterplatten 4 montiert sind, mit den auf den Leiterplatten 71A und 85 montierten elektronischen Teilen 7 über die Kupferfolien 74A und 87, die als die Leitungsanord­ nungen auf den Leiterplatten 71A und 85 angeordnet sind.
Der Verbindungsstift 48A wird zunächst mit der Kupferfolie 74A der Leiterplatte 71A durch Löten verbunden, und die Lei­ terplatte 4 mit den darauf montierten elektronischen Teilen 7 und dergleichen wird an den Verbindungsstift 48A durch Löten verbunden und befestigt.
Wie im vorangegangenen beschrieben wurde, umfaßt die mehrla­ gige Packung 80 darin die Laminate der Leiterplatten oder elektronischen Teile. Sie sind nicht notwendigerweise auf die zweischichtige Struktur limitiert, wie es in der Zeichnung dargestellt ist, sondern die Leiterplatte 4 kann dazuaddiert werden, um die Anzahl der Schichten weiter zu erhöhen.
Der blanke IC-Chip 7A durchläuft eine Hochgeschwindigkeits­ schaltoperation und ist auf der Leiterplatte 4 durch Draht­ bonden oder ein Anschlußverfahren montiert. Der blanke Chip 7A ist im allgemeinen mit einem Chipüberzugsmaterial wie ein Epoxidharz abgedichtet, um den Chip nach dem Montieren zu schützen.
Im allgemeinen durchläuft der blanke IC-Chip 7A eine Hochge­ schwindigkeitsschaltoperation und ist daher anfällig für Fehlfunktionen aufgrund von Übersprechen innerhalb der elek­ tronischen Schaltung und externem Rauschen. Daher ist der blanke Chip vorzugsweise indirekt auf den Leiterplatten 71A und 85 montiert, da sie eine große dielektrische Konstante haben und daher dazu tendieren, Rauschen einzufangen. Daher ist der blanke Chip auf der Leiterplatte 4 montiert, die am Schluß mit einem Isolationsharz abgedichtet wird. Selbstver­ ständlich kann der blanke Chip auf eine bereits laminierte zweiseitige Leiterplatte montiert werden.
Die Innenseite der mehrlagigen Packung 80 ist gefüllt mit ei­ nem hochwärmeleitfähigen Isolationsharz 81. Ein Epoxidharz mit inorganischen Füllstoffen von Aluminium, Quarz oder ähn­ lichem wird für das Isolationsharz 81 verwendet. Der thermi­ sche Ausdehnungskoeffizient des Isolationsharzes muß auf einen Wert gleich oder ungefähr gleich demjenigen der metal­ lischen Platte 72 des äußeren Rahmens der Packung 80 ausge­ wählt werden. Beispielsweise, falls Kupfer für die metalli­ sche Platte 72 verwendet wird, wird vorzugsweise ein Isolati­ onsharz verwendet, das einen thermischen Ausdehnungskoeffizi­ enten gleich demjenigen von Kupfer hat. Insbesondere wird ein Harz mit einem thermischen Ausdehnungskoeffizienten minde­ stens in dem Bereich von 15 × 10-6 °C1- bis 17 × 10-6 °C-1 ausgewählt. Ein Harz mit einem thermischen Ausdehnungskoeffi­ zienten so nah wie möglich dem Wert von Kupfer, d. h. 16 × 10-6 °C-1, wird vorzugsweise verwendet. Der thermische Ausdeh­ nungskoeffizient der gesamten metallischen Leiterplatte 71A fällt auf einen Wert ungefähr gleich demjenigen der metalli­ schen Platte 72.
Durch dieses Einstellen des thermischen Ausdehnungskoeffizi­ enten des Isolierharzes 81 ungefähr gleich demjenigen der me­ tallischen Platte 72 der Packung 80 kann die thermische Span­ nung, die auf das gesamte Bauteil durch die von den elektro­ nischen Teilen 7 und dem blanken IC-Chip 7A wirkt, erniedrigt werden. In dieser Weise kann das Abschälen an der Grenze zwi­ schen der metallischen Leiterplatte 71A und dem Isolations­ harz 81 oder das Abtrennen der Kupferfolie 74A auf der Platte 71A am Auftreten gehindert werden.
Wenn Aluminium für die metallische Platte verwendet wird, wird vorzugsweise ein Isolationsharz 81 verwendet, das den gleichen thermischen Ausdehnungskoeffizienten wie derjenige von Aluminium hat, d. h. 27 × 10-6 °C-1, um die Innenseite der Packung zu füllen. Der thermische Ausdehnungskoeffizient des Harzes muß mindestens in dem Bereich von 26 × 10-6 °C-1 bis 28 × 10-6 °C-1 eingestellt werden, und vorzugsweise auf einen Wert so nah wie möglich von 27 × 10-6 °C-1.
Falls eine metallische Platte 72 verwendet wird, die aus ei­ nem anderen Material als Kupfer oder Aluminium hergestellt ist, wird der Gebrauch eines Isolationsharzes 81 mit einem thermischen Ausdehnungskoeffizienten benötigt, der mit demje­ nigen der metallischen Platte 72 übereinstimmt.
Das Isolierharz 81 wird in die Packung unter einen normalen Druck oder unter einem reduzierten Druck in dem Bereich von 650 bis 760 Torr injiziert. Vorzugsweise wird das Harz unter einem Druck in dem Bereich von 700 bis 760 Torr eingebracht, um Hohlräume zu vermeiden, die zwischen den laminierten Lei­ terplatten zurückbleiben.
Ein hochwärmeleitfähiges Isolierharz 82 wird, nachdem die Leiterplatte 85 als die Träger-Leiterplatte der Packung 80 durch Löten beigefügt ist, zum Harzgießen der Peripherie der gelöteten Verbindungsabschnitte und des gesamten Raums defi­ niert zwischen der Leiterplatte 85 und dem Isolierharz 81 in­ nerhalb der Packung 80, verwendet.
Das Isolierharz 82 ist aus dem gleichen Material wie das Iso­ lierharz 81 hergestellt. Daher ist der thermische Ausdeh­ nungskoeffizient für beide gleich. So kann die thermische Spannung reduziert werden im Falle, daß eine thermische Span­ nung an dem Bauteil anliegt, und die Grenze zwischen den Iso­ lierharzen 81 und 82 kann sicher befestigt werden, um ein Ab­ schälen daran zu hindern, an der Grenze aufzutreten. Ferner kann die Kupferfolie 74A daran gehindert werden, abgetrennt oder beschädigt zu werden aufgrund der Deformation der Lei­ terplatten 71A und 4.
Das Isolierharz 82 wird in die Packung unter einem normalen Druck oder unter einem reduzierten Druck im Bereich von 650 bis 760 Torr in einer gleichen Weise injiziert wie diejenige, die für das Isolierharz 81 verwendet wurde. Vorzugsweise wird das Harz unter einem Druck in dem Bereich von 700 bis 760 Torr eingebracht, um zu verhindern, daß Hohlräume in einem Abschnitt angrenzend dem Isolierharz 81 Hohlräume zurückblei­ ben und um effektiv die erzeugte Wärme abzuführen.
Ferner wird die gesamte Peripherie einschließlich des Raums zwischen der Leiterplatte 85 und der Packung 80 mit einem Isolierharz 82 gedichtet, um die Kupferfolie 87 und die Kup­ ferfolie 74A in der Umgebung des Verbindungsabschnitts gegen externe Feuchtigkeit und Staub zu schützen und um das Auf­ treten von defekten Verbindungen zu verhindern aufgrund von Kurzschlüssen und Alterung der Folien. Ferner wird der Ver­ bindungsabschnitt zwischen der Leiterplatte 85 und der Packung 80 mit dem Isolierharz 82 gedichtet, um das Auftreten einer engen mechanischen Verbindung und elektrischen Verbin­ dung zwischen der Platte und der Packung sicherzustellen. Ein Rahmen 83 zum Einfüllen des Harzes ist ebenfalls in der Zeichnung dargestellt.
Die Fig. 10a und 10b sind Ansichten einer zehnten Ausfüh­ rungsform der vorliegenden Erfindung, worin Fig. 10(a) eine Querschnittsansicht einer metallischen Leiterplatte 71A für eine mehrlagige Packung und Fig. 10(b) eine Querschnittsan­ sicht einer metallischen Leiterplatte 71(b) zum gleichen Ge­ brauch wie in den vorangegangenen ist, aber mit dem Zusatz einer Isolationsplatte zu der metallischen Leiterplatte 71A.
Unter zuerster Bezugnahme auf die Fig. 10(a) umfaßt die me­ tallische Leiterplatte 71A eine Isolationsschicht 73 aus ei­ ner thermoeingestellten polyimiden Klebeplatte, beispiels­ weise einer Polyimidbondierplatte SPB-Serie, hergestellt von Nippon Steel Corporation. Die Verwendung dieser speziellen Platte ermöglicht, daß die Kupferfolie 74A der Leitungsabord­ nung einfach mit einer metallischen Platte 72 durch die Ver­ wendung einer Vakuumheizpresse oder ähnlichem anhaftet.
Bezugnehmend auf die Fig. 10(b) ist die Isolierschicht 73 auf jede der Kupferfolien 74A und der metallischen Platte 72 aus­ gebildet, und eine Isolationsplatte 71 ist zwischen den Iso­ lationsschichten 73 eingeschlossen, um die Leiterplatte 71B zu bilden.
Die Isolationsplatte 91 ist eine Platte oder ein Film aus Po­ lyimid, Polyester, Aramid, Polyphenylensulfid, Polyetheräther­ keton usw. Durch dieses Laminieren der Isolierschicht 73 auf den zwei Schichten, wobei die Isolationsplatte 91 dazwischen eingeschlossen wird, kann eine Isolationsschicht mit einer gewünschten Dicke und elektrischen und physikalischen Eigen­ schaften implementiert werden.
Die Fig. 11(a) bis 11(b) sind Ansichten einer elften Aus­ führungsform der vorliegenden Erfindung und zeigen die nach­ einanderfolgenden Herstellungsschritte einer mehrlagigen Packung 80.
Zuerst ist die Fig. 11(a) eine Querschnittsansicht, die eine metallische Leiterplatte 71(a) für die mehrlagige Packung, dargestellt in der Fig. 10(a), zeigt.
Die Fig. 11(b) ist eine Querschnittsansicht, die die metalli­ sche Leiterplatte 71(b) zeigt, die nach dem Bilden einer Lei­ tungsanordnung durch Ätzen der Kupferfolie 74A erhalten wird.
Die Fig. 11c ist eine Draufsicht, die die ausgestanzte metal­ lische Leiterplatte 71(a) zeigt, die durch Pressen nach dem Ätzschritt erhalten wird, so daß die so erhaltene Struktur schließlich in eine gehäuseförmige Packung gebracht wird.
In der Fig. 11(c) umfassen die vier Seiten, die Seitenwände der Packung 80 durch einen nachfolgenden Biegeprozeß werden, zwei Seitenebenen (die Abschnitte, dargestellt in der rechten und linken Seiten der Zeichnung), auf die die Kupferfolie 74A aufgebracht und geformt wird, um die Packung mit der metalli­ schen Leiterplatte 85 als die Träger-Leiterplatte zu verbin­ den, und zwei andere Seitenebenen (die Abschnitte, darge­ stellt in den oberen und unteren Seiten der Zeichnung), die keine Kupferfolie 74A aufgebracht haben.
Bei den vier obigen Seiten werden die zwei Seitenebenen mit der Kupferfolie 74A darauf mit einem Krümmungsradius in den Bereich von 1 bis 55 mm gebogen, so daß die Isolationsschicht 73 nicht beschädigt wird. Ferner sind Schlitze 101 an den Eckabschnitten der anderen zwei Seitenebenen, die keine Kup­ ferfolie 74A darauf haben, an dem gleichen Krümmungsradius wie derjenige der Biegung der zwei Seitenebenen mit der Kup­ ferfolie vorgesehen, so daß der Spalt an der Ecke minimiert wird, wenn die zwei Seitenebenen mit den anderen zwei Sei­ tenebenen zusammenstoßen, die die Kupferfolien 74A darauf ha­ ben.
Die zwei Seitenebenen mit keiner Kupferfolie 74A darauf wer­ den mit einem spitzen Winkel gebogen, um den Spalt zu mini­ mieren und eine tiefe Packung zu schaffen, wenn die gestanzte Leiterplatte in eine Packung eingebracht wird.
Die Fig. 11(d) ist eine Querschnittsansicht, die eine Struk­ tur zeigt, die sich durch das Montieren der elektronischen Teile 7 und eines Verbindungsstiftes 48A auf der ausgestanz­ ten Leiterplatte 71A ergibt, die dem Pressen unterworfen wird, und in der Fig. 11(c) gezeigt ist, und anschließendes Befestigen einer doppelseitigen Leiterplatte 4 mit bereits aufgebrachten elektronischen Teilen 7 und blankem IC-Chip 7A auf deren oberen Seite.
Fig. 11(e) ist eine Querschnittsansicht, die eine Struktur zeigt, die sich durch das Falten der in der Fig. 11(d) ge­ zeigten Struktur in eine Packungsstruktur unter Verwendung ei­ ner Presse ergibt. Eine obere Form 102 und eine untere Form 103, die beide in dem Faltvorgang verwendet werden, sind ebenfalls in der Zeichnung dargestellt. Aus Einfachheitsgrün­ den sind die Details in der Leiterplatte 71A, wie die metal­ lische Platte 72, die Isolationsschicht 73 und die Kupferfo­ lie 74A, nicht einzeln in der Fig. 11(e) dargestellt.
Die oben bezuggenommene Form 102 hat eine hohle Struktur, in der der Abschnitt entsprechend dem Laminat der Leiterplatte 4 und 71A gebohrt ist, so daß die Leiterplatte 71A ohne Beschä­ digung der elektronischen Teile 7 und dergleichen, die auf den Leiterplatten 4 und 71A montiert sind, gefaltet werden kann.
Ferner haben die vorangegangenen Formen 102 und 103 die Ab­ schnitte auf der äußeren Peripherie, die einander gegenüber stehen, gekrümmt mit einem vorbestimmten Krümmungsradius aus­ gebildet, um einen Verbindungsabschnitt mit der metallischen Leiterplatte 85 der Träger-Leiterplatte durch das Kräuseln nur der Kantenabschnitte der zwei Seitenebenen, die darauf die Kupferfolie 74A der Platte 71A haben, zu schaffen. Obwohl nicht in der Zeichnung dargestellt, sind die zwei Formen 102 und 103 so geformt, daß die zwei Seitenebenen, die keine Kup­ ferfolie 74A der Platte 71A darauf haben, mit einem spitzen Winkel mit einem Krümmungsradius von 1 mm oder weniger gebo­ gen werden können.
Daher können mehrlagige Packungen einschließlich mehreren Schichten von elektronischen Teilen oder Leiterplatten durch die Schritte der Fig. 11(a) bis 11(e) geschaffen werden, und die mehrlagige Packung 80 wird durch das Injizieren des Isolierharzes 81 in die so erhaltene Packung gebildet.
Falls die Struktur der Formen zum Falten verändert wird, kann die mehrlagige Packung mit der Leiterplatte 71A mit einer ge­ wünschten Tiefe der Seitenebene und einer gewünschten Form, Krümmungsradius etc. des gekrümmten Abschnitts implementiert werden.
Die Fig. 12(a) und 12(b) sind Ansichten einer zwölften Ausführungsform der vorliegenden Erfindung.
Die Fig. 12(a) ist eine Querschnittsansicht, die die gesamte Struktur zeigt, die sich durch Lötverbinden der mehrlagigen Packung 80 mit einer metallischen Leiterplatte 85 ergibt. Aus Einfachheitsgründen sind die metallische Platte 72, die Iso­ lationsschicht 73, die Kupferfolie 74A usw. der Leiterplatte 71A, die die Packung 80 bilden, nicht individuell in der Fig. 12(a) aufgeführt.
In der Fig. 12(b) ist eine Ausrichtungslehre zum präzisen Ausrichten der Packung 80 mit der Leiterplatte 8 vorgesehen.
Die Lehre 111 umfaßt einen Stift 112. Die Packung 80 kann mit der Leiterplatte 85 in einer horizontalen Ebene ausgerichtet werden, indem der Stift 112 in ein Eindringloch eingesetzt wird, das in dem Verbindungsabschnitt der Packung 80 und in dem Verbindungsabschnitt der Leiterplatte 85 angeordnet ist. Selbstverständlich sind die Eindringlöcher in einen anderen Ab­ schnitt als die Kupferfolien 87 und 74A gebohrt, so daß die gegenseitige elektrische Verbindung zwischen zwei Kupferfo­ lien nicht beeinträchtigt wird.
Nach dem Ausrichten der Packung 80 mit der Leiterplatte 85 unter Verwendung des Stiftes 112 wird (die Spitze eines) ein Lötkolben 113 gegen den gekrümmten Abschnitt auf dem unteren Ende der zwei Seiten der Packung 80 gedrückt, um die Lötpaste zu fixieren, die vorher auf beide Kupferfolien 87 und 74A aufgebracht wurde. Die Kupferfolien sind miteinander in die­ ser Weise verbunden. Die Form und die Struktur der Spitze des Lötkolbens 113 sind so beschaffen, daß sie dem gekrümmten Ab­ schnitt entsprechen, um die Effizienz der Wärmeleitung zu er­ höhen. Mehr noch, falls der Lötkolben 113 verwendet wird, kann eine bereits verbundene Packung 80 einfach entfernt wer­ den.
Die Form der Spitze des Lötkolbens ist nicht notwendigerweise übereinstimmend mit derjenigen der gekrümmten Form, kann aber in Übereinstimmung mit der Form der Struktur des Verbindungs­ abschnitts der Packung 80 ausgebildet sein.
In den Fig. 11(a) bis 11(e) und 12(a) bis 12(b) wird die metallische Leiterplatte 71A, dargestellt in der Fig. 10(a), als die mehrlagige Packung 80 verwendet. Es ist jedoch eben­ falls möglich, die in der Fig. 10(b) gezeigte metallische Leiterplatte 71(b) anstelle der metallischen Leiterplatte 71A zu verwenden.
Wie im vorangegangenen beschrieben, schafft die vorliegende Erfindung die folgenden Effekte:
Entsprechend einer ersten Ausführungsform der vorliegenden Erfindung werden eine oder mehrere Leiterplatten über einer metallischen Leiterplatte laminiert, die aus einer metalli­ schen Platte als einer Basis mittels eines Isolierharzes ge­ bildet ist. Daher kann die Montagedichte beträchtlich erhöht werden durch die Möglichkeit, daß elektronische Teile auf eine Vielzahl von Schichten montiert werden können.
Entsprechend der zweiten Ausführungsform der vorliegenden Er­ findung wird ein Harz mit einer hohen Wärmeleitfähigkeit als das Isolationsharz für die Lamination verwendet. Daher kann eine höhere Montagedichte erreicht werden, da die von den montierten Teilen erzeugte Hitze effizient abgeleitet werden kann.
Gemäß der dritten Ausführungsform der vorliegenden Erfindung wird die Isolationsschicht in eine Vielzahl von Abschnitten unterteilt, und die Abschnitte sind aus Materialien herge­ stellt, die voneinander in den physikalischen Eigenschaften differieren. Die Materialien können entsprechend den Betrieb­ seigenschaften der montierten Schaltungen ausgewählt werden, beispielsweise wird ein Isolator mit einer hohen thermischen Leitfähigkeit oder ein Isolator mit einer niedrigen dielek­ trischen Konstanten ausgewählt. Als Ergebnis kann ein stabi­ ler Schaltungsbetrieb erreicht werden, um weiter die Montage­ dichte zu erhöhen.
Gemäß der vierten Ausführungsform der vorliegenden Erfindung ist ein Durchgangsloch durch die laminierten Platten ausge­ bildet, das die Leitungsanordnungen durchdringt. Daher kann eine Verbindung der Leitungsanordnungen auf den Platten ein­ facher realisiert werden, wodurch der Betrieb beim Verbinden der Schaltung verbessert wird.
Gemäß der fünften Ausführungsform der vorliegenden Erfindung wird ein Teil der Leiterplatte, die über der metallischen Leiterplatte laminiert ist, ausgeschnitten, und ein Substrat mit einem darauf befindlichen Durchgangsloch und einem Elek­ trodenmuster zum Verbinden wird eingepaßt und in den Aus­ schnittsabschnitt der Leiterplatte eingesetzt. Daher kann der Vorgang des Verbindens der Schaltung verbessert werden, da das Elektrodenmuster einfacher mit den Leitungsanordnungen auf den anderen Leiterplatten verbunden werden kann.
Gemäß der sechsten Ausführungsform der vorliegenden Erfindung wird ein metallischer Stift in der Dickenrichtung einge­ bracht, der verwendet wird, um die Leitungsanordnungen zu verbinden, die auf den gegenüberstehenden Leiterplatten aus­ gebildet sind. Daher kann der Vorgang des Verbindens verbes­ sert werden, da die Verbindung zwischen den Leitungsanordnun­ gen auf den Leiterplatten einfach wird.
Gemäß der siebten Ausführungsform der vorliegenden Erfindung wird eine mehrlagige metallische Leiterplatte hinsichtlich einer Luftabgeschlossenheit und der Festigkeit verbessert, da der Gesamtkörper durch das Einbringen eines Isolierharzes zwischen den Leiterplatten als kunststoffimprägnierter Flä­ chenstoff und Durchführung des monolythischen Formens unter Verwendung einer Vakuumpumpe erzielt wird.
Gemäß der achten Ausführungsform der vorliegenden Erfindung wird eine mehrlagige metallische Leiterplatte hinsichtlich Luftdichtheit und Stärke verbessert, da eine Vielzahl von Platten mit den montierten Teilen darauf innerhalb einer for­ menden Form angeordnet sind und monolythisch durch das Inji­ zieren eines Isolierharzes in die Form geformt werden.
Gemäß der neunten Ausführungsform der vorliegenden Erfindung wird die metallische Leiterplatte größer als die äußere Peri­ pherie der Leiterplatten und der darauf ausgebildeten Iso­ lierharzschicht geformt, und die Leitungsanordnung, die auf der Oberfläche der metallischen Leiterplatte ausgebildet ist, wird freigelegt, um einen Abschnitt für die Verbindung mit einer externen Schaltung zu bilden. Daher kann der Verbin­ dungsvorgang mit einer externen Schaltung in dieser Weise verbessert werden.
Gemäß der zehnten Ausführungsform der vorliegenden Erfindung wird der Kantenabschnitt der metallischen Leiterplatte nach oben gebogen, um ein Gehäuse zu bilden, das den Leiterplat­ tenabschnitt bedeckt, der über der Platte laminiert ist. Da­ her kann die Schaltung der montierten Teile auf den Platten geschützt und von der Außenseite abgeschirmt werden.
Gemäß der elften Ausführungsform der vorliegenden Erfindung werden die elektronischen Teile auf mehreren Schichten mon­ tiert, die umfassen eine Leiterplatte als eine Träger-Leiter­ platte, eine metallische Leiterplatte, die mit der Träger- Leiterplatte mittels Löten oder ähnlichem verbundene mehrla­ gigen Packung und Leiterplatten innerhalb der mehrlagigen Packung. Daher kann die Montagedichte beträchtlich erhöht werden. Zur gleichen Zeit können Teile, die sich in der Form unterscheiden, durch das Inbetrachtziehen des Abstandes der Lamination zwischen jeder der Leiterplatten montiert werden.
Ferner kann es ermöglicht werden, daß die Hitze, die von den Teilen erzeugt wird, effizient über das Isolierharz, den me­ tallischen Leiterplatten oder ähnlichen diffundiert, und die Teile können gegen externe Feuchtigkeit und verschiedene Ar­ ten von Atmosphären geschützt werden, um eine Verschlechte­ rung durch das Versiegeln jedes der Teile mit einem Isolier­ harz und durch das Einbringen des Isolierharzes an der Packungsseite in engem Kontakt mit dem Isolierharz an der me­ tallischen Leiterplattenseite für das Träger-Leiterplatte zu verhindern. Ferner können die mechanische Stärke und die elektrische Verläßlichkeit der Bauteile durch das Sicherstel­ len einer dichten Integration der Packung mit der metallischen Platte als der Träger-Leiterplatte unter Verwendung des Iso­ lierharzes verbessert werden.
Gemäß der zwölften Ausführungsform der vorliegenden Erfindung wird eine metallische Platte an eine Kupferfolie für die Lei­ tungsanordnung mit einer Isolationsschicht befestigt, die da­ zwischen eingeschlossen ist. Daher kann eine flexible metal­ lische Leiterplatte für eine mehrlagige Packung einfach her­ gestellt werden und der Biegevorgang verbessert werden.
Gemäß der dreizehnten Ausführungsform der vorliegenden Erfin­ dung werden blanke IC-Chips zum Hochgeschwindigkeitsschalten auf der Leiterkarte anders als die metallische Leiterkarte innerhalb der mehrlagigen Packung montiert und dann werden die Chips mit einem Isolierharz ausgegossen. Daher kann eine stabile Schaltungsfunktion ohne den Einfluß von Übersprechen und externem Rauschen erzielt werden.
Gemäß der vierzehnten Ausführungsform der vorliegenden Erfin­ dung kann eine tiefe mehrlagige Packung erzielt werden, die ungefähr die Form eines Behälters und im wesentlichen keinen Raum in den Ecken hat. Daher ist das Bauteil geeigneter zum Unterbringen von elektronischen Teilen in verschiedenen Schichten, um eine hohe Montagedichte zu erzielen.
Gemäß der fünfzehnten Ausführungsform der vorliegenden Erfin­ dung werden Kupferfolien, die auf zwei Seitenebenen mit einem größeren Kurvenradius ausgebildet sind, zur Verbindung mit der Leiterplatte als der Träger-Leiterplatte verwendet. Daher kann eine hochverläßliche mehrlagige Packung erhalten werden, die frei ist von dem Abtrennen der Kupferfolie und Zerstörung der Isolationsschicht.
Gemäß der sechzehnten Ausführungsform der vorliegenden Erfin­ dung kann die metallische Leiterplatte allein gebogen und be­ arbeitet werden, ohne daß eine Beschädigung auf den Leiter­ platten und montierten Teilen innerhalb der mehrlagigen Packung und auf den montierten Teilen innerhalb der mehrlagi­ gen Packung und auf den montierten Teilen auf der Leiter­ platte als die Träger-Leiterplatte verursacht wird.
Gemäß der siebzehnten Ausführungsform der vorliegenden Erfin­ dung kann ein verläßliches Bauteil erzielt werden, indem die Hitze von den Teilen effektiv abgeführt wird und Abtrennungen und ähnliches aufgrund von Deformationen usw., die der ther­ mischen Spannung zugerechnet werden, wird verhindert, indem der thermische Ausdehnungskoeffizient der metallischen Platte der mehrlagigen Packung demjenigen des hochwärmeleitfähigen Isolierharzes gleichgesetzt wird.
Gemäß der achtzehnten Ausführungsform der vorliegenden Erfin­ dung kann die verbindende Kante der mehrlagigen Packung und diejenige der Leiterplatte als die Träger-Leiterplatte genau in der horizontalen Richtung ausgerichtet werden. Daher er­ höht dies die räumliche Präzision der Verbindungsposition.
Gemäß der neunzehnten Ausführungsform der vorliegenden Erfin­ dung wird ein Lötkolben mit einer Lötspitze, deren Form der der verbindenden Kante der mehrlagigen Packung entspricht, verwendet. Daher kann der Vorgang des Verbindens oder Abtren­ nens der Packung einfach und schnell durchgeführt werden.
Gemäß der zwanzigsten Ausführungsform der vorliegenden Erfin­ dung wird als Träger-Leiterplatte eine Leiterplatte mit einem thermischen Ausdehnungskoeffizienten gleich oder ungefähr gleich demjenigen der metallischen Leiterplatte der mehrlagi­ gen Packung verwendet. Daher können Brüche am Auftreten in dem Lot an dem Verbindungsabschnitt zwischen beiden Platten vermieden werden, und daher kann ein Bauteil implementiert, das in mechanischer Festigkeit und elektrischer Verläßlich­ keit verbessert ist.
Gemäß der einundzwanzigsten Ausführungsform der vorliegenden Erfindung werden der periphere Abschnitt der Verbindung zwi­ schen den zwei Leiterplatten und der Abschnitt zwischen der Leiterplatte als der Träger-Leiterplatte und dem mehrlagigen Abschnitt mit einem hochwärmeleitfähigen Isolierharz ausge­ füllt, das einen thermischen Ausdehnungskoeffizienten unge­ fähr gleich demjenigen des Isolierharzes der Packung hat. Da­ her kann die Haftfähigkeit zwischen den Harzen verbessert werden und Deformation oder Beschädigung aufgrund thermischer Spannung kann verhindert werden, um ein Bauteil zu realisie­ ren, das in mechanischer Stärke und elektrischer Verläßlich­ keit verbessert ist.

Claims (21)

1. Mehrlagige metallische Leiterplatte, die aufweist:
eine metallische Leiterplatte, die durch das Laminieren einer Isolierschicht auf einer metallischen Platte als eine Basis ausgebildet ist, wobei elektronische Teile auf der me­ tallischen Leiterplatte montiert werden;
mindestens eine Leiterplatte, die über einer Seite der metallischen Leiterplatte laminiert ist, auf der die Teile montiert sind, wobei weitere elektronische Teile auf der Lei­ terplatte montiert werden; und
ein in den Raum zwischen den Platten gefülltes Isolati­ onsharz.
2. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin das Isolationsharz eine hohe Wärmeleitfähigkeit auf­ weist.
3. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin eine Isolierschicht, die die Leiterplatte oder die Iso­ lationsschicht der metallischen Leiterplatte bildet, in eine Vielzahl von Abschnitten entsprechend den Betriebseigenschaf­ ten der montierten Teile unterteilt wird und die Abschnitte der Isolationsschicht aus Materialien geformt werden, die sich voneinander in den physikalischen Eigenschaften unter­ scheiden.
4. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin ein Durchgangsloch in der laminierten Leiterplatte aus­ gebildet ist, um eine Leitungsanordnung zu durchdringen, die auf der laminierten Leiterplatte angeordnet ist.
5. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin die über der metallischen Leiterplatte laminierte Lei­ terplatte einen ausgeschnittenen Abschnitt aufweist und dar­ auf ein Substrat mit einem Durchgangsloch und einem Elektro­ denmuster zum Verbinden in dem ausgeschnittenen Abschnitt eingepaßt und befestigt wird.
6. Mehrlagige metallische Leiterplatte nach Anspruch 1, die weiter einen metallischen Stift zum Verbinden von Leitungsan­ ordnungen aufweist, die auf den gegenüberstehenden Platten angeordnet sind, wobei der Stift entlang der Dickenrichtung der mehrlagigen metallischen Leiterplatte verlegt ist.
7. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin die mehrlagige metallische Leiterplatte eine monolythi­ sche Struktur hat, die durch das Anwenden einer Vakuumpresse auf die Platten gebildet wird, und wobei das Isolationsharz als ein kunststoffimprägnierter Flächenstoff zwischen jeder der Platten eingebracht wird.
8. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin die mehrlagige metallische Leiterplatte eine monoly­ thische Struktur aufweist, die durch die Injektion des Iso­ lierharzes in eine formgebende Form gebildet wird, nachdem darin die Leiterplatten mit den montierten elektronischen Teilen angeordnet sind.
9. Mehrlagige metallische Leiterplatte nach Anspruch 1, worin die metallische Leiterplatte größer ist als eine äußere Peripherie der Leiterplatten und des Isolierharzes über der metallischen Leiterplatte und ein auf einer Oberfläche der metallischen Leiterplatte ausgebildetes Leitungsanordnung freigelegt wird, um einen Verbindungsabschnitt mit einer ex­ ternen Schaltung zu bilden.
10. Mehrlagige metallische Leiterplatte nach Anspruch 9, worin eine äußere Kante der metallischen Leiterplatte nach oben gefaltet wird, um ein Gehäuse zu schaffen, welches die über der metallischen Leiterplatte laminierte Leiterplatte umfaßt.
11. Geformtes Bauteil, das aufweist:
eine Leiterplatte als eine Träger-Leiterplatte mit dar­ auf montierten elektronischen Teilen;
eine mehrlagige Packung, die gebildet wird durch das Füllen einer Innenseite einer mehrlagigen metallischen Lei­ terplatte mit einem ersten Isolationsharz, wobei die Leiter­ platte als die Träger-Leiterplatte mit der mehrlagigen Packung verbunden wird, wobei die mehrlagige metallische Lei­ terplatte eine metallische Leiterplatte und mindestens eine über der metallischen Leiterplatte laminierte Leiterplatte aufweist, wobei die metallische Leiterplatte größer ist als eine äußere Peripherie der Leiterplatte, und wobei eine äußere Kante der metallischen Leiterplatte nach oben gefaltet wird, um ein Gehäuse zu schaffen, welches die über der metal­ lischen Leiterplatte laminierte Leiterplatte umfaßt; und
ein zweites Isolierharz, das um einen Verbindungsab­ schnitt der Träger-Leiterplatte und der mehrlagigen Packung und in einem Raum zwischen der Träger-Leiterplatte und der mehrlagigen Packung gefüllt ist, wobei die gesamte Struktur des geformten Bauteils monolythisch ausgebildet wird.
12. Geformtes Bauteil nach Anspruch 11, worin die metalli­ sche Leiterplatte der mehrlagigen Packung eine Isolierschicht einer Haftlage, gebildet aus einem thermoeingestellten Polyi­ mid, eine an eine der Oberflächen der Isolationsschicht an­ haftende metallische Platte und eine an der anderen Oberflä­ che der Isolationsschicht anhaftende Kupferfolie aufweist.
13. Geformtes Bauteil nach Anspruch 11, worin die mehrlagige Packung einen blanken IC-Chip aufweist, der auf der über der metallischen Leiterplatte laminierten Leiterplatte montiert ist.
14. Geformtes Bauteil nach Anspruch 11, worin die mehrlagige Packung eine im wesentlichen kastenförmige Form aufweist, die durch das Schlitzen der vier Ecken der metallischen Leiter­ platte und anschließendes Biegen zweier sich gegenüberstehen­ der Seiten der metallischen Platte mit einem größeren Krüm­ mungsradius gebildet wird, während das Biegen der anderen zwei gegenüberstehenden Seiten der metallischen Platte mit einem kleineren Krümmungsradius durchgeführt wird.
15. Geformtes Bauteil nach Anspruch 14, worin eine Kupferfo­ lie zur Verbindung mit der Leiterplatte als die Träger-Lei­ terplatte auf den zwei mit dem größeren Krümmungsradius ge­ falteten Seiten verarbeitet und ausgebildet wird.
16. Geformtes Bauteil nach Anspruch 11, worin die metalli­ sche Leiterplatte einem Pressen unter Verwendung einer Form unterzogen wird, die eine Struktur aufweist, die die Fähig­ keit hat, die metallische Leiterplatte allein zu biegen, wäh­ rend sie die über der metallischen Leiterplatte der mehrlagi­ gen Packung laminierte Leiterplatte umgreift.
17. Geformtes Bauteil nach Anspruch 11, wobei das erste Iso­ lierharz in der mehrlagigen Packung ein hochwärmeleitfähiges Isolationsharz mit einem thermischen Ausdehnungskoeffizienten ungefähr gleich demjenigen einer metallischen Platte ist, die die metallische Leiterplatte bildet, wobei das erste Isolier­ harz nach der Injektion unter einem Normaldruck oder einem reduzierten Druck ausgebildet wird.
18. Geformtes Bauteil nach Anspruch 11, worin ein verbinden­ der Kantenabschnitt der mehrlagigen Packung mit einem verbin­ denden Kantenabschnitt der Leiterplatte als die Träger-Lei­ terplatte unter Verwendung eines Stiftes ausgerichtet wird, der in einer Ausrichtlehre vorgesehen ist, und wobei beide der verbindenden Kanten miteinander durch Löten verbunden werden.
19. Geformtes Bauteil nach Anspruch 11, worin ein verbinden­ der Kantenabschnitt der mehrlagigen Packung mit einem verbin­ denden Kantenabschnitt der Leiterplatte als die Träger-Lei­ terplatte durch Erhitzen und Schmelzen eines Lot unter Ver­ wendung eines Lötkolbens verbunden wird, der eine Form und Struktur entsprechend beiden der vereinigenden Kantenab­ schnitte aufweist.
20. Geformtes Bauteil nach Anspruch 11, worin die Leiter­ platte als die Träger-Leiterplatte aus einem Metall oder ei­ nem Nichtmetall hergestellt ist, das einen thermischen Ausdeh­ nungskoeffizienten ungefähr gleich demjenigen der metalli­ schen Leiterplatte der mehrlagigen Packung hat.
21. Geformtes Bauteil nach Anspruch 11, worin das in den Raum um die Peripherie des Verbindungsabschnittes der Leiter­ platte als die Träger-Leiterplatte und der mehrlagigen Packung und ebenfalls in den Raum dazwischen eingefüllte zweite Isolierharz ein hochwärmeleitfähiges Isolierharz ist, das einem thermischen Ausdehnungskoeffizienten ungefähr gleich demjenigen des in die mehrlagige Packung eingefüllten ersten Isolierharzes hat.
DE4422216A 1993-06-25 1994-06-24 Mehrlagige metallische Leiterplatte und gegossener Baustein Ceased DE4422216A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18083693 1993-06-25
JP7440294 1994-03-18
JP09598594A JP3198796B2 (ja) 1993-06-25 1994-05-10 モールドモジュール

Publications (1)

Publication Number Publication Date
DE4422216A1 true DE4422216A1 (de) 1995-01-05

Family

ID=27301486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4422216A Ceased DE4422216A1 (de) 1993-06-25 1994-06-24 Mehrlagige metallische Leiterplatte und gegossener Baustein

Country Status (6)

Country Link
US (2) US5672414A (de)
JP (1) JP3198796B2 (de)
KR (1) KR950002544A (de)
CN (2) CN1057659C (de)
DE (1) DE4422216A1 (de)
TW (1) TW241438B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738007A2 (de) * 1995-04-12 1996-10-16 Denki Kagaku Kogyo Kabushiki Kaisha Mehrschichtschaltungssubstrat mit einer Metallbasis
FR2747876A1 (fr) * 1996-04-18 1997-10-24 Int Rectifier Corp Repartition des composants d'un systeme de commande de moteur
EP1715525A2 (de) * 1996-05-17 2006-10-25 Sony Corporation Festkörperbildaufnahmegerät
DE102010043788B4 (de) 2010-11-11 2023-12-07 Siteco Gmbh Schaltungsanordnung zum Betreiben mindestens einer Lichtquelle und Verfahren zum Herstellen einer derartigen Schaltungsanordnung

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
DE19648205C1 (de) * 1996-11-21 1998-04-02 Hermann Stahl Gmbh Trägerplatte für eine Platine mit elektronischen Bauelementen
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
CN101232779B (zh) 1999-09-02 2013-03-27 揖斐电株式会社 印刷布线板
ATE487238T1 (de) * 1999-09-29 2010-11-15 Kaneka Corp Verfahren und gerät zur automatischen lötung von einem anschlussdraht an einer sonnenzellenbatterie
US6362964B1 (en) * 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
US6377219B2 (en) 2000-01-11 2002-04-23 Cool Options, Inc. Composite molded antenna assembly
US6680015B2 (en) * 2000-02-01 2004-01-20 Cool Options, Inc. Method of manufacturing a heat sink assembly with overmolded carbon matrix
US6650559B1 (en) * 2000-10-31 2003-11-18 Fuji Electric Co., Ltd. Power converting device
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP2004205262A (ja) * 2002-12-24 2004-07-22 Sony Corp ノイズ測定装置及びノイズ測定用ケーブル
KR100699823B1 (ko) * 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
US7095615B2 (en) * 2003-11-13 2006-08-22 Honeywell International, Inc. Environmentally tuned circuit card assembly and method for manufacturing the same
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP2010176909A (ja) * 2009-01-27 2010-08-12 Panasonic Electric Works Co Ltd 放電灯点灯装置及び照明器具
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
KR101330770B1 (ko) * 2011-11-16 2013-11-18 엘지이노텍 주식회사 백라이트 유닛용 절곡 인쇄회로기판
US8680663B2 (en) * 2012-01-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reduced strain
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
CN103036221B (zh) * 2012-12-04 2015-07-08 华为技术有限公司 母线电容模块及功率单元
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
JP5954675B2 (ja) * 2014-09-26 2016-07-20 パナソニックIpマネジメント株式会社 両面金属張積層板の製造方法、プリント配線板の製造方法、多層積層板の製造方法、及び多層プリント配線板の製造方法
CN107211548B (zh) * 2015-02-13 2021-10-29 Pi-克瑞斯托株式会社 层叠电路基板的形成方法以及由此形成的层叠电路基板
JP6477567B2 (ja) * 2016-03-30 2019-03-06 株式会社オートネットワーク技術研究所 回路構成体
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
US10455707B1 (en) 2018-08-10 2019-10-22 Apple Inc. Connection pad for embedded components in PCB packaging
CN109121285B (zh) * 2018-09-29 2020-05-26 维沃移动通信有限公司 一种电路板结构及电子设备
CN109688696A (zh) * 2019-01-04 2019-04-26 维沃移动通信有限公司 电路板装置、电路板装置的制作工艺及电子设备
KR102359904B1 (ko) 2019-09-16 2022-02-08 삼성전자주식회사 반도체 패키지
US20230005822A1 (en) * 2021-07-01 2023-01-05 Hamilton Sundstrand Corporation Polyimide bonded bus bar for power device

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD81673A (de) *
US3699394A (en) * 1971-11-01 1972-10-17 Powercube Corp Modular circuit package with enhanced heat dissipation
FR2336024A2 (fr) * 1975-12-18 1977-07-15 Radiotechnique Compelec Dispositif electronique composite et son procede de fabrication
DE8219553U1 (de) * 1982-07-08 1982-10-07 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleitermodul
SU970737A1 (ru) * 1981-04-10 1982-10-30 Предприятие П/Я А-3162 Способ изготовлени многослойных печатных плат
US4368503A (en) * 1979-05-24 1983-01-11 Fujitsu Limited Hollow multilayer printed wiring board
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
DE3412296A1 (de) * 1984-04-03 1985-10-03 Brown, Boveri & Cie Ag, 6800 Mannheim Hybridschaltung in multilayer-technik
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
DE8600928U1 (de) * 1986-01-16 1987-06-11 Philips Patentverwaltung Gmbh, 2000 Hamburg, De
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
US4879630A (en) * 1987-09-03 1989-11-07 Bendix Electronics S.A. Housing for an electronic circuit
DE3500303C2 (de) * 1984-01-17 1990-05-23 O.Key Printed Wiring Co., Ltd., Kokubunji, Tokio/Tokyo, Jp
DE3942392A1 (de) * 1988-12-23 1990-06-28 Mazda Motor Fahrzeugkontrolleinheitsaufbau
DE3933124A1 (de) * 1989-10-04 1991-04-11 Bosch Gmbh Robert Elektronisches geraet mit flexiblem leiterplattenbereich
DE4108986A1 (de) * 1990-03-19 1991-09-26 Hitachi Ltd Zusammengeschaltete, mehrschichtige platten und verfahren zu ihrer herstellung
DE4017181A1 (de) * 1990-05-29 1991-12-05 Telefunken Systemtechnik Elektrisches bauelement
DE4031733A1 (de) * 1990-10-06 1992-04-09 Bosch Gmbh Robert Mehrlagenhybride mit leistungsbauelementen
DE4035526A1 (de) * 1990-11-08 1992-05-14 Bosch Gmbh Robert Elektrisches geraet, insbesondere schalt- und steuergeraet fuer kraftfahrzeuge, und verfahren zur herstellung
DE4215084A1 (de) * 1991-05-08 1992-11-12 Fuji Electric Co Ltd Metallische printplatte
EP0521343A1 (de) * 1991-06-24 1993-01-07 Mitsubishi Denki Kabushiki Kaisha Elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE9308843U1 (de) * 1993-06-14 1993-08-12 Blaupunkt-Werke Gmbh, 31139 Hildesheim, De
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
DE4220966A1 (de) * 1992-06-25 1994-01-13 Siemens Ag Verfahren zum Herstellen einer Trägerplatte für elektrische Bauteile

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE81673C (de) *
US2923860A (en) * 1957-08-22 1960-02-02 Miller John Dawson Printed circuit board
US3436604A (en) * 1966-04-25 1969-04-01 Texas Instruments Inc Complex integrated circuit array and method for fabricating same
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
CH653189A5 (fr) * 1983-04-08 1985-12-13 Portescap Moteur pas a pas electrique.
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPH082612B2 (ja) * 1985-05-30 1996-01-17 三井東圧化学株式会社 金属ベースプリント配線基板及びその製造方法
JPH046893A (ja) * 1990-04-24 1992-01-10 Mitsui Toatsu Chem Inc パッケージ
JP2913891B2 (ja) * 1990-12-04 1999-06-28 三菱電機株式会社 多層配線基板
JPH04332188A (ja) * 1991-05-08 1992-11-19 Fuji Electric Co Ltd 異種絶縁物一体形金属プリント基板
JPH05185777A (ja) * 1992-01-08 1993-07-27 Ryoden Kasei Co Ltd Icカード
US5255157A (en) * 1992-01-24 1993-10-19 National Semiconductor Corporation Plastic pin grid array package with locking pillars
JPH0653621A (ja) * 1992-06-05 1994-02-25 Mitsui Toatsu Chem Inc 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
DE4232575A1 (de) * 1992-09-29 1994-03-31 Bosch Gmbh Robert Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD81673A (de) *
US3699394A (en) * 1971-11-01 1972-10-17 Powercube Corp Modular circuit package with enhanced heat dissipation
FR2336024A2 (fr) * 1975-12-18 1977-07-15 Radiotechnique Compelec Dispositif electronique composite et son procede de fabrication
US4368503A (en) * 1979-05-24 1983-01-11 Fujitsu Limited Hollow multilayer printed wiring board
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
SU970737A1 (ru) * 1981-04-10 1982-10-30 Предприятие П/Я А-3162 Способ изготовлени многослойных печатных плат
DE8219553U1 (de) * 1982-07-08 1982-10-07 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleitermodul
DE3500303C2 (de) * 1984-01-17 1990-05-23 O.Key Printed Wiring Co., Ltd., Kokubunji, Tokio/Tokyo, Jp
DE3412296A1 (de) * 1984-04-03 1985-10-03 Brown, Boveri & Cie Ag, 6800 Mannheim Hybridschaltung in multilayer-technik
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
DE8600928U1 (de) * 1986-01-16 1987-06-11 Philips Patentverwaltung Gmbh, 2000 Hamburg, De
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
US4879630A (en) * 1987-09-03 1989-11-07 Bendix Electronics S.A. Housing for an electronic circuit
DE3942392A1 (de) * 1988-12-23 1990-06-28 Mazda Motor Fahrzeugkontrolleinheitsaufbau
DE3933124A1 (de) * 1989-10-04 1991-04-11 Bosch Gmbh Robert Elektronisches geraet mit flexiblem leiterplattenbereich
DE4108986A1 (de) * 1990-03-19 1991-09-26 Hitachi Ltd Zusammengeschaltete, mehrschichtige platten und verfahren zu ihrer herstellung
DE4017181A1 (de) * 1990-05-29 1991-12-05 Telefunken Systemtechnik Elektrisches bauelement
DE4031733A1 (de) * 1990-10-06 1992-04-09 Bosch Gmbh Robert Mehrlagenhybride mit leistungsbauelementen
DE4035526A1 (de) * 1990-11-08 1992-05-14 Bosch Gmbh Robert Elektrisches geraet, insbesondere schalt- und steuergeraet fuer kraftfahrzeuge, und verfahren zur herstellung
DE4215084A1 (de) * 1991-05-08 1992-11-12 Fuji Electric Co Ltd Metallische printplatte
EP0521343A1 (de) * 1991-06-24 1993-01-07 Mitsubishi Denki Kabushiki Kaisha Elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE4220966A1 (de) * 1992-06-25 1994-01-13 Siemens Ag Verfahren zum Herstellen einer Trägerplatte für elektrische Bauteile
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
DE9308843U1 (de) * 1993-06-14 1993-08-12 Blaupunkt-Werke Gmbh, 31139 Hildesheim, De

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738007A2 (de) * 1995-04-12 1996-10-16 Denki Kagaku Kogyo Kabushiki Kaisha Mehrschichtschaltungssubstrat mit einer Metallbasis
EP0738007A3 (de) * 1995-04-12 1998-04-29 Denki Kagaku Kogyo Kabushiki Kaisha Mehrschichtschaltungssubstrat mit einer Metallbasis
US6175084B1 (en) 1995-04-12 2001-01-16 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base multilayer circuit substrate having a heat conductive adhesive layer
US6369332B1 (en) 1995-04-12 2002-04-09 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base multilayer circuit substrate with heat conducting adhesive
FR2747876A1 (fr) * 1996-04-18 1997-10-24 Int Rectifier Corp Repartition des composants d'un systeme de commande de moteur
EP1715525A2 (de) * 1996-05-17 2006-10-25 Sony Corporation Festkörperbildaufnahmegerät
EP1715525A3 (de) * 1996-05-17 2008-01-23 Sony Corporation Festkörperbildaufnahmegerät
US8098309B2 (en) 1996-05-17 2012-01-17 Sony Corporation Solid-state imaging apparatus and camera using the same
US8564702B2 (en) 1996-05-17 2013-10-22 Sony Corporation Solid-state imaging apparatus and camera using the same
DE102010043788B4 (de) 2010-11-11 2023-12-07 Siteco Gmbh Schaltungsanordnung zum Betreiben mindestens einer Lichtquelle und Verfahren zum Herstellen einer derartigen Schaltungsanordnung

Also Published As

Publication number Publication date
JPH07307574A (ja) 1995-11-21
JP3198796B2 (ja) 2001-08-13
CN1057659C (zh) 2000-10-18
TW241438B (de) 1995-02-21
US5672414A (en) 1997-09-30
US5770300A (en) 1998-06-23
CN1176571A (zh) 1998-03-18
CN1098588A (zh) 1995-02-08
KR950002544A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE2554965C2 (de)
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
WO2011003123A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
WO2014094754A1 (de) Elektronikmodul mit einer mit kunststoff umhüllten elektronische schaltung und verfahren zu dessen herstellung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10115776A1 (de) Sammelschienentragplatte für einen elektrischen Anschlußkasten
EP2798920A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
WO2012076166A1 (de) Leiterplatte
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
EP2982226A1 (de) Verfahren zum herstellen eines leiterplattenelements
DE10205592B4 (de) Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
WO2007080027A1 (de) Anordnung zur kühlung von leistungsbauelementen auf leiterplatten und verfahren zur herstellung derselben
WO2018050382A1 (de) Elektronische baugruppe, insbesondere für ein getriebesteuermodul, und verfahren zum herstellen einer elektronischen baugruppe

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8131 Rejection