CN104717848B - 一种局部厚铜电路板的制作方法和局部厚铜电路板 - Google Patents

一种局部厚铜电路板的制作方法和局部厚铜电路板 Download PDF

Info

Publication number
CN104717848B
CN104717848B CN201310704116.9A CN201310704116A CN104717848B CN 104717848 B CN104717848 B CN 104717848B CN 201310704116 A CN201310704116 A CN 201310704116A CN 104717848 B CN104717848 B CN 104717848B
Authority
CN
China
Prior art keywords
thick copper
copper circuit
layer
metal level
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310704116.9A
Other languages
English (en)
Other versions
CN104717848A (zh
Inventor
沙雷
崔荣
刘宝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201310704116.9A priority Critical patent/CN104717848B/zh
Publication of CN104717848A publication Critical patent/CN104717848A/zh
Application granted granted Critical
Publication of CN104717848B publication Critical patent/CN104717848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种局部厚铜电路板的制作方法和局部厚铜电路板,以解决现有的局部厚铜电路板制作工艺存在的上述夹膜、过腐蚀或欠腐蚀的缺陷。上述方法包括:提供厚铜基板以及绝缘粘结层和金属层,所述厚铜基板的一面具有厚铜线路,所述绝缘粘结层和金属层上具有与所述厚铜线路匹配的开槽;将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面,使所述厚铜线路容纳在所述开槽中,且所述厚铜线路的顶端面与所述金属层位于同一层;在所述金属层上制作薄铜线路,制得所述厚铜线路和所述薄铜线路位于同一层的局部厚铜电路板。

Description

一种局部厚铜电路板的制作方法和局部厚铜电路板
本申请要求于2013年12月12日提交中国专利局、申请号为201310684084.0、发明名称为“一种局部厚铜电路板的制作方法”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本发明涉及电路板技术领域,具体涉及一种局部厚铜电路板的制作方法和局部厚铜电路板。
背景技术
针对在同一线路层上具有不同厚度线路的局部厚铜电路板,现有技术中一般采用局部电镀或者局部蚀刻或者两者结合的方法制作。
例如,可以将铜箔层上需要制作厚铜线路的区域电镀加厚,将铜箔层上需要制作普通线路的区域蚀刻减厚,在电镀加厚的区域制作厚铜线路,在蚀刻减厚的区域制作普通线路。
实践发现,上述工艺中不同区域铜箔厚度的落差如果较大例如超过3oz(盎司,1oz约等于35微米),容易出现夹膜的问题;而且,蚀刻减厚区域的铜箔厚度会变得非常不均匀,在蚀刻线路图形时就容易出现过腐蚀或欠腐蚀的问题;此外,为了便于器件装配,采用该现有技术制作的电路板结构,由于厚铜线路朝与其邻近的外层线路层延伸,厚铜层被限制设计在内层。
发明内容
本发明实施例提供一种局部厚铜电路板的制作方法和局部厚铜电路板,以解决现有的局部厚铜电路板制作工艺存在的上述夹膜、过腐蚀或欠腐蚀的缺陷。
本发明实施例提供的一种局部厚铜电路板的制作方法,包括:
提供厚铜基板以及绝缘粘结层和金属层,所述厚铜基板的一面具有厚铜线路,所述绝缘粘结层和金属层上具有与所述厚铜线路匹配的开槽;将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面,使所述厚铜线路容纳在所述开槽中,且所述厚铜线路的顶端面与所述金属层位于同一层;在所述金属层上制作薄铜线路,制得所述厚铜线路和所述薄铜线路位于同一层的局部厚铜电路板。
本发明实施例提供的一种局部厚铜电路板,包括:
N层局部厚铜线路层,N为大于或等于1的正整数,所述局部厚铜线路层包括厚铜线路和薄铜线路,所述厚铜线路和薄铜线路的朝向所述局部厚铜电路板外侧的表面平齐。
由上可见,本发明实施例中,预先在厚铜基板上形成厚铜线路,再在厚铜基板上压合绝缘粘结层和金属层,使厚铜线路的顶端面与金属层位于同一层,最后在金属层上制作薄铜线路,制得厚铜线路和薄铜线路位于同一层的局部厚铜电路板,取得了以下技术效果:
由于制作线路时,金属层表面没有厚度落差,因而不会出现夹膜的问题;
由于是直接在较薄的金属层制作薄铜线路,没有蚀刻减厚处理,不会降低金属层的厚度均匀性,因而不容易出现腐蚀或欠腐蚀的问题;
本发明实施例技术方案适用于在任意层,包括任意内层及表层,制作局部厚铜线路;
并且,本发明实施例局部厚铜电路板的局部厚铜线路层的外表面平整,不会影响装配,可节约装配空间。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例一提供的局部厚铜电路板的制作方法的流程图;
图2a和2b分别是厚铜基板和第一层压板的示意图;
图3a是在厚铜基板上制作厚铜线路的示意图;
图3b是在第一层压板上制作薄铜线路的示意图;
图4是绝缘粘结层的示意图;
图5a和5b是一个实施例中的压合步骤的示意图;
图6a和6b是另一个实施例中压合步骤的示意图;
图7是本发明实施例二提供的局部厚铜电路板的制作方法的流程图;
图8是本发明一个应用场景例的局部厚铜电路板的制作方法的流程图;
图9a-9h是本发明一个应用场景中各个工艺步骤的示意图;
图10是本发明实施例三提供的局部厚铜电路板的制作方法的流程图;
图11是本发明一个应用场景例的局部厚铜电路板的制作方法的流程图;
图12a-12g是本发明一个应用场景中各个工艺步骤的示意图;
图13是本发明实施例提供的局部厚铜电路板的示意图。
具体实施方式
本发明实施例提供一种局部厚铜电路板的制作方法和局部厚铜电路板,以解决现有的局部厚铜电路板制作工艺存在的上述夹膜、过腐蚀或欠腐蚀的缺陷。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面通过具体实施例,分别进行详细的说明。
实施例一
请参考图1,本发明实施例提供一种局部厚铜电路板的制作方法,可包括:
110、提供厚铜基板和第一层压板以及第一绝缘粘结层,所述厚铜基板的第一面具有第一厚铜线路,所述第一层压板的第一面具有第一薄铜线路,所述第一绝缘粘结层上开设有与所述第一厚铜线路匹配的第一通槽。
针对设计方案中属于同一层但厚度不同的厚铜线路和薄铜线路,现有技术是在覆铜板的同一金属层上,采用局部电镀加厚或者局部蚀刻减厚的工艺制作,但不可避免的会存在诸如夹膜、过腐蚀或欠腐蚀等问题。
本发明实施例针对设计方案中属于同一线路层但厚度不同的厚铜线路和薄铜线路,则分别提供厚铜基板和层压板,来分别制作所说的厚铜线路和薄铜线路,再通过后期处理,将制得的厚铜线路和薄铜线路置于同一层,形成具有局部厚铜线路的线路层。
其中,厚铜基板的至少一面具有厚金属层,层压板的至少一面具有薄金属层。所说的厚金属层和薄金属层只是相对的称谓,仅用于表明厚金属层的厚度大于薄金属层的厚度。通常,厚金属层的厚度可在3或4盎司(oz,1oz约等于35微米)以上,薄金属层的厚度可在3或2盎司以下。
如图2a所示,本实施例中,针对线路层中的厚铜线路部分,提供厚铜基板210。该厚铜基板210可以包括中间的绝缘层2101和附着在绝缘层2101一面或两面的金属层2102,其中,至少第一面的金属层2102的厚度与设计方案中厚铜线路部分的厚度相同。例如,如果线路层中的厚铜线路部分的局部铜厚为6oz,则下料的厚铜基板210的第一面的金属层2102的厚度应为6oz;在第二面也有金属层2102时,第二面的金属层2102的厚度可以是6oz,也可以是其它所需要的厚度,例如3oz或2oz等。特别的,如果设计方案中厚铜线路的厚度超过了厚铜基板所能提供的金属层厚度,例如,假设厚铜线路的厚度达到15oz,而厚铜基板所能提供的金属层厚度小于15oz,则可以对厚铜基板进行电镀,至少将厚铜基板第一面的金属层厚度电镀加厚到15oz。
如图2b所示,本实施例中,针对线路层中的薄铜线路部分,提供第一层压板220。该第一层压板220可以包括中间的绝缘层2201和附着在绝缘层2201一面或两面的金属层2202,其中,至少第一面的金属层2202的厚度与设计方案中薄铜线路部分的厚度相同。例如,如果线路层中的薄铜线路部分的局部铜厚为1oz,则下料的第一层压板220的第一面的金属层2202的厚度应为1oz;在第二面也有金属层2202时,第二面的金属层2202的厚度可以是1oz,也可以是其它所需要的厚度,例如3oz乃至6oz等。特别的,如果设计方案中薄铜线路的厚度小于第一层压板所能提供的金属层厚度,例如,假设薄铜线路的厚度为0.5oz,而第一层压板所能提供的金属层厚度最小为1oz,则可以对第一层压板进行蚀刻,至少将第一层压板一面的金属层厚度蚀刻减厚到0.5oz。
需要说明的是,所提供的厚铜基板210和第一层压板220的尺寸大小,均与设计方案中的整个线路层的尺寸大小相当。例如,若设计方案中线路层的尺寸为100mm*300mm,则厚铜基板210和第一层压板220的尺寸均应不小于100mm*300mm。一般的,厚铜基板210和第一层压板220的尺寸应稍大于设计方案中的线路层的尺寸,以便在板边缘设计定位孔等便于定位加工。
如图3a所示,厚铜基板210的第一面制作有第一厚铜线路2103。通常,设计方案线路层上的厚铜线路和薄铜线路的图形,同时存在于同一张底片上。本实施例中,可以将底片上的薄铜线路图形遮盖或去掉,只保留厚铜线路;或者另外单独制作仅包括厚铜线路图形的底片,如果另外单独制作的话,需保证厚铜线路图形在底片上的位置要保持一致。
本实施例,利用仅包括厚铜线路图形的底片在厚铜基板210上制作第一厚铜线路2103,步骤可包括:1201、在厚铜基板210上覆盖抗蚀膜;1202、通过曝光和显影所述抗蚀膜,将底片上厚铜线路的图形,转移到厚铜基板210第一面上对应于厚铜线路的设计区域的第一区域;1203、对厚铜基板210进行蚀刻,制作出相应的第一厚铜线路2103。其中,要保证底片与厚铜基板210的对位精度,使厚铜线路被精确加工在对应的区域,以避免与第一层压板上制作的薄铜线路在位置上有叠合导致压合时出现问题。
需要说明的是,本步骤中,需要将厚铜基板210第一面上对应于所述薄铜线路的区域的铜箔去除,暴露出厚铜基板210中的绝缘层2101,以便于后续与第一层压板220的压合。
在本发明的一些实施例中,为了便于后续压合时进行对位或者为了提高对位精度,在蚀刻第一厚铜线路的过程,可以同时在厚铜基板210的边缘区域蚀刻加工出所需要的对位靶标,本文中,将该厚铜基板210上的对位靶标称为第一对位靶标。其中,该第一对位靶标具体可以是蚀刻出的通孔,第一靶标的数量和分布位置,可以根据实际需要确定。
可选的,在厚铜基板210上加工出第一厚铜线路2103之后,还可以对厚铜基板210进行一些常规处理,例如棕化处理等,本文中不再赘述。
如图3b所示,第一层压板220的第一面制作有第一薄铜线路2203。通常,设计方案线路层上的厚铜线路和薄铜线路的图形,同时存在于同一张底片上。本实施例中,可以将底片上的厚铜线路图形遮盖或去掉,只保留薄铜线路;或者另外单独制作仅包括薄铜线路图形的底片,如果另外单独制作的话,需保证厚薄线路图形在底片上的位置要保持一致。
本实施例,利用仅包括薄铜线路图形的底片在第一层压板220上制作第一薄铜线路2203,步骤可包括:1301、在第一层压板220上覆盖抗蚀膜;1302、通过曝光和显影所述抗蚀膜,将底片上薄铜线路的图形,转移到所述第一层压板220第一面上对应于薄铜线路的设计区域的第二区域;1303、对第一层压板220进行蚀刻,制作出相应的第一薄铜线路2203。其中,要保证底片与第一层压板的对位精度,使第一薄铜线路被精确加工在对应的区域,以避免与厚铜基板上制作的厚铜线路在位置上有叠合导致压合时出现问题。
需要说明的是,本步骤中,需要将所述第一层压板220第一面上对应于所述厚铜线路的区域的铜箔去除,暴露出第一层压板220中的绝缘层2201,以便于后续与厚铜基板210的压合。
在本发明的一些实施例中,为了便于后续压合时进行对位或者为了提高对位精度,在蚀刻薄铜线路的过程,可以同时在第一层压板220的边缘区域蚀刻加工出所需要的对位靶标,本文中,将该第一层压板220上的对位靶标称为第二对位靶标。其中,该第二对位靶标具体可以是蚀刻出的通孔,第二对位靶标的数量和分布位置,可以根据实际需要确定。
可选的,在对位220上加工出第一薄铜线路2203之后,还可以对对位220进行一些常规处理,例如棕化处理等,本文中不再赘述。
如图4所示,本实施例提供的第一绝缘粘结层230上开设有与第一厚铜线路2103匹配的的第一通槽2301。该第一通槽2301用于在压合时容纳第一厚铜线路2103,使厚铜基板210上的第一厚铜线路2103通过该第一通槽2301后,直接接触到第一层压板220中的第一薄铜线路所在的第一面的绝缘层2201。因而,第一绝缘粘结层230的厚度最好不大于第一厚铜线路2103的厚度,并且,为了保证线路间隙被充分填充,第一绝缘粘结层230的厚度最好也不要小于第一厚铜线路2103的厚度。于是,在较佳的实施例中,第一绝缘粘结层230的厚度接近或等于第一厚铜线路2103的厚度。
可选的,本实施例中所采用的绝缘粘结层可以是半固化片,即本技术领域中常说的PP片,其主要由树脂和增强材料组成,增强材料又分为玻纤布、纸基、复合材料等几种类型。
120、将所述第一绝缘粘结层和所述第一层压板压合在所述厚铜基板的第一面,使所述第一厚铜线路通过所述第一通槽抵顶在所述第一层压板中的第一薄铜线路所在的第一面的绝缘层上,制得第一薄铜线路和第一厚铜线路在同一层的局部厚铜电路板。
如图5a所示,本步骤中,将第一绝缘粘结层230和第一层压板220压合在厚铜基板210的第一面。可根据所说的第一对位靶标和第二对位靶标进行定位,将厚铜基板210,第一绝缘粘结层230和第一层压板220准确对位,其中,需要将厚铜基板210的第一面和第一层压板220的第一面朝向第一绝缘粘结层230。
如图5b所示,是压合之后得到的局部厚铜电路板的示意图。可以看出,厚铜基板210上的第一厚铜线路2103通过第一绝缘粘结层230上的第一通槽2301抵顶在第一层压板220中的第一薄铜线路2203所在的第一面的绝缘层2201上,形成第一内层线路层310,该第一内层线路层310包括所述第一厚铜线路2103和所述第一薄铜线路2203,且第一厚铜线路2103和第一薄铜线路2203的一端面均位于第一层压板220中的绝缘层2201上,即,第一厚铜线路2103和第一薄铜线路2203的电路板结构中位于同一层。
以上,本发明一个实施例公开了一种局部厚铜电路板的制作方法,以制作具有局部厚铜线路结构的电路板。所制得的局部厚铜电路板包括一内层线路层,该内层线路层包括有局部的厚铜线路和普通的薄铜线路。
在本发明的一些实施例中,如图6a和6b所示,厚铜基板的第二面还可具有第二厚铜线路2104,上述方法还可包括:
130、提供第二层压板240和第二绝缘粘结层250,所述第二层压板240的第一面具有第二薄铜线路2403,所述第二绝缘粘结层250上开设有与所述第二厚铜线路2104匹配的第二通槽2501。
140、将所述第二绝缘粘结层250和第二层压板240压合在所述厚铜基板210的第二面,使所述第二厚铜线路2104通过所述第二通槽2501抵顶在所述第二层压板240中的第二薄铜线路2403所在的第一面绝缘层上,从而使制得的所述局部厚铜电路板的第二厚铜线路2104和第二薄铜线路2403在同一层。
本实施例中,压合步骤140可以在步骤120之后执行,也可以与步骤120合并为一个步骤执行,即,在一个压合步骤中,将第一层压板、第一绝缘粘结层、厚铜基板、第二绝缘粘结层和第二层压板压合为一体。
可选的,上述方法还可包括:在所述第一层压板220的第二面压合第三绝缘粘结层270和第一外层金属层260;在所述第二层压板240的第二面压合第四绝缘粘结层290和第二外层金属层280;分别在所述第一外层金属层260和第二外层金属层280上制作外层线路。其中,压合第三绝缘粘结层和第一外层金属层以及第四绝缘粘结层和第二外层金属层,可以和步骤120以及步骤140合并为一个步骤,即,在一个压合步骤中,将上述的各层全部压合为一体。
可选的,所述第一层压板的第二面还具有第三线路,所述第二层压板的第二面还具有第四线路。第三线路可以是薄铜线路,也可以是厚铜线路;第四线路可以是薄铜线路,也可以是厚铜线路。
可选的,所述将所述第二绝缘粘结层和第二层压板压合在所述厚铜基板的第二面之前还可包括:在所述第二层压板上制作出第三对位靶标;相应的,将所述第二绝缘粘结层和第二层压板压合在所述厚铜基板的第二面的步骤中,采用所述第一靶标和第二靶标以及第三靶标进行定位。
以上,本实施例制得的局部厚铜电路板包括有两个内层线路层,其中的每个内层线路层包括有局部的厚铜线路和普通的薄铜线路。
以上,在本发明上述实施例中,对包括一个或两个具备厚铜线路结构线路层的电路板的制作过程进行详细说明,容易理解,按照上述方案,还可以制作更多层具备厚铜线路结构线路层的电路板。
由上可见,在本发明实施例技术方案中,将设计方案中属于同一层的厚铜线路和薄铜线路分别制作在两个覆铜板上,并通过开设有通槽的绝缘粘结层进行压合,使制作在厚铜基板上的厚铜线路通过通槽直接接触到层压板中的绝缘层,从而,使厚铜线路和薄铜线路位于同一层上,得到所需要的局部厚铜电路板;容易发现,该种方法能够制作任意层局部厚铜的电路板;而且,该种方法由于不需要在同一个金属层制作具有不同厚度的线路,因而不需要局部电镀加厚或者局部蚀刻减厚度,因而,避免了现有的局部电镀或者局部蚀刻制作局部厚铜电路板工艺所存在的上述各种缺陷。
实施例二
请参考图7,本发明实施例提供一种局部厚铜电路板的制作方法,可包括:
710、提供厚铜基板以及绝缘粘结层和金属层,所述厚铜基板的一面具有厚铜线路,所述绝缘粘结层和金属层上具有与所述厚铜线路匹配的开槽。
本实施例中,根据需要形成的厚铜线路的厚度,提供相应铜厚的厚铜基板;根据需要形成的薄铜线路的厚度,提供相应厚度的金属层;根据厚铜线路与薄铜线路的厚度差值,提供相应厚度的绝缘粘结层。一般的,厚铜线路的厚度可在5oz或者8oz以上;薄线路的厚度可在3oz以下。假设,根据需要提供8oz铜厚的厚铜基板,2oz厚度的金属层,则可提供6oz厚度的绝缘粘结层。其中,所说的绝缘粘结层可以是半固化片,所说的金属层具体可以是铜箔层。
在一些实施例中,所说的厚铜基板可以是单面覆厚铜板,该单面覆厚铜板包括绝缘介质层和附着在绝缘介质层一面的厚铜箔层;该厚铜箔层的厚度可以等于或略小于需要形成的厚铜线路的厚度。具体应用中,可以通过常规的控深铣或者蚀刻等工艺,在上述单面覆厚铜板的厚铜箔层上制作形成厚铜线路。当厚铜箔层的厚度小于需要的厚度时,还可以通过电镀加厚所形成的厚度线路。其中,所说的单面覆厚铜板可以直接采购得到,也可以通过将双面覆厚铜板的一面的铜箔层蚀刻去除得到,还可以通过将普通的单面覆铜板的铜箔层电镀加厚得到,本发明对此不作限制。
在其它一些实施例中,所说的厚铜基板也可以是双面覆铜板,该双面覆铜板包括绝缘介质层和附着在绝缘介质层两面的铜箔层;其中一面的铜箔层是与需要形成的厚铜线路的厚度相当的厚铜箔层,所说的相当是指等于或略小于;另一面的铜箔层的厚度,本文不作限制,可以具有任意厚度,另一面的铜箔层上可以形成任意实际需要的线路。
本实施例中,需要预先在绝缘粘结层和金属层上加工出与厚铜基板上的厚铜线路匹配的开槽。所说的匹配是指位置对应,图形相同,大小相当。所说的大小相当可以是指:开槽的单边宽度比对应的厚铜线路的单边宽度大0.1到0.2mm。该绝缘粘结层和金属层的厚度与厚铜线路的厚度需要满足以下关系:所述厚铜线路的厚度大于所述绝缘粘结层的厚度,但小于或等于所述绝缘粘结层和所述金属层的厚度之和;优选的,应使所述绝缘粘结层和所述金属层的厚度之和与厚铜线路的厚度相等。
为了保证后续压合步骤中使上述各层对位精准,本实施例中可预先分别在所述厚铜基板以及绝缘粘结层和金属层上加工层压定位孔;使得在后续压合步骤中,可采用所述层压定位孔进行定位。具体应用中,可在厚铜基板上钻多组例如8组双铆钉定位孔作为层压定位孔,其中每1组至少包括2个;同样的,可在绝缘粘结层和金属层的相应位置钻多组例如8组对应的双铆钉定位孔作为层压定位孔。
最后,在进行压合等后续步骤之前,还可以进行一些常规处理,例如将厚铜基板进行棕化处理等。
720、将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面,使所述厚铜线路容纳在所述开槽中,且所述厚铜线路的顶端面与所述金属层位于同一层。
本步骤中,将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面,压合之后,厚铜线路被容纳在所述绝缘粘结层和金属层的开槽中,且厚铜线路的顶端顶穿过开槽,与金属层位于同一层。优选实施例中,通过使绝缘粘结层和金属层的厚度之和与厚铜线路的厚度相同,可以使得压合之后,厚铜线路与金属层的表面平齐。
上述压合过程中,绝缘粘结层中的胶体材料会填充厚铜线路与金属层开槽内壁之间的缝隙;但是,该过程中可能还会有一部分胶体材料溢出到厚铜线路和金属层表面,而这些溢胶会影响后续蚀刻线路。为了去除这些溢胶,以及,为了在后续制作出厚铜线路和薄铜线路并使厚铜线路和薄铜线路相连,在上述的压合步骤之后,本发明实施例还可包括以下步骤:铲平,微蚀,再次铲平,沉铜电镀。下面分别进行详细说明:
A、铲平操作:
本实施例中可通过铲平操作,将厚铜线路和金属层表面的溢胶以及其它杂质铲除干净。所说的铲平操作具体可以是,通过砂带或砂纸对电路板表面进行磨削。为了减少溢胶,本发明实施例中优选采用不流胶或少流胶的PP片作为绝缘粘结层。
另外,如果压合步骤之后,厚铜线路高于金属层表面,则本步骤的铲平操作还可以实现表面整平的目的,即:在铲平操作中,不仅将厚铜线路和金属层表面的溢胶以及其它杂质铲除干净,同时也将厚铜线路高出的部分铲除。
B、微蚀处理:
本步骤中,对所述金属层和所述厚铜线路进行微蚀处理,优选微蚀深度不大于1oz。该微蚀处理步骤主要用于实现以下目的:通过微蚀去除厚铜线路和金属层表面的氧化层,并增加厚铜线路和金属层表面的粗糙度,以便在后续电镀时,增加厚铜线路和金属层表面与电镀层的结合力。另外,该微蚀处理步骤还可用于实现以下目的:通过将厚铜线路和金属层微蚀减厚,使厚铜线路与金属层之间缝隙中的溢胶露出,方便后续再次铲平操作去除。
C、再次铲平操作:
本实施例中,可通过再次铲平操作,将第一次铲平操作中未铲除干净的溢胶等杂质进一步铲除干净。例如,经过微蚀处理后,厚铜线路与金属层之间缝隙中的溢胶可在本次铲平操作中被铲除干净。
另外,针对压合步骤之后,厚铜线路低于金属层表面,且厚铜线路表面有溢胶,即,溢胶位于凹槽中的情况,上述的第一次铲平操作将无法去除这些溢胶,而且,由于溢胶的保护,上述的微蚀处理不能将厚铜线路蚀刻减厚,但是,由于金属层被微蚀减厚了,则原本低于金属层表面的厚铜线路在经过步骤A和B处理之后,就会变得高于金属层表面,于是,本步骤的再次铲平操作就可以将厚铜线路表面的溢胶等杂质以及厚铜线路高出的部分铲除干净,实现表面整平的目的。
D、沉铜电镀:
上述压合步骤之后,厚铜线路和金属层可能会有直接接触以实现连接,但是这种接触连接是非常不可靠的。本步骤中,在厚铜线路和金属层上方通过沉铜电镀形成一个沉铜电镀层,实现金属层与厚铜线路的可靠连接。另外,针对压合之后厚铜线路低于金属层表面形成凹槽的情况,本步骤沉铜电镀步骤中,该形成的凹槽中将会聚集较多的电镀材料,将形成的凹槽电镀填平,从而使厚铜线路与金属层表面平齐。
本实施例中,可以通过控制上述步骤中的微蚀深度和沉铜电镀厚度,将厚铜线路和金属层的厚度调整到所需要的厚度。
本发明实施例中,上述四个步骤是可选择的,可以选择一个或多个步骤按照上述顺序来执行。例如,一种实施方式中,在没有溢胶或者溢胶很少,且金属层和铜厚线路表面非常洁净的情况下,甚至可以直接进行沉铜电镀;另一种实施方式中,也可以进行一次铲平操作以去除溢胶,然后进行沉铜电镀;再一种实施方式中,还可以依次执行上述的A、B、C、D四个步骤;在其它实施方式中,还可以有其它的执行方式,此处不再一一赘述。
本发明一些实施例中,在所述厚铜基板的另一面还可以压合层压板,所述层压板包括至少一层绝缘层和至少一层外层金属层。
730、在所述金属层上制作薄铜线路,制得所述厚铜线路和所述薄铜线路位于同一层的局部厚铜电路板。
本步骤中,可采用常规的蚀刻工艺在金属层上制作薄铜线路,从而得到厚铜线路和薄铜线路位于同一层的局部厚铜电路板。可以通过对薄铜线路的图形设计,使得薄铜线路在局部和厚铜线路连接或断开。
为便于更好的理解本发明实施例提供的技术方案,下面通过一个具体场景下的实施方式为例进行介绍。
请参考图8,本发明实施例的另一种局部厚铜电路板的制作方法,假设所需要的局部厚铜电路板中的厚铜线路的厚度为8oz,薄铜线路的厚度为2oz,该方法可包括:
801、制作厚铜基板,如图9a和9b所示,该厚铜基板410包括绝缘介质层4101和厚铜线路4102。其中,厚铜线路4102的厚度为8oz。
802、加工层压定位孔,如图9c和9d所示,在厚铜基板410的边缘区域加工8组层压定位孔4103,其中每1组包括2个。
803、层压绝缘粘结层和金属层,如图9e所示,在厚铜基板410的具有厚铜线路4102的一面压合绝缘粘结层420和金属层430。
其中,金属层430的厚度可为2oz,绝缘粘结层420的厚度可为6oz。绝缘粘结层420和金属层430上对应于厚铜线路4102的区域预先加工有与厚铜线路4101匹配的、贯穿绝缘粘结层420和金属层430的开槽,开槽的宽度可以比对应的厚铜线路的宽度单边宽0.1-0.2mm。并且,金属层430上的边缘区域还分别加工有与层压定位孔4103对应的层压定位孔4303。所说的层压定位孔4103及4303具体可以是双铆钉定位孔。具体应用中,可以采用层压定位孔4103及4303进行定位,将厚铜基板410以及绝缘粘结层420和金属层430铆合为一体后,进行压合。所说的金属层430具体可以是铜箔层,所说的绝缘粘结层420具体可以包括至少一层半固化片。
804、压合之后进行微蚀,如图9f所示,将金属层430采用微蚀工艺减厚1oz,并将压合过程产生的溢胶铲除干净。
805、进行电镀,如图9g所示,在金属层430表面进行电镀,形成一电镀层4304,以实现:将金属层430电镀加厚1oz至金属层430的厚度为2oz,将所说的开槽的内壁电镀金属化或者将开槽与厚铜线路4102之间的缝隙电镀填充,使厚铜线路4102与金属层430连接,等等。
806、制作线路图形,如图9h所示,在金属层430表面蚀刻形成厚度为2oz的薄铜线路4302。本次蚀刻步骤中,可以同时将厚铜线路4102所在区域中的非线路图形部分的电镀层去除,使厚铜线路4102也显露出来。其中,通过对厚铜线路和薄铜线路的图形设计,使厚铜线路和薄铜线路在局部连接或断开。
至此,本实施例的局部厚铜电路板制作完成。当然,后续还可以进行一些常规操作,例如表面阻焊,镀金等,本文不再一一赘述。
值得说明的是,从图9e至9h可以看出,在上述的层压步骤中,可以在两个厚铜基板410上分别层压绝缘粘结层420和金属层430,并且,在两个厚铜基板之间层叠有多层层压板,该多层层压板可包括至少一层绝缘层和至少一层金属层。将上述各层压合为一体可以制得如下结构的局部厚铜电路板,该局部厚铜电路板包括中间的多层层压板440,分别位于多层层压板440两面的两层局部厚铜线路层450,其中每一层局部厚铜线路层450均包括有位于同一层的厚铜线路4102和薄铜线路4302。
由上可见,本发明实施例中,预先在厚铜基板上形成厚铜线路,再在厚铜基板上压合绝缘粘结层和金属层,使厚铜线路的顶端面与金属层位于同一层,最后在金属层上制作薄铜线路,制得厚铜线路和薄铜线路位于同一层的局部厚铜电路板,取得了以下技术效果:
由于制作线路时,金属层表面没有厚度落差,因而不会出现夹膜的问题;
由于是直接在较薄的金属层制作薄铜线路,没有蚀刻减厚处理,不会降低金属层的厚度均匀性,因而不容易出现腐蚀或欠腐蚀的问题;
本发明实施例技术方案适用于在任意层,包括任意内层及表层,制作局部厚铜线路;
并且,本发明实施例局部厚铜电路板的局部厚铜线路层的外表面平整,不会影响装配,可节约装配空间。
实施例三
请参考图10,本发明实施例提供一种局部厚铜电路板的制作方法,可包括:
1010、蚀刻金属层的第一面,其中,将厚铜线路区域的非线路图形部分以及薄铜线路区域蚀刻减厚。
本发明实施例中,通过对金属层进行双面蚀刻,在金属层上制作出厚铜线路和薄铜线路。所说的金属层具体可以是较厚的铜箔层或铜板等,其厚度可以在0.35毫米以上,或者在10oz(盎司,1盎司约定于35微米)以上。本实施例中,假定厚铜线路和薄铜线路的厚度分别要求为10oz和5oz,则可以按照所需要的厚铜线路的尺寸下料相同厚度的金属层,例如10oz厚度的金属层。
在本发明的一些实施例中,对金属层进行蚀刻之前,首先在金属层上加工定位孔用于后续步骤定位,所加工的定位孔至少包括层压定位孔和内层图形定位孔。其中,层压定位孔用于在后续层压或压合步骤中应用,内层图形定位孔则用于在后续蚀刻步骤中应用。可以在同一系统控制下利用同一钻孔设备在同一次操作中,钻出上述的各种定位孔,从而保证各个定位孔的位置的准确度。
本实施例中,将金属层上需要制作厚铜线路的区域称为厚铜线路区域,需要制作薄铜线路的区域称为薄铜线路区域。本步骤中,首先在金属层的第一面进行蚀刻,所蚀刻的区域包括厚铜线路区域中不需要形成线路图形的非线路图形部分以及全部薄铜线路区域,蚀刻的深度按照所需要的薄铜线路的厚度确定,蚀刻深度与薄铜线路的厚度之和等于金属层的厚度。例如,假定金属层厚度为10oz,如果薄铜线路的厚度要求为5oz,则本次蚀刻的深度为为5oz;如果薄铜线路的厚度要求为4oz,则本次蚀刻的深度为为6oz。一般设计中,如果将薄铜线路的厚度设计为厚铜线路厚度的60%到40%,则蚀刻深度为金属层厚度的40%到60%。经本次蚀刻之后,金属层的薄铜线路区域被蚀刻减厚,金属层的厚铜线路区域的非线路图形部分则被蚀刻形成凹槽,在厚铜线路区域初步形成线路图形。
本步骤中对金属层第一面的蚀刻,可以采用预先制作的内层图形定位孔进行定位。本发明一些实施例中,本步骤对金属层第一面的蚀刻可包括:在所述金属层的第一面设置抗蚀膜,所述抗蚀膜覆盖所述金属层第一面的厚铜线路区域中的线路图形部分并覆盖所述金属层的第二面,但暴露出厚铜线路区域的非线路图形部分以及全部薄铜线路区域;对所述金属层第一面进行蚀刻,蚀刻深度为金属层厚度减去需要形成的薄铜线路的厚度,实现对金属层的减厚,蚀刻完成后去除所述抗蚀膜。其中,预先加工的各种定位孔可用抗蚀膜覆盖,防止定位孔被蚀刻扩大或变形等。所说的抗蚀膜具体可以是抗蚀干膜。
本发明的一些实施例中,可以预先在金属层的边缘区域设置标准铜厚测量区域,以便对本次蚀刻的深度进行控制。所说的标准铜厚测量区域设置可设置在金属层边缘附近,其大小可以是10*10mm。一种实施方式中,该标准铜厚测量区域仅仅是通过上述方式划定的一块区域,在蚀刻过程中,该标准铜厚测量区域不覆盖抗蚀膜,但该区域的周围覆盖抗蚀膜,则该区域会被蚀刻形成凹槽,于是,所述蚀刻金属层的第一面的步骤中,可以通过测量所述标准铜厚测量区域蚀刻形成的凹槽的深度,来控制蚀刻的深度。另一种实施方式中,该标准铜厚测量区域可以是预先通过控深铣等方式加工形成的凹槽,凹槽的深度等于金属层的厚度减去蚀刻深度,即,凹槽底部的厚度等于蚀刻深度,于是,所述蚀刻金属层的第一面的步骤中,可以通过判断所述标准铜厚测量区域的凹槽底部的金属层是否被蚀刻去除,来确认是否达到单面蚀刻计划的蚀刻深度;当凹槽底部刚好被蚀刻干净时,停止蚀刻,使蚀刻深度正好达到所需要的深度。
1020、在所述金属层的第一面压合绝缘层。
本步骤中,在金属层的已被蚀刻减厚的第一面压合绝缘层,以便在压合之后,对金属层的第二面进行蚀刻。该压合步骤可以采用预先制作的层压定位孔进行定位。所说的层压定位孔具体可以是双铆钉定位孔。所压合的绝缘层具体可以是半固化片。所压合的绝缘层的对应于厚铜线路的部分可以预先开设有对应的凹槽,也可以不开设凹槽。
本发明的一些实施例中,上述步骤110中可以制作一个以上例如两个单面被蚀刻减厚的金属层,本步骤中,在金属层的第一面压合绝缘层后,还可以在绝缘层的另一面压合另一金属层。所说的另一金属层的第一面同样经上述步骤110进行了蚀刻减厚处理,被蚀刻减厚的区域包括所述另一金属层的厚铜线路区域的非线路图形部分以及薄铜线路区域,压合时,该另一金属层的第一面朝向绝缘层。
1030、蚀刻金属层的第二面,其中,将薄铜线路区域的非线路图形部分蚀刻去除,形成薄铜线路;将厚铜线路区域的非线路图形部分蚀刻去除,形成厚铜线路。
本步骤中,对金属层的第二面进行蚀刻,以便将厚铜线路和薄铜线路最终制作出来。本步骤中,可以采用预先制作的内层图形定位孔进行定位,保证与第一面蚀刻时的对位精度。本步骤中,通过将将薄铜线路区域的非线路图形部分蚀刻去除,最终形成薄铜线路;通过将厚铜线路区域的非线路图形部分蚀刻去除,最终形成厚铜线路。本步骤蚀刻金属层的第二面可包括:在金属层的第二面设置抗蚀膜,所述抗蚀膜覆盖薄铜线路区域的线路图形部分和厚铜线路区域的线路图形部分;对金属层第二面进行蚀刻,将需要蚀刻去除的非线路图形部分完全蚀刻去除,蚀刻完成后去除所述抗蚀膜。其中,预先加工的各种定位孔可用抗蚀膜覆盖,防止定位孔被蚀刻扩大或变形等。所说的抗蚀膜具体可以是抗蚀干膜。
本发明的一些实施例中,如果绝缘层的另一面还压合有另一金属层,则本步骤,同样对所述另一金属层的第二面进行蚀刻,其中,将所述另一金属层的薄铜线路区域的非线路图形部分蚀刻去除,形成薄铜线路;将所述另一金属层的厚铜线路区域的非线路图形部分蚀刻去除,形成厚铜线路。
经过上述步骤,最终制得局部厚铜电路板,所制得的局部厚铜电路板包括一绝缘层和一个金属层或两个金属层,其中,每一金属层均同时包括厚铜线路和薄铜线路。
本发明一些实施例中,还可以包括如下步骤:在金属层的第二面压合外层板,且所述外层板包括外层绝缘层和外层金属层;将所述外层金属层加工为外层线路层;还可以包括在外层线路层上进行阻焊或镀金处理等步骤。特别的,如果制得的局部厚铜电路板还包括另一金属层,则还可包括:在所述另一金属层的第二面压合另一外层板,所述另一外层板包括外层绝缘层和外层金属层;将所述另一外层板的外层金属层加工为外层线路层;还可以包括在该外层线路层上进行阻焊或镀金处理等步骤。
由上可见,本发明实施例公开了一种局部厚铜电路板的制作方法,采用先在金属层的第一面将厚铜线路区域的非线路图形部分以及薄铜线路区域蚀刻减厚,并在第一面压合绝缘层,然后在第二面蚀刻制作出厚铜新路和薄铜线路的技术方案,来制作局部厚铜电路板,该技术方案具有如下技术效果:
相对于现有的埋铜技术,降低了成本。相对于现有的局部厚铜技术,由于金属层第二面未被蚀刻减厚,保持了厚度一致性,不同区域没有高度落差,因而,在第二面制作厚铜及薄铜线路时可避免夹膜的问题,制作薄铜线路时可以避免过腐蚀或欠腐蚀的问题;并且,由于厚铜线路区域没有进行电镀加厚,蚀刻厚铜线路时也可以避免过腐蚀或欠腐蚀的问题。
为便于更好的理解本发明实施例提供的技术方案,下面通过一个具体场景下的实施方式为例进行介绍。
请参考图11,本发明实施例的另一种局部厚铜电路板的制作方法,可包括:
1101、下料厚度为10oz的厚铜箔作为上述的金属层,且数量可为两块;
1102、如图12a所示,在金属层510上加工定位孔5101,该定位孔5101可包括内层图形定位孔和层压定位孔。其中,内层图形定位孔用于后续蚀刻过程中的线路图形对位,层压定位孔用于后续压合过程中的层间对位。所说的内层图形定位孔和层压定位孔,可在同一系统控制下利用同一钻孔设备在同一次操作中钻出,以保证各个定位孔的位置的准确度。
1103、如图12b所示,在金属层510上覆盖抗蚀干膜520,所述抗蚀干膜520覆盖金属层510的第二面和第一面上的厚铜线路区域的线路图形部分以及所加工的各种定位孔。其中,如果设置有标准铜厚测量区域,则该标准铜厚测量区域不覆盖抗蚀干膜。
1104、如图12c所示,对金属层510的第一面进行蚀刻减厚,蚀刻深度为5oz,蚀刻完毕,去除抗蚀干膜520。从图12c中可看出,本次蚀刻之后,金属层510的全部薄铜线路区域被蚀刻减厚至5oz,厚铜线路区域的非线路图形部分也被蚀刻减厚形成凹槽5102,从而在厚铜线路区域初步形成厚铜线路。
1105、如图12d所示,压合绝缘层,包括:在绝缘层530的两面分别压合第一金属层510A和第二金属层510B,该第一金属层510A和第二金属层510B均已经过上述步骤1101-1104处理完毕,压合时两个金属层的各自已被蚀刻减厚的第一面朝向绝缘层530,未被蚀刻减厚的第二面则朝外。
1106、如图12e,在金属层的第二面设置抗蚀干膜540,该抗蚀干膜540覆盖第一和第二金属层上的定位孔和需要形成线路图形的部分,包括厚铜线路区域的线路图形部分和薄铜线路区域的线路图形部分。
1107、如图12f,对金属层的第二面进行蚀刻,将未被抗蚀干膜540覆盖保护的区域蚀刻去除,最终在第一金属层510A上形成厚铜线路5103A和薄铜线路5104A,以及在第二金属层510B上形成厚铜线路5103B和薄铜线路5104B。其中,第一金属层510A上形成厚铜线路5103A和薄铜线路5104A组成第一局部厚铜线路层570,第二金属层510B上形成厚铜线路5103B和薄铜线路5104B不成第二局部厚铜线路层580。
1108、如图12g,在两个金属层的第二面分别压合外层板,所述外层板包括外层绝缘层550和外层金属层560。后续还可在外层金属层560制作外层线路层。
至此,制得所需要的局部厚铜电路板,该局部厚铜电路板包括两个内层线路层和两个外层线路层,其中,每个内层线路层均包括有厚铜线路和薄铜线路。所说的厚铜线路可用于承载大电流(例如超过50A的电流),所说的薄铜线路用于承载普通信号。
综上所述,本发明实施例公开了一种局部厚铜电路板的制作方法,采用先在金属层的第一面将厚铜线路区域的非线路图形部分以及薄铜线路区域蚀刻减厚,并在第一面压合绝缘层,然后在第二面蚀刻制作出厚铜新路和薄铜线路的技术方案,来制作局部厚铜电路板,该技术方案具有如下技术效果:
相对于现有的埋铜技术,降低了成本。相对于现有的局部厚铜技术,由于金属层第二面未被蚀刻减厚,保持了厚度一致性,不同区域没有高度落差,因而,在第二面制作厚铜及薄铜线路时可避免夹膜的问题,制作薄铜线路时可以避免过腐蚀或欠腐蚀的问题;并且,由于厚铜线路区域没有进行电镀加厚,蚀刻厚铜线路时也可以避免过腐蚀或欠腐蚀的问题。
实施例四
请参考图13,本发明实施例的一种局部厚铜电路板,该局部厚铜电路板1300可包括:N层局部厚铜线路1301,N为大于或等于1的正整数,所述局部厚铜线路层1301包括位于同一层的厚铜线路1302和薄铜线路1303,所述厚铜线路1302和薄铜线路1303的朝向所述局部厚铜电路板130外侧的表面平齐。需要指出的是,厚铜线路1302的超出薄铜线路1303表面的凸出部分朝向局部厚铜电路板1300的内侧。
在本发明的一些实施例中,所述N层局部厚铜线路层1301中的至少一层位于所述局部厚铜电路板的内层。
在本发明的一些实施例中,N为大于或等于2的正整数,所述N层局部厚铜线路层1301中的1层或2层位于所述局部厚铜电路板的表层。
在本发明的一些实施例中,N为大于或等于2的正整数,所述N层局部厚铜线路层1301中的1层或2层位于所述局部厚铜电路板的表层,且所述N层局部厚铜线路层1301中的至少一层位于所述局部厚铜电路板的内层。
综上所述,本发明实施例公开了一种局部厚铜电路板,该局部厚铜电路板包括至少一层局部厚铜线路层,所述局部厚铜线路层包括位于同一层的厚铜线路和薄铜线路,所述厚铜线路和薄铜线路的朝向所述局部厚铜电路板外侧的表面平齐;从而,该种局部厚铜电路板具有如下技术效果:
传统的采用局部电镀和局部蚀刻工艺制作局部厚铜电路板的方法通常只能制作出局部厚铜线路层位于内层的电路板;而本发明局部厚铜电路板中的局部厚铜线路层可位于任意层,从而,具有更为广泛的应用。
传统的采用局部电镀和局部蚀刻工艺制作的局部厚铜电路板,其中的局部厚铜线路层的厚铜线路的凸出部分朝向外侧,导致厚铜线路和薄铜线路的外侧表面不平齐,则,当该局部厚铜线路层作为表层时,使电路板的表面不平整,不能方便的进行表面加工处理,例如阻焊,镀金处理等会因表面不平整而难以进行,且,表面的不平整会影响电路板的装配,容易造成空间浪费。
为便于进一步理解本发明实施例的局部厚铜电路板,下面,分别以上述方法实施例一至三种制得的三种局部厚铜电路板为例,做进一步详细说明:
实施例五
请参考图6b以及图2a至图6a,本发明实施例提供一种局部厚铜电路板,该局部厚铜电路板可包括:
位于内层的第一局部厚铜线路层310和第二局部厚铜线路层320,其中,第一局部厚铜线路层310包括位于同一层的第一厚铜线路2103和第一薄铜线路2203,且第一厚铜线路2103和第一薄铜线路2203的朝向局部厚铜电路板外侧的表面平齐;第二局部厚铜线路层320包括位于同一层的第二厚铜线路2104和第二薄铜线路2403,且第二厚铜线路2104和第二薄铜线路2403的朝向局部厚铜电路板外侧的表面平齐。
可见,本发明实施例公开了一种包括两层局部厚铜线路层的局部厚铜电路板,且该两层局部厚铜线路层均位于内层。
本发明实施例提供的局部厚铜电路板可采用实施例一记载的方法制得,关于该局部厚铜电路板更详细的说明请参考实施例一中的记载。
但需要说明的是,采用引用实施例一方法可制得的局部厚铜电路板并不限于上述结构,包括任意一个或多个内层局部厚铜线路层的局部厚铜电路板都可采用实施例一方法制得。
实施例六
请参考图9h以及图9a-9g,本发明实施例提供一种局部厚铜电路板,该局部厚铜电路板可包括:
中间的多层层压板440,分别位于多层层压板440两面的两层局部厚铜线路层450,其中每一层局部厚铜线路层450均包括有位于同一层的厚铜线路4102和薄铜线路4302;且位于同一层的厚铜线路4102和薄铜线路4302的朝向局部厚铜电路板外侧的表面平齐。
可见,本发明实施例公开了一种包括两层局部厚铜线路层的局部厚铜电路板,且该两层局部厚铜线路层均位于表层。
另外,还可以在局部厚铜线路层450的外侧继续层压外层,使得局部厚铜线路层450位于局部厚铜电路板的内层。
本发明实施例提供的局部厚铜电路板可采用实施例二记载的方法制得,关于该局部厚铜电路板更详细的说明请参考实施例二中的记载。
但需要说明的是,采用引用实施例二方法可制得的局部厚铜电路板并不限于上述结构,包括任意一个或多个局部厚铜线路层(可以位于内层或表层)的局部厚铜电路板都可采用实施例二方法制得。
实施例七
请参考图12f以及图12a-12e,本发明实施例提供一种局部厚铜电路板,该局部厚铜电路板可包括:
中间的绝缘层530,分别形成在绝缘层530两面的第一局部厚铜线路层570和第二局部厚铜线路层580,其中,第一局部厚铜线路层570包括厚铜线路5103A和薄铜线路5104A,第二局部厚铜线路层580包括厚铜线路5103B和薄铜线路5104B;并且,厚铜线路5103A和薄铜线路5104A的朝向外侧的表面平齐,厚铜线路5103A的超出薄铜线路5104A内侧表面的凸起部分朝向内侧;厚铜线路5103B和薄铜线路5104B的朝向外侧的表面平齐,厚铜线路5103B超出薄铜线路5104B内侧表面的凸起部分朝向内侧。
可见,本发明实施例公开了一种包括两层局部厚铜线路层的局部厚铜电路板,且该两层局部厚铜线路层均位于表层。
另外,还可以分别在第一局部厚铜线路层570和第二局部厚铜线路层580的外侧继续层压外层,使得第一局部厚铜线路层570和第二局部厚铜线路层580位于局部厚铜电路板的内层。
本发明实施例提供的局部厚铜电路板可采用实施例三记载的方法制得,关于该局部厚铜电路板更详细的说明请参考实施例三中的记载。
但需要说明的是,采用引用实施例三方法可制得的局部厚铜电路板并不限于上述结构,包括任意一个或多个局部厚铜线路层(可以位于内层或表层)的局部厚铜电路板都可采用实施例三方法制得。综上所述,本发明实施例公开了一种局部厚铜电路板,该局部厚铜电路板包括至少一层局部厚铜线路层,所述局部厚铜线路层包括位于同一层的厚铜线路和薄铜线路,所述厚铜线路和薄铜线路的朝向所述局部厚铜电路板外侧的表面平齐;从而,该种局部厚铜电路板具有如下技术效果:
传统的采用局部电镀和局部蚀刻工艺制作局部厚铜电路板的方法通常只能制作出局部厚铜线路层位于内层的电路板;而本发明局部厚铜电路板中的局部厚铜线路层可位于任意层,从而,具有更为广泛的应用。
传统的采用局部电镀和局部蚀刻工艺制作的局部厚铜电路板,其中的局部厚铜线路层的厚铜线路的凸出部分朝向外侧,导致厚铜线路和薄铜线路的外侧表面不平齐,则,当该局部厚铜线路层作为表层时,使电路板的表面不平整,不能方便的进行表面加工处理,例如阻焊,镀金处理等会因表面不平整而难以进行,且,表面的不平整会影响电路板的装配,容易造成空间浪费。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
以上对本发明实施例所提供的局部厚铜电路板的制作方法和局部厚铜电路板进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员,依据本发明的思想,在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种局部厚铜电路板的制作方法,其特征在于,包括:
提供厚铜基板以及绝缘粘结层和金属层,所述厚铜基板的一面具有厚铜线路,所述绝缘粘结层和金属层上具有与所述厚铜线路匹配的开槽;
将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面,使所述厚铜线路容纳在所述开槽中,且所述厚铜线路的顶端面与所述金属层位于同一层;
在所述金属层上制作薄铜线路,制得所述厚铜线路和所述薄铜线路位于同一层的局部厚铜电路板。
2.根据权利要求1所述的方法,其特征在于:
所述厚铜线路的厚度大于所述绝缘粘结层的厚度,但小于或等于所述绝缘粘结层和所述金属层的厚度之和。
3.根据权利要求1所述的方法,其特征在于,在所述金属层上制作薄铜线路之前还包括:
进行铲平操作,将压合步骤形成于所述厚铜线路和所述金属层表面的溢胶铲除干净。
4.根据权利要求1所述的方法,其特征在于,在所述金属层上制作薄铜线路之前还包括:
在所述金属层和所述厚铜线路表面进行沉铜电镀,形成沉铜电镀层以实现所述金属层与所述厚铜线路的连接。
5.根据权利要求4所述的方法,其特征在于,在所述金属层和所述厚铜线路表面进行沉铜电镀之前还包括:
对所述金属层和所述厚铜线路进行微蚀处理,微蚀深度不大于1oz。
6.根据权利要求1至5中任一项所述的方法,其特征在于,所述提供厚铜基板包括:
提供单面覆厚铜板,所述单面覆厚铜板包括绝缘介质层和附着在绝缘介质层一面的厚铜箔层;通过蚀刻或控深铣在所述厚铜箔层上形成所述厚铜线路。
7.根据权利要求1至5中任一项所述的方法,其特征在于,将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面之前还包括:
分别在所述厚铜基板以及绝缘粘结层和金属层上加工层压定位孔;
相应的,将所述绝缘粘结层和金属层压合在所述厚铜基板的具有厚铜线路的一面的步骤中,采用所述层压定位孔进行定位。
8.根据权利要求1至5中任一项所述的方法,其特征在于,还包括:
在所述厚铜基板的另一面压合层压板,所述层压板包括至少一层绝缘层和至少一层最外层金属层。
CN201310704116.9A 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板 Active CN104717848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310704116.9A CN104717848B (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2013106840840 2013-12-12
CN201310684084 2013-12-12
CN201310704116.9A CN104717848B (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板

Publications (2)

Publication Number Publication Date
CN104717848A CN104717848A (zh) 2015-06-17
CN104717848B true CN104717848B (zh) 2017-12-12

Family

ID=53416664

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310704116.9A Active CN104717848B (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN201310704307.5A Active CN104717850B (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN201310704129.6A Pending CN104717849A (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201310704307.5A Active CN104717850B (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN201310704129.6A Pending CN104717849A (zh) 2013-12-12 2013-12-19 一种局部厚铜电路板的制作方法和局部厚铜电路板

Country Status (1)

Country Link
CN (3) CN104717848B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9844136B2 (en) * 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
CN105188270A (zh) * 2015-08-31 2015-12-23 珠海方正科技多层电路板有限公司 一种电路板的制作方法及利用其制作的电路板
CN105142347B (zh) * 2015-09-23 2017-10-31 生益电子股份有限公司 一种射频模块pcb的制作方法
CN106879171A (zh) * 2017-03-07 2017-06-20 深南电路股份有限公司 一种台阶导体柔性电路板及其加工方法
CN107148153A (zh) * 2017-06-29 2017-09-08 珠海杰赛科技有限公司 一种印制电路板的制备方法及装置
CN108282967A (zh) * 2018-01-25 2018-07-13 鹤山市中富兴业电路有限公司 一种局部厚铜pcb及其制作工艺
CN110267448B (zh) * 2019-06-04 2024-05-14 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法
CN110473836B (zh) * 2019-08-29 2021-01-05 丰鹏创科科技(珠海)有限公司 散热基板、功率器件模组及制备散热基板的方法
CN111148378B (zh) * 2020-01-09 2021-04-06 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法
CN111479401B (zh) * 2020-04-28 2022-12-02 景德镇市宏亿电子科技有限公司 一种厚铜印制电路板的制作方法
CN111893532A (zh) * 2020-07-24 2020-11-06 胜宏科技(惠州)股份有限公司 一种电路板凸台的电镀方法
CN111970818B (zh) * 2020-09-01 2021-11-23 胜宏科技(惠州)股份有限公司 一种埋铜板的连片作业方法
CN112739037B (zh) * 2020-11-07 2022-08-09 龙南骏亚柔性智能科技有限公司 一种三种铜厚柔性线路板制作方法
WO2022126451A1 (zh) * 2020-12-16 2022-06-23 深南电路股份有限公司 局部厚铜结构加工方法、局部厚铜电路板及加工方法
CN112687616B (zh) * 2020-12-24 2022-07-01 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN117460144A (zh) * 2022-08-29 2024-01-26 中兴通讯股份有限公司 印刷电路板、电子设备及印刷电路板制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003069966A1 (de) * 2002-02-11 2003-08-21 Ksg Leiterplatten Gmbh Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte
CN1191000C (zh) * 2000-07-27 2005-02-23 索尼化学株式会社 柔性布线板以及柔性布线板的制造方法
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102291946A (zh) * 2011-07-27 2011-12-21 深南电路有限公司 一种厚铜电路板的制作方法
CN103188875A (zh) * 2011-12-29 2013-07-03 深南电路有限公司 超厚铜图形制作方法及具有超厚铜图形的pcb板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19526216A1 (de) * 1995-07-18 1997-01-23 Iro Ab Verfahren zum Abtasten eines Fadens und Fadenabzugssensor
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste
JP2000049423A (ja) * 1998-07-30 2000-02-18 Sony Chem Corp フレキシブル基板
JP3535746B2 (ja) * 1998-08-20 2004-06-07 ソニーケミカル株式会社 フレキシブル基板製造方法
TWI309962B (en) * 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof
CN102883534B (zh) * 2012-09-27 2015-08-12 沪士电子股份有限公司 印刷电路厚铜板内层无铜区失压问题解决方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1191000C (zh) * 2000-07-27 2005-02-23 索尼化学株式会社 柔性布线板以及柔性布线板的制造方法
WO2003069966A1 (de) * 2002-02-11 2003-08-21 Ksg Leiterplatten Gmbh Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102291946A (zh) * 2011-07-27 2011-12-21 深南电路有限公司 一种厚铜电路板的制作方法
CN103188875A (zh) * 2011-12-29 2013-07-03 深南电路有限公司 超厚铜图形制作方法及具有超厚铜图形的pcb板

Also Published As

Publication number Publication date
CN104717849A (zh) 2015-06-17
CN104717850A (zh) 2015-06-17
CN104717848A (zh) 2015-06-17
CN104717850B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
CN104717848B (zh) 一种局部厚铜电路板的制作方法和局部厚铜电路板
US4606787A (en) Method and apparatus for manufacturing multi layer printed circuit boards
CN106211638B (zh) 一种超薄多层印制电路板的加工方法
CN103687312B (zh) 镀金线路板制作方法
CN107960019A (zh) 一种实现零残桩的pcb制作方法及pcb
US20140175672A1 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN105704948B (zh) 超薄印制电路板的制作方法及超薄印制电路板
US9655236B2 (en) Method to make a multilayer circuit board with intermetallic compound and related circuit boards
CN101351088B (zh) 内埋式线路结构及其工艺
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
CN111356309A (zh) 具有高线路对位精度的多层电路板的制作方法
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
JPH04282843A (ja) 相互接続デバイスとその製造方法
CN111491459A (zh) 基于半加成法的细密线路基板的制作方法
CN103717014B (zh) 基板结构的制作方法
CN106879171A (zh) 一种台阶导体柔性电路板及其加工方法
EP0103627A1 (en) A method and apparatus for manufacturing multi-layer circuit boards
CN103225094A (zh) 一种盲孔板电镀单面电流保护方法
CN102858098B (zh) 不对称pcb电路板的制作方法
CN106328625A (zh) 封装基板及其制作方法
CN104735926B (zh) 一种用于电路板的树脂塞孔方法
CN113692112B (zh) 电路板和电路板的制作方法
CN106163141A (zh) 四层fpc的制作方法
CN107231757A (zh) 软性电路板及其制作方法
CN105142347A (zh) 一种射频模块pcb的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Shennan Circuits Co., Ltd.