CN117460144A - 印刷电路板、电子设备及印刷电路板制备方法 - Google Patents

印刷电路板、电子设备及印刷电路板制备方法 Download PDF

Info

Publication number
CN117460144A
CN117460144A CN202211040198.7A CN202211040198A CN117460144A CN 117460144 A CN117460144 A CN 117460144A CN 202211040198 A CN202211040198 A CN 202211040198A CN 117460144 A CN117460144 A CN 117460144A
Authority
CN
China
Prior art keywords
transmission line
thickness
area
structure body
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211040198.7A
Other languages
English (en)
Inventor
谢剑
魏仲民
尹昌刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202211040198.7A priority Critical patent/CN117460144A/zh
Priority to PCT/CN2023/110102 priority patent/WO2024045977A1/zh
Publication of CN117460144A publication Critical patent/CN117460144A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种印刷电路板，包括层结构本体和用于传输信号的传输线，传输线位于层结构本体内，层结构本体包括第一区域和第二区域，第一区域为在层结构本体内进行层间信号传输的区域，第二区域为除第一区域之外的区域；传输线在第一区域的第一厚度小于传输线在第二区域的第二厚度，且第一厚度小于或等于预设的第一阈值；本公开实施例将传输线在不同区域形成厚度差，既可满足小间距引脚的可制作性，又可满足高速率要求的信号完整性，能够兼顾信号完整性和印刷电路板的可设计加工性。本公开还提供一种电子设备和印刷电路板制备方法。

Description

印刷电路板、电子设备及印刷电路板制备方法
技术领域
本公开涉及印刷电路技术领域，具体涉及一种印刷电路板、电子设备及印刷电路板制备方法。
背景技术
PCB(Printed Circuit Board，印刷电路板)的112Gbps速率产品已开始商用化，224Gbps 速率产品正在研究，遇到了较大的技术难题，其中较大的问题是：如何提升系统的SI(Signal Integrity，信号完整性)性能及提高带宽，印刷电路板作为系统中的重要组成部分，很大程度上决定了系统性能。
224Gbps芯片的引脚间距更小，对应的BGA(Ball Grid Array，球状引脚栅格阵列)区域的间距也更小。112Gbps芯片BGA区域的间距是1.0mm，走3.5/3.5mil双线，而224Gbps芯片BGA区域的间距减小到0.6mm布局双线。这就意味着，在0.6mm狭小的空间内且引脚厚度仍为1OZ的情况下，需要布局2/2mil极小差分信号线，且不能影响信号传输可靠性和提高PCB加工难度。因此，迫切需要研究0.6mm小间距引脚的加工工艺。
发明内容
本公开提供一种印刷电路板、电子设备及印刷电路板制备方法。
第一方面，本公开实施例提供一种印刷电路板，包括层结构本体和用于传输信号的传输线，所述传输线位于所述层结构本体内，所述层结构本体包括第一区域和第二区域，所述第一区域为在所述层结构本体内进行层间信号传输的区域，所述第二区域为除所述第一区域之外的区域；
所述传输线在所述第一区域的第一厚度小于所述传输线在所述第二区域的第二厚度，且所述第一厚度小于或等于预设的第一阈值。
又一方面，本公开实施例还提供一种电子设备，包括如前所述的印刷电路板。
又一方面，本公开实施例还提供一种印刷电路板制备方法，所述方法用于制备如前所述的印刷电路板，所述方法包括：
在形成层结构本体的过程中，在所述层结构本体的第一区域形成第一厚度的第一传输线图形，并在所述层结构本体的第二区域形成第二厚度的第二传输线图形，得到包括所述第一传输线图形和所述第二传输线图形的传输线图形；
其中，所述第一区域为在所述层结构本体内进行层间信号传输的区域，所述第二区域为除所述第一区域之外的区域；所述第一厚度小于所述第二厚度，且所述第一厚度小于或等于预设的第一阈值。
本公开实施例提供的印刷电路板，包括层结构本体和用于传输信号的传输线，传输线位于层结构本体内，层结构本体包括第一区域和第二区域，第一区域为在层结构本体内进行层间信号传输的区域，第二区域为除第一区域之外的区域；传输线在第一区域的第一厚度小于传输线在第二区域的第二厚度，且第一厚度小于或等于预设的第一阈值；本公开实施例将传输线在不同区域形成厚度差，既可满足小间距引脚的可制作性，又可满足高速率要求的信号完整性，能够兼顾信号完整性和印刷电路板的可设计加工性。
附图说明
图1为本公开实施例提供的印刷电路板的剖面结构示意图；
图2为本公开实施例提供的印刷电路板第一区域的俯视图；
图3为本公开实施例提供的印刷电路板制备方法流程示意图；
图4为本公开实施例提供的形成传输线图形的流程示意图一；
图5为本公开实施例提供的形成传输线图形的流程示意图二；
图6为相关技术与本公开实施例的插入损耗效果对比示意图；
图7为相关技术与本公开实施例的回波损耗效果对比示意图。
具体实施方式
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组。
本文所述实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。因此，实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不旨在是限制性的。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
本公开实施例提供一种印刷电路板及印刷电路板制备方法，局部降低进行层间信号传输的区域位置的传输线的厚度，从而达到制作精密引脚的小间距要求。
图1为本公开实施例提供的印刷电路板的剖面结构示意图，图2为本公开实施例提供的印刷电路板的俯视图，结合图1和图2所示，本公开实施例提供的印刷电路板，包括层结构本体1和用于传输信号的传输线2，传输线2位于层结构本体1内，层结构本体1包括第一区域和第二区域，第一区域为在层结构本体内进行层间信号传输的区域，第二区域为除第一区域之外的区域。传输线2在第一区域的第一厚度d1小于传输线2在第二区域的第二厚度d2，且第一厚度d1小于或等于预设的第一阈值。
传输线2可以由金属铜制备形成，可以利用含铜芯板刻蚀形成，也可以是铜线路。
本公开实施例提供的印刷电路板，包括层结构本体1和用于传输信号的传输线2，传输线2位于层结构本体1内，层结构本体1包括第一区域和第二区域，第一区域为在层结构本体1内进行层间信号传输的区域，第二区域为除第一区域之外的区域；传输线2在第一区域的第一厚度d1小于传输线2在第二区域的第二厚度d2，且第一厚度d1小于或等于预设的第一阈值；本公开实施例将传输线2在不同区域形成厚度差，既可满足小间距引脚的可制作性，又可满足高速率要求的信号完整性，能够兼顾信号完整性和印刷电路板的可设计加工性。
在一些实施例中，传输线2为铜线，第一阈值为0.5盎司铜箔厚度(OZ)，也就是说，传输线2在第一区域的第一厚度d1≤0.5OZ。
在一些实施例中，第二厚度d2大于或等于预设的第二阈值。在传输线2为铜线的情况下，第二阈值为1盎司铜箔厚度，也就是说，传输线2在第二区域的厚度d2≥1OZ。
在一些实施例中，第一区域包括BGA区域和/或连接器区域，第一区域内设置有贯穿层结构本体的金属化孔(图中未绘示)，金属化孔与传输线2连接，通过金属化孔将PCB板内部的传输线2引入PCB板的外层，与芯片引脚或连接器引脚等相连，形成完整的信号传输路径。
层结构本体可以是单层结构，也可以是多层结构，单层结构即为单层PCB板，多层结构即为多层PCB板。在本公开实施例中，如图1所示，所述印刷电路板为三层板，层结构本体 1包括第一层结构11、第二层结构12和第三层结构13，第一层结构11、第二层结构12和第三层结构13层叠设置，各个层结构为含铜芯板，两条传输线2分别位于第一层结构11和第二层结构12内。第一层结构11包括层叠设置的铜层111、第一介质层112和第二介质层113，传输线2位于第二介质层113内。第二层结构12与第一层结构11的结构相同，第三层结构 13与第一层结构的区别在于，在第二介质层内没有传输线。需要说明的是，在第一层结构11 远离第二层结构12的一侧以及第三层结构13远离第二层结构12的一侧还设置有外层线路14。第一介质层112和第二介质层113通常由树脂、玻璃纤维、填料等成分组成。
本公开实施例从传输线厚度差的设计角度出发，实现了兼顾引脚小间距信号完整性和可设计加工性。
本公开实施例还提供一种电子设备，所述电子设备包括如前所述的印刷电路板。
本公开实施例还提供一种印刷电路板制备方法，所述方法用于制备如前所述的印刷电路板，如图3所示，所述印刷电路板制备方法包括以下步骤：
步骤S11，在形成层结构本体的过程中，在层结构本体的第一区域形成第一厚度的第一传输线图形，并在层结构本体的第二区域形成第二厚度的第二传输线图形，得到包括第一传输线图形和第二传输线图形的传输线图形。
第一区域为在层结构本体内进行层间信号传输的区域，第二区域为除第一区域之外的区域；第一厚度小于第二厚度，且第一厚度小于或等于预设的第一阈值。
需要说明的是，对于多层PCB板而言，在形成包括第一传输图形和第二传输图形的传输线图形之后，还要进行压合处理，把半固化片和制作好的内层芯板进行叠合层压，从而形成多层PCB。
在本公开实施例中，可以通过以下两种方式实现传输线2的第一厚度d1小于第二厚度 d2：1、减小传输线2在第一区域的初始厚度；2、增加传输线2在第二区域的初始厚度，以下分别对这两种方式进行详细说明。
需要说明的是，在执行步骤S11之前，先设计PCB资料。
1、EDA(电子设计自动化)制作资料前，进行信号仿真。针对PCB上对信号完整性有瓶颈的BGA和连接器区域，进行薄铜/厚铜设计。
2、在PCB设计资料中，找到需要制作局部镀薄铜/厚铜的区域。镀薄铜的区域是指定的 BGA区域或连接器区域(第一区域)，镀厚铜的区域是其他区域(第二区域)。
3、对上述区域标记薄铜/厚铜标识。
4、制作减铜/加铜菲林资料。仅把需要减铜/加铜的区域露出来。
5、增加减铜/加铜流程。针对减铜方式，在内层刻蚀前增加贴膜曝光减铜的流程；针对加铜方式，在内层刻蚀前增加贴膜曝光电镀的流程，再进行正常的内层刻蚀、棕化、层压及钻孔等后续流程。
在一些实施例中，如图4所示，所述在层结构本体的第一区域形成第一厚度的第一传输线图形，并在层结构本体的第二区域形成第二厚度的第二传输线图形(即步骤S11)，包括以下步骤：
步骤S111，在层结构本体的第一区域和第二区域形成第二厚度的第一铜层，并在第一区域内在第一铜层上形成第一传输线图形。
传输线2的初始厚度为第二厚度d2，例如为1OZ。在本步骤中，在第一区域和第二区域形成第一铜层，该第一铜层的厚度为第二厚度d2，并在第一区域内的第二铜层上形成第一传输图形,该第一传输线图形的厚度为第二厚度d2。具体的，在内层芯板(未形成内层图形转移的芯板)的表面覆盖一层干膜(即光刻胶)，将贴好干膜的内层芯板在曝光机台上在第一区域位置采用减铜菲林进曝光处理，进行减铜图形转移，形成第二厚度d2的第一传输线图形。
步骤S112，将第一传输线图形的厚度从第二厚度减小到第一厚度，得到第一厚度的第一传输线图形。
在本步骤中，通过局部减铜的方式将第一传输线图形的厚度从第二厚度d2减小至第一厚度d1，例如为0.5OZ。具体的，对内层芯板上形成的第一传输线图形通过刻蚀等方式，将第一传输图形的厚度从第二厚度d2减至第一厚度d1，并进行退膜处理，去除多余的光刻胶。
步骤S113，在层结构本体的第二区域形成第二传输线图形。
在本步骤中，在层结构本体的第二区域形成第二传输线图形，第二传输图形的厚度即为第二厚度d2。具体的，先进行贴膜处理，涂覆光刻胶，并采用常规方式进行内层曝光。把完成贴膜的具有传输线2铜厚高低差的内层芯板放入含有卤素灯的曝光机台中进行曝光，实现图形转移。对完成线路曝光的内层芯板进行刻蚀，因底铜厚度不同，刻蚀参数需适当调整，以兼顾0.5OZ和1OZ铜刻蚀，得到第二传输线图形。
由于经过步骤S112的处理后，内层芯板上的铜厚度出现高低差，容易导致贴膜不牢。因此，在本公开实施例中增加真空压膜流程，使干膜贴合完整。相应的，在一些实施例中，所述在层结构本体的第二区域形成第二传输线图形(即步骤S113)，包括以下步骤：通过曝光、显影、刻蚀在层结构本体的第二区域形成第二传输线图形，其中，在曝光之前采用真空压膜的方式将光刻胶贴合在层结构本体的述第二区域。
在一些实施例中，如图5所示，所述在层结构本体的第一区域形成第一厚度的第一传输线图形，并在层结构本体的第二区域形成第二厚度的第二传输线图形(即步骤S11)，包括以下步骤：
步骤S111’，在层结构本体的第一区域和第二区域形成第一厚度的第二铜层，并在第二区域内在第二铜层上形成第二传输线图形。
传输线2的初始厚度为第一厚度d1，例如为0.5OZ。在本步骤中，在第一区域和第二区域形成第二铜层，该第二铜层的厚度为第一厚度d1，并在第二区域内的第二铜层上形成第二传输图形，该第二传输图形的厚度为第一厚度d1。具体的，在内层芯板(未形成内层图形转移的芯板)的表面覆盖一层干膜(即光刻胶)，将贴好干膜的内层芯板，在曝光机台上在第二区域位置采用加铜菲林进曝光处理，进行加镀铜图形转移，形成第一厚度d1的第二传输线图形。
步骤S112’，将第二传输线图形的厚度从第一厚度增加到第二厚度，得到第二厚度的第二传输线图形。
在本步骤中，通过局部加铜的方式将第一传输线图形的厚度从第一厚度d1增加至第二厚度d2，例如为1OZ。具体的，对内层芯板上形成的第二传输线图形通过电镀等方式，将第二传输图形的厚度从第一厚度d1增加第二厚度d2，并进行退膜处理，去除多余的光刻胶。
步骤S113’，在层结构本体的第一区域形成第一传输线图形。
在本步骤中，在层结构本体的第一区域形成第一传输线图形，第一传输图形的厚度即为第一厚度d1。具体的，先进行贴膜处理，涂覆光刻胶，并采用常规方式进行内层曝光。把完成贴膜的具有传输线2铜厚高低差的内层芯板放入含有卤素灯的曝光机台中进行曝光，实现图形转移。对完成线路曝光的内层芯板进行刻蚀，因底铜厚度不同，刻蚀参数需适当调整，以兼顾0.5OZ和1OZ铜刻蚀，得到第一传输线图形。
由于经过步骤S112’的处理后，内层芯板上的铜厚度出现高低差，容易导致贴膜不牢。因此，在本公开实施例中增加真空压膜流程，使干膜贴合完整。
相应的，在一些实施例中，所述在层结构本体的第一区域形成第一传输线图形(即步骤 S113’)，包括以下步骤：通过曝光、显影、刻蚀在层结构本体的第一区域形成第一传输线图形，其中，在曝光之前采用真空压膜的方式将光刻胶贴合在层结构本体的第一区域。
本公开实施例提供两种方式形成传输线在第一区域和第二区域的厚度差，既可满足小间距引脚的可制作性，又可满足高速率要求的信号完整性。一种方式是：原始铜厚为1OZ，先把传输线2在第一区域的铜厚从1OZ降低到0.5OZ，第二区域的铜厚保持原始铜厚不变；第二种方式是：原始铜厚为0.5OZ，把传输线2在第二区域的铜厚从0.5OZ增加到1OZ，第一区域的铜厚保持原始铜厚不变。第一区域的铜厚降低到0.5OZ，可刻蚀出2/2mil甚至1.5/1.5mil 超精密线路，大大缩小了差分线需要的空间，使0.6mm引脚间距成为可能。
图6为相关技术与本公开实施例的插入损耗效果对比示意图，图7为相关技术与本公开实施例的回波损耗效果对比示意图。以下结合图6和图7对本公开实施例的测试实验效果进行说明。
如图6所示，图中长虚线曲线为相关技术中0.8mm引脚间距的PCB板的信号插入损耗曲线，图中短虚线曲线为相关技术中1mm引脚间距的PCB板的信号插入损耗曲线，图中实线曲线为本公开实施例0.6mm引脚间距的PCB板的信号插入损耗曲线。图6中横坐标为频率，纵坐标为插入损耗。从图中可以看出，当频率达到一定值时，本公开实施例0.6mm引脚间距的 PCB板的信号插入损耗曲线更接近0，信号损耗更小。
如图7所示，图中长虚线曲线为相关技术中0.8mm引脚间距的PCB板的信号回波损耗曲线，图中短虚线曲线为相关技术中1mm引脚间距的PCB板的信号回波损耗曲线，图中实线曲线为本公开实施例0.6mm引脚间距的PCB板的信号回波损耗曲线。图7中横坐标为频率，纵坐标为回波损耗。从图中可以看出，当频率达到一定值时，相关技术的0.8mm引脚间距和1mm 引脚间距的PCB板的信号回波损耗相对于本公开实施例0.6mm引脚间距的PCB板的信号回波损耗更接近0，信号损耗更大。
本公开实施例的印刷电路板，解决了高速率传输要求下，兼顾金属化孔的信号完整性和可设计加工性的问题。
本公开实施例适用于有高速率的印刷电路板设计产品，尤其适合224G及以上的有线产品和无线产品，可以应用于设计频率达到224Gbps及以上的印刷电路板。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本发明的范围的情况下，可进行各种形式和细节上的改变。

Claims (10)

1.一种印刷电路板，其特征在于，包括层结构本体和用于传输信号的传输线，所述传输线位于所述层结构本体内，所述层结构本体包括第一区域和第二区域，所述第一区域为在所述层结构本体内进行层间信号传输的区域，所述第二区域为除所述第一区域之外的区域；
所述传输线在所述第一区域的第一厚度小于所述传输线在所述第二区域的第二厚度，且所述第一厚度小于或等于预设的第一阈值。
2.如权利要求1所述的印刷电路板，其特征在于，所述传输线为铜线，所述第一阈值为0.5盎司铜箔厚度。
3.如权利要求1所述的印刷电路板，其特征在于，所述第二厚度大于或等于预设的第二阈值。
4.如权利要求3所述的印刷电路板，其特征在于，所述传输线为铜线，所述第二阈值为1盎司铜箔厚度。
5.一种电子设备，其特征在于，包括如权利要求1-4任一项所述的印刷电路板。
6.一种印刷电路板制备方法，其特征在于，所述方法用于制备如权利要求1-4任一项所述的印刷电路板，所述方法包括：
在形成层结构本体的过程中，在所述层结构本体的第一区域形成第一厚度的第一传输线图形，并在所述层结构本体的第二区域形成第二厚度的第二传输线图形，得到包括所述第一传输线图形和所述第二传输线图形的传输线图形；
其中，所述第一区域为在所述层结构本体内进行层间信号传输的区域，所述第二区域为除所述第一区域之外的区域；所述第一厚度小于所述第二厚度，且所述第一厚度小于或等于预设的第一阈值。
7.如权利要求6所述的方法，其特征在于，所述在所述层结构本体的第一区域形成第一厚度的第一传输线图形，并在所述层结构本体的第二区域形成第二厚度的第二传输线图形，包括：
在所述层结构本体的所述第一区域和所述第二区域形成第二厚度的第一铜层，并在所述第一区域内在所述第一铜层上形成第一传输线图形；
将所述第一传输线图形的厚度从所述第二厚度减小到第一厚度，得到所述第一厚度的第一传输线图形；
在所述层结构本体的所述第二区域形成第二传输线图形。
8.如权利要求7所述的方法，其特征在于，所述在所述层结构本体的所述第二区域形成第二传输线图形，包括：
通过曝光、显影、刻蚀在所述层结构本体的所述第二区域形成第二传输线图形，其中，在曝光之前采用真空压膜的方式将光刻胶贴合在所述层结构本体的所述第二区域。
9.如权利要求6所述的方法，其特征在于，所述在所述层结构本体的第一区域形成第一厚度的第一传输线图形，并在所述层结构本体的第二区域形成第二厚度的第二传输线图形，包括：
在所述层结构本体的所述第一区域和所述第二区域形成第一厚度的第二铜层，并在所述第二区域内在所述第二铜层上形成第二传输线图形；
将所述第二传输线图形的厚度从所述第一厚度增加到第二厚度，得到所述第二厚度的第二传输线图形；
在所述层结构本体的所述第一区域形成第一传输线图形。
10.如权利要求9所述的方法，其特征在于，所述在所述层结构本体的所述第一区域形成第一传输线图形，包括：
通过曝光、显影、刻蚀在所述层结构本体的所述第一区域形成第一传输线图形，其中，在曝光之前采用真空压膜的方式将光刻胶贴合在所述层结构本体的所述第一区域。
CN202211040198.7A 2022-08-29 2022-08-29 印刷电路板、电子设备及印刷电路板制备方法 Pending CN117460144A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211040198.7A CN117460144A (zh) 2022-08-29 2022-08-29 印刷电路板、电子设备及印刷电路板制备方法
PCT/CN2023/110102 WO2024045977A1 (zh) 2022-08-29 2023-07-31 印刷电路板、电子设备及印刷电路板制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211040198.7A CN117460144A (zh) 2022-08-29 2022-08-29 印刷电路板、电子设备及印刷电路板制备方法

Publications (1)

Publication Number Publication Date
CN117460144A true CN117460144A (zh) 2024-01-26

Family

ID=89595378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211040198.7A Pending CN117460144A (zh) 2022-08-29 2022-08-29 印刷电路板、电子设备及印刷电路板制备方法

Country Status (2)

Country Link
CN (1) CN117460144A (zh)
WO (1) WO2024045977A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104717850B (zh) * 2013-12-12 2017-12-12 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104684264A (zh) * 2015-02-14 2015-06-03 深圳市五株科技股份有限公司 印刷电路板内层芯板的蚀刻方法
CN108419376B (zh) * 2018-05-14 2022-02-18 星河电路（福建）有限公司 一种选择性局部电镀高厚铜pcb板的制作方法
KR20190131739A (ko) * 2018-05-17 2019-11-27 이오에스(주) 인쇄회로기판 및 그 제조 방법
CN111148378B (zh) * 2020-01-09 2021-04-06 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法
CN114641133A (zh) * 2020-12-16 2022-06-17 深南电路股份有限公司 局部厚铜结构加工方法、局部厚铜电路板及加工方法
CN114126260A (zh) * 2021-11-02 2022-03-01 大连崇达电路有限公司 一种内层6oz外层12oz的超厚铜PCB板的制作方法

Also Published As

Publication number Publication date
WO2024045977A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
US10674610B1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US10993331B2 (en) High-speed interconnects for printed circuit boards
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US8633392B2 (en) Circuit board with high-density circuit patterns
US20080102410A1 (en) Method of manufacturing printed circuit board
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
US11089674B2 (en) Wiring substrate and method for manufacturing wiring substrate
US9788437B2 (en) Method for manufacturing printed circuit board with etching process to partially remove conductive layer
US20070272654A1 (en) Method for Manufacturing Circuit Board
JP2000349437A (ja) 多層配線基板とその製造方法
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
JP5407470B2 (ja) 多層回路基板の製造方法
CN117460144A (zh) 印刷电路板、电子设备及印刷电路板制备方法
WO2020247062A1 (en) Systems and methods of manufacturing circuit boards
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
US20050092518A1 (en) Multilayer printed wiring board and its manufacturing method
US20090166059A1 (en) Circuit board and process thereof
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
WO2024045975A1 (zh) 印刷电路板、电子设备及印刷电路板制备方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JPH0462894A (ja) 多層印刷配線板とその製造方法
US11696391B2 (en) Wiring substrate and method of manufacturing the same
JP4160813B2 (ja) 多層回路基板の製造法
KR100332864B1 (ko) 메모리 모듈기판의 제조방법
CN117979583A (zh) 一种过孔制造方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination