KR20190131739A

KR20190131739A - 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR20190131739A
Application number: KR1020180056493A
Authority: KR
Inventors: 이종윤; 정동출; 송민수
Original assignee: 이오에스(주)
Priority date: 2018-05-17
Filing date: 2018-05-17
Publication date: 2019-11-27

Abstract

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 기존에 구현 가능한 각 동박 두께별 line/space 대비 회로 밀집도를 올리기 위해 동박 두께의 half 두께 만큼 패턴을 에칭하는 Heavy copper half 패턴 에칭 단계(S1-4) 등을 특징으로 갖는 인쇄회로기판 및 그 제조 방법에 관한 것이다.

Description

인쇄회로기판 및 그 제조 방법 {PCB and Manufacturing method of PCB}

일반적으로 PCB 적층을 할 때에는 내층 원판이라는 것을 사용한다. 기존에 사용하는 프리프레그에 동박을 적층해서 하나의 제품을 이루도록 라미네이팅 하는 것을 원판이라 하는데, 그 원판에 동박을 이용하여 회로를 형성하도록 프레스에 붙인다.

도 1에 도시된 바와 같이, 종래에는 재단, 내층 회로 형성, 내층 검사, 적층 드릴, 도금, 외층 회로 형성, 외층 검사, 인쇄, 표면처리, BBT, 라우터, 및 최종 & 출하 검사 단계로 구성된다.

그러나 PCB를 12온스짜리로 만들 때는 12온스 두께에 해당되는 하나의 동판을 이용하게 되는데, 한번에 12온스 두께의 카파를 갖도록 회로를 형성하려면, 회로의 밀집도가 높지 못하는 패턴을 갖는 문제가 있었다.

또한 전류량이 많은 제품에 사용되는 PCB의 경우 두꺼운 동박 두께(7~15 oz)가 요구 되는데 설계상의 제한으로 동박 두께에 맞는 line /space를 확보하기 어려운 경우가 발생 되었다.

또한 표 1과 같은 기존의 방법은 모든 회로폭과 회로 간격에 대해 한번에 붙여서 전부 에칭을 하는 방법이어서 패턴이 의도하지 않게 크게 형성되는 문제점이 있었다.

따라서 7oz 이상의 동판을 사용하는 경우 기존에 구현 가능한 각 동박 두께별 line/space 대비 회로 밀집도를 올릴 수 있는 새로운 방법이 필요하게 되었다.

한국공개특허 제1997-0078781호 한국등록특허 제1390696호 일본공개특허 제2012-045887호 한국공개특허 제2016-0027587호

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 동박의 선택적 패턴의 형성을 위해 동박 두께의 반만 에칭한 인쇄회로기판을 제공하기 위한 목적이 있다.

또한 본 발명은 PCB에 동박을 하프 에칭하고 나면, 취급이 어려우므로 해당 부분만 prepreg 프레스 작업하여 케리어 레이어를 형성하여 정합시킨 인쇄회로기판을 제공하기 위한 목적이 있다.

상기 과제를 해결하기 위하여 본 발명은 재료를 준비하고 재단하는 단계; 일정 oz의 high heavy copper의 상하 패턴 정합을 위해 DI 장비를 통해 노광하기 위한 가이드홀 드릴 단계; High heavy copper 층의 내층부를 노광하는 Heavy copper 패턴 노광 단계; 동박 두께의 half 두께 만큼 패턴을 에칭하는 Heavy copper half 패턴 에칭 단계; Copper의 접착력 강화를 위해 옥사이드 처리하는 Copper 옥사이드 단계; Half 패턴을 에칭한 copper층과 prepreg을 프레스하여 heavy copper layer를 가진 Carrier layer 형성 단계; 전체 정합을 위한 Guide홀 가공 단계; 내층 원판을 재단하는 단계; 내층 원판에 회로를 형성하는 내층 회로 형성 단계; 가이드홀을 가공하는 단계; 내층을 검사하는 단계; 옥사이드 처리 단계; 형성된 carrier layer와 내층 CCL과 적층하는 단계; 드릴 단계; 도금 단계; Carrier 형성 전 heavy cooer에 가공한 DI guide hole을 이용하여 패턴의 상하 정합도를 향상 시키는 외층 회로 형성 단계; 외층 검사 단계; 외층 copper 두께가 낮아짐으로 인해 PSR ink의 두께가 낮아져 언더컷을 포함하는 불량 요인 감소시키는 인쇄 단계; 표면처리 단계; BBT 검사 단계; 라우터 외형 가공 단계; 및 최종 & 출하 검사 단계;로 이루어진다.

상기 high heavy copper는 7oz 내지 20oz이하인 것을 특징으로 한다.

본 발명은 재료를 준비하고 재단하고, 일정 oz의 high heavy copper의 상하 패턴 정합을 위해 노광하기 위한 가이드홀 드릴가공 후 DI 장비를 통해 노광시켜 가공하는 Carrier layer 형성 단계, 일반 내층 형성 단계, 전체 정합 단계를 포함하는 인쇄회로기판 제조 방법에 있어서, High heavy copper 층의 내층부를 노광하고, 동박 두께의 half 두께 만큼 패턴을 에칭하는 Half 이미지 생성 단계로 이루어지되, 상기 동박에서 인쇄회로패턴을 형성하는 영역에서 동박 두께의 반만 회로 패턴을 하프에칭하고, 상기 하프 에칭 후 해당 부분만 prepreg 프레스 작업하여 케리어 레이어를 형성하여 정합하는 것을 특징으로 한다.

상기 Half 이미지 생성 단계는 노광, 현상, 부식, 및 박리 단계 인 것을 특징으로 한다.

상기와 같이 이루어지는 본 발명의 동박 단면은 먼저 반을 에칭하고 적층한 다음에 다시 에칭을 하기 때문에 패턴이 더 가늘게 형성할 수 있다.

또한 본 발명은 미리 하프 에칭 방법을 사용하여 동박 두께에 맞는 line /space를 확보할 수 있다.

또한 본 발명은 7oz 이상의 동판을 사용하는 경우에도 기존에 구현 가능한 각 동박 두께별 line/space 대비 회로 밀집도를 크게 올릴 수 있다.

도 1은 본 발명에 따라 인쇄회로기판의 전체적인 구성을 보여주는 도면이다.
도 2는 종래 발명과 본 발명의 절단면 비교(회로 형성에 대한 집적도 비교)한 것을 보여주는 도면이다.
도 3은 본 발명의 일실시예에 따른 Sub 1 단계를 보여주는 도면이다.
도 4는 본 발명의 일실시예에 따른 Sub 2, 3 단계를 보여주는 도면이다.
도 5는 본 발명의 일실시예에 따른 Sub 1 단계의 절단면 모습을 보여주는 도면이다.
도 6, 7, 8은 본 발명의 일실시예에 따른 Sub 2, 3단계의 절단면 모습을 보여주는 도면이다.
도 9는 본 발명의 일실시예에 따른 Direct image(DI) 장비 사진을 보여주는 도면이다.
도 10은 본 발명의 일실시예에 따른 제품 cross section 사진을 보여주는 도면이다.

본 발명을 충분히 이해하기 위해서 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상세히 설명하는 실시예로 한정되는 것으로 해석되어서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어 표현될 수 있다. 각 도면에서 동일한 부재는 동일한 참조부호로 도시한 경우가 있음을 유의하여야 한다. 또한, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.

도 1은 본 발명에 따라 인쇄회로기판의 전체적인 구성을 보여주는 도면이고, 도 2는 종래 발명과 본 발명의 절단면 비교(회로 형성에 대한 집적도 비교)한 것을 보여주는 도면이다.

도 2에서처럼 본 발명은 미리 하프 에칭 방법을 사용하여 동박 두께에 맞는 line /space를 확보할 수 있고, 각 동박 두께별 line/space 대비 회로 밀집도를 크게 올릴 수 있다. 이하 그 방법에 대해 자세히 설명한다.

도 3은 본 발명의 일실시예에 따른 Sub 1 단계를 보여주는 도면이고, 도 4는 본 발명의 일실시예에 따른 Sub 2, 3 단계를 보여주는 도면이며, 도 5는 본 발명의 일실시예에 따른 Sub 1 단계의 절단면 모습을 보여주는 도면이고, 도 6, 7, 8은 본 발명의 일실시예에 따른 Sub 2, 3단계의 절단면 모습을 보여주는 도면이다.

도 3에 도시된 바와 같이 본 발명은 재료를 준비하고 재단하는 단계(S1-1), 일정 oz의 high heavy copper(10)의 상하 패턴 정합을 위해 도 9의 DI(direct image) 장비를 통해 노광하기 위한 가이드홀 드릴 단계(S1-2), High heavy copper 층의 내층부를 노광하는 Heavy copper 패턴 노광 단계(S1-3), 동박 두께의 half 두께 만큼 패턴을 에칭하는 Heavy copper half 패턴 에칭 단계(S1-4), Copper의 접착력 강화를 위해 옥사이드 처리하는 Copper 옥사이드 단계(S1-5), Half 패턴을 에칭한 copper층과 prepreg를 프레스하여 Carrier layer(20)를 형성하는 Carrier layer 형성 단계(S1-6), 전체 정합을 위한 Guide홀 가공 단계(S1-7) 등으로 구성된다.

여기에서 S1-4 단계에서는 회로 형성하는 동박 두께를 절반으로 줄이는 효과가 있어 공정능력의 향상과 미세회로 형성을 기대할 수 있다.

도 4에 도시된 바와 같이 본 발명은 내층 원판(30)을 재단하는 단계(S2-1), 내층 원판에 회로를 형성하는 내층 회로 형성 단계(S2-2), 가이드홀을 가공하는 단계(S2-3), 내층을 검사하는 단계(S2-4), 옥사이드 처리 단계(S2-5) 등으로 구성된다.

그리고 옥사이드 처리 단계(S2-5) 등을 통해 회로 패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 강화를 위한 공정으로 화학적인 방법을 사용하여 동박을 강제로 산화시켜 표면을 러프(Rough)하게 만든다.

도 6, 7, 8에 도시된 바와 같이 형성된 carrier layer와 내층 CCL과 적층하는 단계(S3-1), 드릴 단계(S3-2), 도금 단계(S3-3), Carrier 형성 전 heavy cooer에 가공한 DI guide hole을 이용하여 패턴의 상하 정합도를 향상 시키는 외층 회로 형성 단계(S3-4), 외층 검사 단계(S3-5), 외층 copper 두께가 낮아짐으로 인해 PSR ink의 두께가 낮아져 언더컷을 포함하는 불량 요인 감소시키는 인쇄층(40)을 인쇄하는 단계(S3-6), 표면처리 단계(S3-7), BBT(Bare Board Test) 검사 단계(S3-8), 라우터 외형 가공 단계(S3-9), 최종 & 출하 검사 단계(S3-10) 등으로 구성된다.

이 때 Soldering 땜납의 브리지 발생으로 방지하고 노출된 회로의 산화를 방지하기 위하여 영구적인 Epoxy 성분의 Solder Mask로 절연 잉크를 도포한다.

또한 PSR(Photo Solder Resist) 불변성 잉크를 사용하여 비 활용영역을 코팅한다.

또한 BBT 검사는 회로연결을 확인하기 위해 전기적인 시험을 실시하는 공정으로 회로상의 전기적 결함 즉, Open & Short 등 전기적 성능을 Multi-Tester로 시험한다.

상술한 본 발명에 따른 인쇄회로기판 제조 방법은 바람직하게는 7oz 내지 20oz이하의 동박에 적용되지만 이에 한정되는 것은 아니다.

즉 아래 표 2에 도시된 바와 같이, Coper 두께가 7 oz일 경우 회로폭(line) 200㎛, 회로간격(space) 200㎛, 3.5 oz 하프 에칭 조건을 갖는다.

또한 8 oz일 경우, 회로폭 200㎛, 회로간격 200㎛, 4 oz 하프 에칭 조건을 갖는다.

또한 9 oz일 경우, 회로폭 250㎛, 회로간격 250㎛, 4.5 oz 하프 에칭 조건을 갖는다.

또한 10 oz일 경우, 회로폭 250㎛, 회로간격 250㎛, 5 oz 하프 에칭 조건을 갖는다.

또한 11 oz일 경우, 회로폭 300㎛, 회로간격 300㎛, 5.5 oz 하프 에칭 조건을 갖는다.

본 발명의 다른 실시예로서 종래의 일반적인 재료를 준비하고 재단하고, 일정 oz의 high heavy copper의 상하 패턴 정합을 위해, 노광하기 위한 가이드홀 드릴 가공 후 DI(direct image) 장비를 통해 노광시켜 가공하는 Carrier layer 형성 단계(Sub 1), 일반 내층 형성 단계 (Sub 2), 전체 정합 단계(main)를 포함하는 일반적 방법에서 High heavy copper 층의 내층부를 노광하고, 동박 두께의 half 두께 만큼 패턴을 에칭하는 Half 이미지 생성 단계를 적용할 수 있다.

상기 동박에서 인쇄회로패턴을 형성하는 영역에서 동박 두께의 반만 회로 패턴을 하프에칭하고, 상기 하프 에칭 후 해당 부분만 prepreg 프레스 작업하여 케리어 레이어를 형성하여 정합한다.

또한 상기 Half 이미지 생성 단계는 노광, 현상, 부식, 및 박리 단계이다.

10 : copper
20 : Carrier layer
30 : 내층 원판
40 : 인쇄층

Claims

재료를 준비하고 재단하는 단계(S1-1); 일정 oz의 high heavy copper의 상하 패턴 정합을 위해 DI 장비를 통해 노광하기 위한 가이드홀 드릴 단계(S1-2); High heavy copper 층의 내층부를 노광하는 Heavy copper 패턴 노광 단계(S1-3); 동박 두께의 half 두께 만큼 패턴을 에칭하는 Heavy copper half 패턴 에칭 단계(S1-4); Copper의 접착력 강화를 위해 옥사이드 처리하는 Copper 옥사이드 단계(S1-5); Half 패턴을 에칭한 copper층과 prepreg을 프레스하여 Carrier layer를 형성하는 Carrier layer 형성 단계(S1-6); 전체 정합을 위한 Guide홀 가공 단계(S1-7);
내층 원판을 재단하는 단계(S2-1); 내층 원판에 회로를 형성하는 내층 회로 형성 단계(S2-2); 가이드홀을 가공하는 단계(S2-3); 내층을 검사하는 단계(S2-4); 옥사이드 처리 단계(S2-5);
형성된 carrier layer와 내층 CCL과 적층하는 단계(S3-1); 드릴 단계(S3-2); 도금 단계(S3-3); Carrier 형성 전 heavy cooer에 가공한 DI guide hole을 이용하여 패턴의 상하 정합도를 향상 시키는 외층 회로 형성 단계(S3-4); 외층 검사 단계(S3-5); 외층 copper 두께가 낮아짐으로 인해 PSR ink의 두께가 낮아져 언더컷을 포함하는 불량 요인 감소시키는 인쇄 단계(S3-6); 표면처리 단계(S3-7); BBT(Bare Board Test) 검사 단계(S3-8); 라우터 외형 가공 단계(S3-9); 및 최종 & 출하 검사 단계(S3-10);로 이루어진 인쇄회로기판 제조 방법.
제1항에 있어서,
상기 high heavy copper는 7oz 내지 20oz이하인 것을 특징으로 하는 인쇄회로기판 제조 방법.
재료를 준비하고 재단하고, 일정 oz의 high heavy copper의 상하 패턴 정합을 위해, 노광하기 위한 가이드홀 드릴가공 후 DI(direct image) 장비를 통해 노광시켜 가공하는 Carrier layer 형성 단계(Sub 1), 일반 내층 형성 단계 (Sub 2), 전체 정합 단계(main)를 포함하는 인쇄회로기판 제조 방법에 있어서,
High heavy copper 층의 내층부를 노광하고, 동박 두께의 half 두께 만큼 패턴을 에칭하는 Half 이미지 생성 단계로 이루어지되,
상기 동박에서 인쇄회로패턴을 형성하는 영역에서 동박 두께의 반만 회로 패턴을 하프에칭하고, 상기 하프 에칭 후 해당 부분만 prepreg 프레스 작업하여 케리어 레이어를 형성하여 정합하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
제1항에 있어서,
상기 Half 이미지 생성 단계는 노광, 현상, 부식, 및 박리 단계 인 것을 특징으로 하는 인쇄회로기판 제조 방법.
제1항에 따른 인쇄회로기판 제조 방법으로 제조된 인쇄회로기판.