TWI637662B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI637662B
TWI637662B TW105105190A TW105105190A TWI637662B TW I637662 B TWI637662 B TW I637662B TW 105105190 A TW105105190 A TW 105105190A TW 105105190 A TW105105190 A TW 105105190A TW I637662 B TWI637662 B TW I637662B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
outer layer
circuit board
copper foil
Prior art date
Application number
TW105105190A
Other languages
English (en)
Other versions
TW201733412A (zh
Inventor
李衛祥
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201733412A publication Critical patent/TW201733412A/zh
Application granted granted Critical
Publication of TWI637662B publication Critical patent/TWI637662B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Abstract

一種電路板，包括內層結構、第一外層結構及電磁遮罩材料。所述內層結構包括第一內層線路。所述第一內層線路包括電磁遮罩連接墊。所述電磁遮罩連接墊表面形成有鍍銅層。該第一外層結構形成在所述第一內層線路及所述鍍銅層表面。所述鍍銅層完全覆蓋所述電磁遮罩連接墊且部分內埋在所述第一外層結構中。自所述鍍銅層背離所述電磁遮罩連接墊的表面向所述鍍銅層內部形成有U形槽。所述第一外層結構對應所述U形槽開設有一開口。所述電磁遮罩材料充滿所述U形槽及所述開口。

Description

電路板及其製作方法
本發明涉及一種電路板及一種電路板製作方法。
隨著電子產品向高性能、多功能、易攜帶方向發展，印刷電路板出現了將電磁遮罩連接墊外露的設計。在製作外層電路時，為使電磁遮罩連接墊外露，通常會在所述電磁遮罩連接墊對應的區域進行預蝕刻及沖型以將該區域對應的外層銅箔及介電層移除。為對該外露電磁遮罩連接墊進行保護，通常會壓合幹膜。然而，由於外層銅箔及介電層移除後，在該外露區域形成斷差，壓合幹膜時，幹膜與電磁遮罩連接墊之間容易形成氣泡。氣泡的存在將導致在進行後續處理時，蝕刻藥水灌入咬噬該外露的電磁遮罩連接墊而導致針孔不良產生。另外，壓合幹膜形成抗蝕層時，由於曝光對位公差，導致在電磁遮罩連接墊邊緣會有銅環殘留。
有鑑於此，有必要提供一種能夠解決上述技術問題的電路板及電路板製作方法。
一種電路板，包括內層結構、第一外層結構及電磁遮罩材料。所述內層結構包括第一內層線路。所述第一內層線路包括電磁遮罩連接墊。所述電磁遮罩連接墊表面形成有鍍銅層。該第一外層結構形成在所述第一內層線路及所述鍍銅層表面。所述鍍銅層完全覆蓋所述電磁遮罩連接墊且部分內埋在所述第一外層結構中。自所述鍍銅層背離所述電磁遮罩連接墊的表面向所述鍍銅 層內部形成有U形槽。所述第一外層結構對應所述U形槽開設有一開口。所述電磁遮罩材料充滿所述U形槽及所述開口。
一種電路板製作方法，包括：提供內層結構，所述內層結構包括內層電路板及鍍銅層，所述內層電路板包括第一內層線路，所述第一內層線路包括電磁遮罩連接墊，所述鍍銅層形成在所述電磁遮罩連接墊表面，並延伸至所述電磁遮罩連接墊外；在所述第一內層線路及所述鍍銅層表面形成第一外層基板，所述第一外層基板對應所述電磁遮罩連接墊開設有一開口，所述開口貫穿所述第一外層基板，所述第一外層基板包括第一外層銅箔，所述第一外層銅箔位於所述第一外層基板遠離所述第一內層線路的一側；在所述第一外層銅箔表面形成圖案化的第一抗蝕層，所述開口及部分所述第一外層銅箔自所述第一抗蝕層露出；蝕刻移除自所述第一抗蝕層露出的部分所述第一外層銅箔以形成第一外層線路，及蝕刻移除部分自所述開口露出的鍍銅層以形成U形槽；在所述U形槽及所述開口中填充電磁遮罩材料。
相較於先前技術，本發明提供的電路板由於在所述電磁遮罩連接墊表面形成有鍍銅層，在蝕刻形成外層線路時，無需形成抗蝕層遮蔽所述電磁遮罩連接墊，因此，可避免形成抗蝕層時，在所述電磁遮罩連接墊處藏有氣泡而導致針孔產生，同時，也可避免形成抗蝕層時曝光對位公差，導致在所述電磁遮罩連接墊邊緣的銅環殘留。
100‧‧‧電路板
10‧‧‧內層結構
11‧‧‧內層電路板
12‧‧‧鍍銅層
111‧‧‧內層介電層
112‧‧‧第一內層線路
113‧‧‧第二內層線路
1111‧‧‧第一導通孔
1121‧‧‧電磁遮罩連接墊
101‧‧‧內層基板
1012‧‧‧第一內層銅箔
1013‧‧‧第二內層銅箔
1014‧‧‧預形成連接墊區
1015‧‧‧周邊區
1011‧‧‧第一盲孔
201‧‧‧第一外層基板
202‧‧‧第二外層基板
211‧‧‧開口
212‧‧‧第一外層介電層
213‧‧‧第一外層銅箔
214‧‧‧第一膠層
221‧‧‧第二外層介電層
222‧‧‧第二外層銅箔
223‧‧‧第二膠層
215‧‧‧第二導通孔
224‧‧‧第三導通孔
23‧‧‧第一抗蝕層
24‧‧‧第二抗蝕層
216‧‧‧第一外層線路
121‧‧‧U形槽
225‧‧‧第二外層線路
31‧‧‧第一覆蓋層
32‧‧‧第二覆蓋層
40‧‧‧電磁遮罩材料
21‧‧‧第一外層結構
22‧‧‧第二外層結構
圖1為本發明具體實施方式提供的內層結構的剖面示意圖。
圖2為本發明具體實施方式提供的內層基板的剖面示意圖。
圖3為自圖2的第一內層銅箔背離第二內層銅箔的表面向內層基板開設第一盲孔後的剖面示意圖。
圖4為將圖3中的第一盲孔製作形成第一導通孔，並形成鍍銅層後的剖面示意圖。
圖5為本發明具體實施方式提供的第一外層基板及第二外層基板的剖面示意圖。
圖6為將圖5的第一外層基板及第二外層基板分別形成在圖1的第一內層線路及第二內層線路後的剖面示意圖。
圖7為在圖6的第一外層基板中形成第二導通孔及在所述第二外層基板中形成第三導通孔後的剖面示意圖。
圖8為在圖7的第一外層銅箔表面形成圖案化的第一抗蝕層，及在第二外層銅箔表面形成圖案化的第二抗蝕層後的剖面示意圖。
圖9為蝕刻移除圖8中自第一抗蝕層露出的部分第一外層銅箔，自開口露出的鍍銅層及自第二抗蝕層露出的第二外層銅箔層，以分別形成第一外層線路，U形槽及第二外層線路後的剖面示意圖。
圖10為在圖9的第一外層線路表面形成第一覆蓋層及在第二外層線路表面形成第二覆蓋層後的剖面示意圖。
圖11為在圖10的U形槽及開口中填充電磁遮罩材料後的剖面示意圖。
下面結合具體實施方式對本發明提供的電路板及電路板製作方法作進一步說明。
本發明實施方式提供的電路板製作方法，包括以下步驟。
第一步，請參閱圖1，提供一個內層結構10。
本實施方式中，所述內層結構10包括內層電路板11及鍍銅層12。所述內層電路板11包括內層介電層111、第一內層線路112及第二內層線路113。所述第一內層線路112及第二內層線路113位於所述內層介電層111的相背兩側。所述第一內層線路112及第二內層線路113藉由貫穿所述內層介電層111的第一導通孔1111電連接。所述第一內層線路112包括電磁遮罩連接墊1121。所述鍍銅層12完全覆蓋所述電磁遮罩連接墊1121，所述鍍銅層12的邊緣伸出至所述電磁遮罩連接墊1121之外。
所述內層結構10可藉由如下方式獲得。
首先，請參閱圖2，提供一個內層基板101。所述內層基板101包括內層介電層111、第一內層銅箔1012及第二內層銅箔1013。所述第一內層銅箔1012及第二內層銅箔1013位於所述內層介電層111的相背兩側。所述第一內層銅箔1012包括一個預形成連接墊區1014及圍繞所述預形成連接墊區1014的周邊區1015。
接著，請參閱圖3，自所述第一內層銅箔1012背離所述第二內層銅箔1013的表面向所述內層基板101開設第一盲孔1011。所述第一盲孔1011位於所述周邊區1015。所述第一盲孔1011貫穿所述第一內層銅箔1012及所述內層介電層111。部分所述第二內層銅箔1013自所述第一盲孔1011露出。
接著，請參閱圖4，將所述第一盲孔1011電鍍形成第一導通孔1111，及在所述預形成連接墊區1014表面形成鍍銅層12。所述鍍銅層12完全覆蓋所述預形成連接墊區1014，並延伸至部分所述周邊區1015。
接著，請再次參閱圖1，選擇性地移除部分所述第一內層銅箔1012以形成第一內層線路112，所述預形成連接墊區1014對應的部分所述第一內層線路112作為電磁遮罩連接墊1121；選擇性地移除部分所述第二內層銅箔1013以形成第二內層線路113。
第二步，請參閱圖5，提供第一外層基板201及第二外層基板202。
所述第一外層基板201開設有開口211。所述開口211貫穿所述第一外層基板201。本實施方式中，所述第一外層基板201包括第一外層介電層212，第一外層銅箔213及第一膠層214。所述第一外層銅箔213及第一膠層214位於所述第一外層介電層212的相背兩側。所述開口211貫穿所述第一外層介電層212，所述第一外層銅箔213及所述第一膠層214。所述第二外層基板202包括第二外層介電層221，第二外層銅箔222及第二膠層223。所述第二外層銅箔222及所述第二膠層223位於所述第二外層介電層221的相背兩側。
本實施方式中，所述開口211可藉由沖型方式形成。
第三步，請參閱圖6，將所述第一外層基板201形成在所述第一內層線路112及所述鍍銅層12上，及將所述第二外層基板202形成在所述第二內層線路113上。
所述第一外層介電層212位於所述第一外層銅箔213及所述第一內層線路112之間。所述第一膠層214位於所述第一外層介電層212與所述第一內層線路112之間。所述開口211與所述電磁遮罩連接墊1121對應。所述鍍銅層12部分嵌埋在所述第一膠層214之中。所述鍍銅層對應於所述電磁遮罩連接墊1121的部分12自所述開口211露出。所述第二外層介電層221位於所述第二外層銅箔222及所述第二內層線路113之間。所述第二膠層223位於所述第二外層介電層221與所述第二內層線路113之間。
第四步，請參閱圖7，在所述第一外層基板201中形成第二導通孔215，及在所述第二外層基板202中形成第三導通孔224。
所述第二導通孔215貫穿所述第一外層基板201。所述第一內層線路112及所述第一外層銅箔213藉由所述第二導通孔215電連接。所述第三導通孔224貫穿所述第二外層基板202。所述第二內層線路113與所述第二外層銅箔222藉由所述第三導通孔224電連接。
所述第二導通孔215及第三導通孔224可藉由鐳射燒蝕及電鍍方式形成。
第五步，請參閱圖8，在所述第一外層銅箔213表面形成圖案化的第一抗蝕層23，及在所述第二外層銅箔222表面形成圖案化的第二抗蝕層24。
所述開口211自所述第一抗蝕層23露出。所述第一抗蝕層23及第二抗蝕層24可由幹膜藉由曝光顯影方式形成。
第六步，請參閱圖9，蝕刻移除自所述第一抗蝕層23露出的部分所述第一外層銅箔213，以形成第一外層線路216；蝕刻移除部分自所述開口211露出的鍍銅層12，以形成U形槽121；及蝕刻移除自所述第二抗蝕層24露出的第二外層銅箔層，以形成第二外層線路225。
第七步，請參閱圖10，移除所述第一抗蝕層23及第二抗蝕層24；然後，在所述第一外層線路216表面形成第一覆蓋層31；並在所述第二外層線路225表面形成第二覆蓋層32。
本實施方式中，所述開口211及部分所述第一外層介電層212自所述第一覆蓋層31露出。部分所述第二外層介電層221自所述第二覆蓋層32露出。
第八步，請參閱圖11，在所述U形槽121及所述開口211中填充電磁遮罩材料40。
所述電磁遮罩材料40填滿所述U形槽121及所述開口，並覆蓋部分自所述第一覆蓋層31露出的第一外層介電層212。
其他實施方式中，在所述U形槽121及所述開口211中填充電磁遮罩材料40之前，所述電路板製作方法還包括電鍍填充所述U形槽121及部分所述開口211的步驟。
其他實施方式中，可省略在所述第一外層線路216表面形成第一覆蓋層31及在所述第二外層線路225表面形成第二覆蓋層32的步驟。
其他實施方式中，所述內層結構10可不包括所述鍍銅層12。此時，在所述U形槽121及所述開口211中填充電磁遮罩材料40之前，所述電路板製作方法還包括電鍍填充所述U形槽121及部分所述開口211的步驟。
本發明實施方式還提供一種電路板100。所述電路板100可藉由上述電路板製作方法制得。
請再次參閱圖11，所述電路板100包括內層結構10，第一外層結構21，第二外層結構22，第一覆蓋層31、第二覆蓋層32及電磁遮罩材料40。
本實施方式中，所述內層結構10包括內層電路板11及鍍銅層12。所述內層電路板11包括內層介電層111、第一內層線路112及第二內層線路113。所述第一內層線路112及第二內層線路113位於所述內層介電層111的相背兩側。所述第一內層線路112及第二內層線路113藉由貫穿所述內層介電層111的第一導通孔1111電連接。所述第一內層線路112包括電磁遮罩連接墊1121。所述鍍銅層12完全覆蓋所述電磁遮罩連接墊1121，所述鍍銅層12的邊緣伸出至所述電磁遮罩連接墊1121之外並內埋在所述第一外層結構21之中。自所述鍍銅層12遠離所述第一內層線路112的表面向所述鍍銅層12內形成有U形槽121。所述U形槽121與所述電磁遮罩連接墊1121對應。
所述第一外層結構21形成在所述第一內層線路112及所述鍍銅層12表面。
所述第一外層結構21對應所述電磁遮罩連接墊1121開設有貫穿所述第一外層結構21的開口211。所述U形槽121與所述開口211對應連通。本實施方式中，所述第一外層結構21包括第一外層介電層212、第一外層線路216及第一膠層214。所述第一外層介電層212位於所述第一外層線路216及所述第一膠層214之間。所述第一膠層214位於所述第一外層介電層212與所述第一內層線路112之間。所述第一外層線路216藉由貫穿所述第一外層結構21的第二導通孔215與所述第一內層線路112電連接。
所述第一覆蓋層31形成在所述第一外層線路216表面。所述開口211及部分所述第一外層介電層212自所述第一覆蓋層31露出。
所述電磁遮罩材料40填滿所述U形槽121及所述開口211，並形成在部分自所述第一覆蓋層31露出的第一外層介電層212表面。
所述第二外層結構22形成在所述第二內層線路113表面。
所述第二外層結構22包括第二外層介電層221，第二外層線路225及第二膠層223。所述第二外層介電層221位於所述第二外層線路225與所述第二膠層223之間。所述第二膠層223位於所述第二外層介電層221與所述第二內層線路113之間。所述第二外層線路225藉由貫穿所述第二外層結構22的第三導通孔224與所述第二內層線路113電連接。
所述第二覆蓋層32形成在所述第二外層線路225表面。部分所述第二外層介電層221自所述第二覆蓋層32露出。
其他實施方式中，所述第一覆蓋層31及第二覆蓋層32可省略。
其他實施方式中，所述U形槽121及部分所述開口211內形成有鍍銅層，所述電磁遮罩材料40形成在所述鍍銅層上，填滿所述開口211，並覆蓋部分自所述第二覆蓋層32露出的第二外層介電層221。
相較於先前技術，本發明提供的電路板由於在所述電磁遮罩連接墊表面形成有鍍銅層，在蝕刻形成外層線路時，無需形成抗蝕層遮蔽所述電磁遮罩連接墊，因此，可避免形成抗蝕層時，在所述電磁遮罩連接墊處藏有氣泡 而導致針孔產生，同時，也可避免形成抗蝕層時曝光對位公差，導致在所述電磁遮罩連接墊邊緣的銅環殘留。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式及所列之數據為作試驗及參考之所用，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

Claims (10)

  1. 一種電路板，包括內層結構、第一外層結構及電磁遮罩材料，所述內層結構包括第一內層線路，所述第一內層線路包括電磁遮罩連接墊，所述電磁遮罩連接墊表面形成有鍍銅層，該第一外層結構形成在所述第一內層線路及所述鍍銅層表面，所述鍍銅層完全覆蓋所述電磁遮罩連接墊且部分內埋在所述第一外層結構中，自所述鍍銅層背離所述電磁遮罩連接墊的表面向所述鍍銅層內部形成有U形槽，所述第一外層結構對應所述U形槽開設有一開口，所述電磁遮罩材料充滿所述U形槽及所述開口。
  2. 如請求項1所述的電路板，其中，所述內層結構還包括內層介電層及第二內層線路，所述第一內層線路及第二內層線路位於所述內層介電層的相背兩側，所述第一內層線路藉由貫穿所述內層介電層的導通孔與所述第二內層線路電連接。
  3. 如請求項1所述的電路板，其中，所述第一外層結構包括第一外層介電層及第一外層線路，所述第一外層介電層位於所述第一外層線路與所述第一內層線路之間，所述第一外層線路藉由貫穿所述第一外層介電層的導通孔與所述第一內層線路電連接。
  4. 如請求項3所述的電路板，其中，所述第一外層結構還包括第一膠層，所述第一膠層位於所述第一外層介電層與所述第一內層線路之間。
  5. 如請求項2所述的電路板，其中，所述電路板還包括形成在所述第二內層線路表面的第二外層結構，所述第二外層結構包括第二外層介電層及第二外層線路，所述第二外層介電層位於所述第二外層線路與所述第二內層線路之間，所述第二外層線路藉由貫穿所述第二外層介電層的導通孔與所述第二內層線路電連接。
  6. 如請求項5所述的電路板，其中，所述第二外層結構還包括第二膠層，所述第二膠層位於所述第二外層介電層與所述第二內層線路之間。
  7. 一種電路板製作方法，包括：提供內層結構，所述內層結構包括內層電路板及鍍銅層，所述內層電路板包括第一內層線路，所述第一內層線路包括電磁遮罩連接墊，所述鍍銅層形成在所述電磁遮罩連接墊表面，並延伸至所述電磁遮罩連接墊外；在所述第一內層線路及所述鍍銅層表面形成第一外層基板，所述第一外層基板對應所述電磁遮罩連接墊開設有一開口，所述開口貫穿所述第一外層基板，所述第一外層基板包括第一外層銅箔，所述第一外層銅箔位於所述第一外層基板遠離所述第一內層線路的一側；在所述第一外層銅箔表面形成圖案化的第一抗蝕層，所述開口及部分所述第一外層銅箔自所述第一抗蝕層露出；蝕刻移除自所述第一抗蝕層露出的部分所述第一外層銅箔以形成第一外層線路，及蝕刻移除部分自所述開口露出的鍍銅層以形成U形槽；在所述U形槽及所述開口中填充電磁遮罩材料。
  8. 如請求項7所述的電路板製作方法，其中，在蝕刻移除自所述第一抗蝕層露出的部分所述第一外層銅箔以形成第一外層線路，及蝕刻移除部分自所述開口露出的鍍銅層以形成U形槽之後，及在所述U形槽及所述開口中填充電磁遮罩材料之前，所述電路板製作方法還包括移除所述第一抗蝕層的步驟。
  9. 如請求項8所述的電路板製作方法，其中，在移除所述第一抗蝕層之後，及在所述U形槽及所述開口中填充電磁遮罩材料之前，所述電路板製作方法還包括在所述第一外層線路表面形成第一覆蓋層，所述開口自所述第一覆蓋層露出。
  10. 如請求項7所述的電路板製作方法，其中，所述內層電路板還包括內層介電層及第二內層線路，所述第一內層線路與所述第二內層線路位於所述內層介電層的相背兩側，在所述第一內層線路及所述鍍銅層表面形成第一外層基板的同時，在所述第二內層線路表面形成第二外層基板，所述第二外層基板包括第二外層銅箔，所述第二外層銅箔位於所述第二外層基板遠離所述第二內層線路側；在所述第一外層銅箔表面形成圖案化的第一抗蝕層的同時，在所述第二外層銅箔表面形成圖案化的第二抗蝕層，部分所述第二外層銅箔層自所述第二抗蝕層露出；蝕刻移除自所述第一抗蝕層露出的部分所述第一外層銅箔及部分自所述開口露出的鍍銅層的同時，蝕刻移除自所述第二抗蝕層露出的第二外層銅箔，以形成第二外層線路。
TW105105190A 2016-01-28 2016-02-22 電路板及其製作方法 TWI637662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610058726.XA CN107087341B (zh) 2016-01-28 2016-01-28 电路板及其制作方法
??201610058726.X 2016-01-28

Publications (2)

Publication Number Publication Date
TW201733412A TW201733412A (zh) 2017-09-16
TWI637662B true TWI637662B (zh) 2018-10-01

Family

ID=59614000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105190A TWI637662B (zh) 2016-01-28 2016-02-22 電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN107087341B (zh)
TW (1) TWI637662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312671B (zh) * 2019-07-30 2024-03-12 宏恒胜电子科技（淮安）有限公司 电路板以及电路板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201352085A (zh) * 2012-03-16 2013-12-16 Sumitomo Bakelite Co 積層板及印刷佈線板之製造方法
TW201408479A (zh) * 2012-08-30 2014-03-01 Sumitomo Bakelite Co 積層板及積層板之製造方法
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺
TWI473227B (zh) * 2012-11-15 2015-02-11 矽品精密工業股份有限公司 基板之連接結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201352085A (zh) * 2012-03-16 2013-12-16 Sumitomo Bakelite Co 積層板及印刷佈線板之製造方法
TW201408479A (zh) * 2012-08-30 2014-03-01 Sumitomo Bakelite Co 積層板及積層板之製造方法
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Also Published As

Publication number Publication date
CN107087341B (zh) 2019-03-08
TW201733412A (zh) 2017-09-16
CN107087341A (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
TWI538573B (zh) 柔性電路板及其製作方法
TWI531281B (zh) 柔性電路板及其製作方法
TWI665949B (zh) 柔性電路板及其製作方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
TW201526722A (zh) 剛性可撓性印刷電路板及其製造方法
TWI677267B (zh) 電路板及其製作方法
TWI606763B (zh) 電路板及其製作方法
TW201406244A (zh) 電路板及其製作方法
TWI586237B (zh) 線路板及其製作方法
TWI573506B (zh) 電路板的製作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
TWI581686B (zh) 電路板及其制法
TWI532424B (zh) 蓋板結構及其製作方法
TWI637662B (zh) 電路板及其製作方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
TWM541689U (zh) 軟硬複合板結構
CN103545225B (zh) 电子元件封装结构及其封装方法
TWI462660B (zh) 電路板及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR20130110877A (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
CN108617110B (zh) 使用内层无遮蔽方式的柔性印刷电路板制造方法及柔性印刷电路板
JP2012169457A (ja) 配線基板の製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
TWM579427U (zh) Multi-layer circuit board structure with through holes and blind holes at the same time