KR20130110877A - 인쇄회로기판의 비아홀 및 외층회로형성방법 - Google Patents

인쇄회로기판의 비아홀 및 외층회로형성방법 Download PDF

Info

Publication number
KR20130110877A
KR20130110877A KR1020120033174A KR20120033174A KR20130110877A KR 20130110877 A KR20130110877 A KR 20130110877A KR 1020120033174 A KR1020120033174 A KR 1020120033174A KR 20120033174 A KR20120033174 A KR 20120033174A KR 20130110877 A KR20130110877 A KR 20130110877A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
via hole
circuit board
printed circuit
Prior art date
Application number
KR1020120033174A
Other languages
English (en)
Other versions
KR101317597B1 (ko
Inventor
이봉준
양호민
남대우
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020120033174A priority Critical patent/KR101317597B1/ko
Publication of KR20130110877A publication Critical patent/KR20130110877A/ko
Application granted granted Critical
Publication of KR101317597B1 publication Critical patent/KR101317597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 작업성을 향상시키는 다층 연성인쇄회로기판의 비아홀 및 외층회로패턴 형성방법을 제공하기 위한 것으로, 복수개의 내층회로와, 상기 내층회로 상에 적층되는 커버레이와, 상기 커버레이 상에 적층되는 프리프레그층을 포함하는 다층인쇄회로기판을 준비하는 단계; 상기 프리프레그층 상에 이형층 및 박막동박층으로 이루어진 캐리어 구리포일을 적층하는 단계; 상기 이형층을 제거하는 단계; 상기 캐리어의 박막동박층을 옥사이드 처리하여 표면을 유색으로 변화시키는 단계; 비아홀을 형성할 위치의 상기 박막동박층, 상기 프리프레그층 및 상기 커버레이층을 이산화탄소 레이저가공하여 제거하는 단계; 상기 레이저가공 후 무전해 동도금 하는 단계; 상기 박막동박층 상에 드라이필름을 적층하는 단계; 상기 드라이필름을 외층회로패턴에 맞추어 노광 및 현상하는 단계; 상기 박막동박층의 외측에 전해동도금하여 동박층을 형성하는 단계; 상기 드라이필름을 박리하는 단계; 상기 드라이필름 박리 후, 프레쉬 에칭하는 단계를 포함하는 인쇄회로기판의 비아홀 및 외층회로형성방법을 제공한다.

Description

인쇄회로기판의 비아홀 및 외층회로형성방법{METHOD FOR FORMING VIA HOLE AND OUTER CIRCUIT LAYER OF PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 비아홀 및 외층회로형성방법에 관한 것으로, 특히 캐리어 구리 포일을 이용하고 제조공정을 개선하여 다층인쇄회로기판의 비아홀 및 외층회로패턴의 형성공정을 보다 단순화 함과 동시에 작업 용이성을 향상시킨 인쇄회로기판의 비아홀 및 외층회로형성방법에 관한 것이다.
최근 전자산업 기술분야에서 반도체 집적회로의 집적도 발전, 소형 칩 부품을 직접 탑재하는 표면실장기술의 발전 및 전자 장비들의 소형화 추세에 따라, 보다 복잡하고 협소한 공간에서도 내장이 용이한 인쇄회로기판의 필요성이 증대되었으며, 이러한 요구에 부응하여 연성인쇄회로기판이 개발되었다. 이러한 연성인쇄회로기판은 휴대단말기, LCD, PDP, 카메라, 프린터 헤드 등 전자장비들의 발전으로 인하여 사용이 급격히 증가하면서 그 요구는 더욱 늘어가고 있는 추세이다.
위와 같은 연성인쇄회로기판의 종류로는, 회로패턴이 형성된 위치와 그 수에 따라 단면, 양면 및 다층으로 대별된다. 이들중 단면 연성인쇄회로기판은 회로패턴이 한쪽 면에만 형성된 것으로서, 부품의 실장밀도가 낮고 제조방법이 간단하다. 양면 연성인쇄회로기판은 회로패턴이 상하 양면에 형성된 것으로서, 상하 회로는 관통홀을 통해 연결된다. 다층 연성인쇄회로기판은 내층회로와 외층회로를 갖는 입체구조의 회로기판으로서, 입체배선에 의한 고밀도 부품실장과 배선거리의 단축이 가능하다는 장점을 갖는다.
상기 다층 연성인쇄회로 기판은 내부의 내층회로와 내층회로, 또는 내층회로와 외층회로를 도통시키기 위하여 비아홀 또는 관통홀을 형성하여야만 한다.
도 1a 내지 도 1e는 종래의 다층 연성인쇄회로기판의 비아홀 형성방법의 단계별 공정도이다.
도 1a 내지 도 1e를 참조하면, 종래의 다층 연성인쇄회로기판의 비아홀 및 외층회로패턴 형성방법은, 내층회로(110), 커버레이(120), 프리프레그층(130) 및 동박층(160)으로 이루어진 다층 연성인쇄회로 기판을 준비하는 단계; 노광, 현상, 부식 공정을 통하여 비아홀(70)에 해당하는 동박층을 제거하는 단계; 상기 비아홀(170)에 해당하는 프리프레그층(130) 및 커버레이(120)를 레이저가공법으로 가공하는 단계; 상면에 동도금하는 단계; 외측회로를 형성하는 단계로 이루어진다.
도 1a 및 도 1b를 참조하면, 가운데 폴리이미드층(105)이 위치하고, 그 상하측으로 패턴 형성된 내층회로(110)가 형성된다. 그리고 상기 내층회로(110)의 외측에는 내층회로를 보호하는 커버레이(120)이 형성된다.
그리고 상기 커버레이(120)의 외측에는 접착제층인 프리프레그층(130)이 형성되며, 그 위에 동박층(160)이 형성되어 이루어지는 다층 연성인쇄회로기판을 준비한다.
상기 다층 연성인쇄회로기판이 준비되면, 비아홀이 형성될 위치에 대응하는 동박층을 노광, 현상, 부식 공정을 통하여 제거한다. 상기 노광, 현상, 부식공정을 통한 동박 제거공정은 이 분야에서 일반적으로 이용되는 공정이므로, 이에 대한 구체적인 설명은 생략하기로 한다.
도 3c를 참조하면, 상기 노광, 현상, 부식공정을 통하여 비아홀(170)에 대응하는 위치의 동박층이 제거되면, 상기 비아홀(170)에 대응하는 위치의 프리프레그층(130) 및 커버레이(120)을 레이저 가공으로 제거한다.
도 3d를 참조하면, 상술한 레이저 가공을 완료한 후, 무전해동도금 및 전해동도금을 순차로 시행하여 비아홀 내부에 구리층이 형성되도록 하여 내층회로와 외부의 동박층이 도통될 수 있게 형성한다.
상기 동도금 공정이 완료되면, 노광, 현상, 부식 공정을 통하여 외층회로패턴을 형성한다.
이와 같은 종래의 비아홀 및 외층회로패턴 형성 공정은, 레이저 가공을 위하여 레이저 가공 전에 노광, 현상,부식공정을 통하여 비아홀에 대응하는 동박층을 미리 제거하는 공정이 별도로 요구되므로 공정이 길어지고, 이에 따라 공정시간도 길어지는 문제점이 있다.
또한, 비아홀의 내부에 동도금하는 경우, 동도금을 하는 공정에서 상기 동박층의 상측에 의도치 않은 부가적인 제2의 동박층이 형성되므로, 외층회로 두께가 두꺼워지게 되어 미세패턴형성이 어렵다는 문제점이 있다.
본 발명은 상술한 종래의 다층 연성인쇄회로기판의 비아홀 및 외층회로패턴 형성방법의 문제점을 해결하기 위한 것으로, 종래의 비아홀형성공정을 개선하여 종래의 노광,현상,부식 공정을 제외하여 작업성을 향상시키는 다층 연성인쇄회로기판의 비아홀 및 외층회로패턴 형성방법을 제공하기 위한 것이다.
또한, 본 발명은 외층회로패턴형성 공정과정을 개선하여 전체적인 인쇄회로기판의 두께를 낮춤으로써 미세패턴을 형성할 수 있는 다층 연성인쇄회로기판의 비아홀 및 외층회로패턴 형성방법을 제공하기 위한 것이다.
본 발명은, 복수개의 내층회로와, 상기 내층회로 상에 적층되는 커버레이와, 상기 커버레이 상에 적층되는 프리프레그층을 포함하는 다층인쇄회로기판을 준비하는 단계; 상기 프리프레그층 상에 이형층 및 박막동박층으로 이루어진 캐리어 구리포일을 적층하는 단계; 상기 이형층을 제거하는 단계; 상기 캐리어의 박막동박층을 옥사이드 처리하여 표면을 유색으로 변화시키는 단계; 비아홀을 형성할 위치의 상기 박막동박층, 상기 프리프레그층 및 상기 커버레이층을 이산화탄소 레이저가공하여 제거하는 단계; 상기 레이저가공 후 무전해 동도금 하는 단계; 상기 박막동박층 상에 드라이필름을 적층하는 단계; 상기 드라이필름을 외층회로패턴에 맞추어 노광 및 현상하는 단계; 상기 박막동박층의 외측에 전해동도금하여 동박층을 형성하는 단계; 상기 드라이필름을 박리하는 단계; 상기 드라이필름 박리 후, 프레쉬 에칭하는 단계를 포함하는 인쇄회로기판의 비아홀 및 외층회로형성방법을 제공한다.
바람직하게는, 상기 박막동박층은, 3~5㎛이고, 상기 이형층은 폴리머 재질 또는 구리 재질로 이루어질 수 있다.
본 발명에 의한 인쇄회로기판의 비아홀 및 외층회로형성방법에 의하면, 새로운 재료인 캐리어 구리포일을 적용하고 비아홀 형성 공정을 개선함으로써 비아홀 형성공정수를 축소하여 비아홀 형성을 용이하게 할 수 있다.
또한, 외층회로패턴형성의 공정을 개선함으로써 전체적인 외층동박층의 두께를 작게 형성하여 미세패턴 구현을 할 수 있다는 장점을 가진다.
도 1a 내지 도 1e는 종래의 다층 연성인쇄회로기판의 비아홀 형성방법의 단계별 공정도이다.
도 2는 본 발명의 일실시예에 따른 인쇄회로기판의 비아홀 및 외층회로형성방법의 순서도이다.
도 3a 내지 도 3j는 본 발명의 일실시예에 따른 인쇄회로기판의 비아홀 및 외층회로형성방법의 단계별 공정도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 2,3을 참조하면, 본 발명의 일실시예에 따른 인쇄회로기판의 비아홀 및 외층회로형성방법은, 다층인쇄기판을 준비하는 단계(S10), 캐리어포일을 적층하는 단계(S20), 캐리어 포일의 이형층을 제거하는 단계(S30), 표면을 옥사이드처리하는 단계(S40), CO2 레이저가공하는 단계(S50), 무전해동도금하는 단계(S60), 드라이필름 적층하는 단계(S70), 드라이필름을 노광, 현상하는 단계(S80), 전해동도금하는 단계(S90), 드라이필름 박리하는 단계(S100) 및 프레쉬 에칭하는 단계(S110)를 포함한다.
도 3a를 참조하면, 상기 다층인쇄회로기판을 준비하는단계(S10)에서 준비되는 다층인쇄회로기판은 내측에 위치하는 복수개의 내층회로(10)와, 상기 내층회로(10) 상에 적층되는 커버레이(20) 및 상기 커버레이(20) 상에 적층되는 프리프레그층(30)으로 이루어진다.
상기 커버레이(20)는 상기 내층회로(10)를 보호하는 기능을 가지며, 상기 프리프레그층(30)은 접착층의 기능을 가진다.
상기 다층 인쇄회로기판이 준비되면, 상기 다층인쇄회로기판의 외측에 형성된 상기 프리프레그층(30) 상에 캐리어 구리포일(40)을 적층한다.
상기 캐리어 구리포일(40)은, 이형층(41)과 박막동박층(42)으로 이루어지는데, 상기 이형층(41)은 구리재질로 형성된다. 본 실시예의 이형층은 구리재질로 형성되었으나, 이 이외의 다른 재질, 예를 들어 폴리머 등과 같은 재질이 사용될 수도 있다.
그리고 상기 박막동박층은, 3~5㎛의 박막 두께로 이루어져, 후 공정인 프레쉬 에칭 공정에서 용이하게 제거될 수 있도록 한다.
도 3b를 참조하면, 상기 캐리어 구리포일(40)을 상기 프리프레그층(30)에 적층한 후, 상기 이형층(41)을 제거한다.
도 3c를 참조하면, 그 후, 외부로 노출된 상기 박막동박층(42)을 옥사이드 처리하여 표면을 유색으로 변화시킨다. 일반적으로 동박의 경우, 빛의 대부분을 반사하므로 CO2 레이저 가공이 불가능하다. 본 발명은 CO2 레이저 가공 전에 박막동박층의 표면을 옥사이드 처리를 수행하여 유색화함으로써 CO2 레이저 가공이 원활하게 수행될 수 있도록 한다.
도 3d를 참조하면, 옥사이드 처리 공정을 완료한 후, 비아홀(70)을 형성할 위치의 박막동박층(42), 상기 프리프레그층(30) 및 상기 커버레이(20)을 CO2 레이저를 이용하여 제거한다. 이에 따라 종래의 비아홀을 형성하기 위하여 필요하였던 노광,현상 등의 공정이 생략됨으로써 공정이 단순화된다는 장점을 가진다.
도 3e를 참조하면, 상기 CO2 레이저 가공을 통하여 비아홀(70)이 형성되면, 상기 비아홀 내부에 무전해동도금을 실시하여 박막의 동박층이 형성되도록 한다. 상기 박막의 동박층은 전해동도금 공정 시 비아홀 내부에도 도금이 원활하게 될 수 있도록 하기 위함이다.
도 3f 및 도 3g를 참조하면, 무전해 동도금 공정이 완료되면, 상기 박막동박층(42) 상에 드라이필름(50)을 적층하고, 상기 드라이필름(50)을 노광, 현상하여 동박층(60)의 비아홀(70)에 대응하는 부위 및 외층회로(61)에 대응하는 부위를 제거한다.
노광, 현상을 이용하여 상기 드라이필름을 제거하는 공정은, 이 분야에서 일반적으로 사용되는 공정이므로, 이에 대한 구체적인 설명은 생략하기로 한다.
도 3h를 참조하면, 상기 노광, 현상 공정이 완료되면, 상기 박막동박층(42)의 외측에 전해동도금공정을 수행한다.
전해동도금 시, 상기 비아홀(42) 및 외층회로(61)에 해당하는 부분에 동박이 도금되어 형성된다. 이에 따라 상기 비아홀의 내측에 형성된 동박은 내층회로와 외층회로를 도통시키는 기능을 하며, 상기 외층회로패턴부에 형성되는 동박은 외층회로를 형성하게 된다.
도 3i 및 도 3j를 참조하면, 전해동도금 완료한 후, 상기 드라이필름을 박리, 제거한 후, 외측을 프레쉬 에칭함으로써 박막동박층을 제거한다.
이와 같은 본 발명의 인쇄회로기판의 비아홀 및 외층회로형성방법은, 외층회로의 두께를 박막화함으로써 미세회로패턴을 형성할 수 있다는 장점을 가진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 내층회로 20 : 커버레이
30 : 프리프레그층 40 : 캐리어 구리 포일
50 : 드라이필름 60 : 동박층
70 : 비아홀

Claims (3)

  1. 복수개의 내층회로와, 상기 내층회로 상에 적층되는 커버레이와, 상기 커버레이 상에 적층되는 프리프레그층을 포함하는 다층인쇄회로기판을 준비하는 단계;
    상기 프리프레그층 상에 이형층 및 박막동박층으로 이루어진 캐리어 구리포일을 적층하는 단계;
    상기 이형층을 제거하는 단계
    상기 캐리어의 박막동박층을 옥사이드 처리하여 표면을 유색으로 변화시키는 단계와;
    비아홀을 형성할 위치의 상기 박막동박층, 상기 프리프레그층 및 상기 커버레이층을 이산화탄소 레이저가공하여 제거하는 단계와;
    상기 레이저가공 후 무전해 동도금 하는 단계와;
    상기 박막동박층 상에 드라이필름을 적층하는 단계와;
    상기 드라이필름을 외층회로패턴에 맞추어 노광 및 현상하는 단계와;
    상기 박막동박층의 외측에 전해동도금하여 동박층을 형성하는 단계와;
    상기 드라이필름을 박리하는 단계와;
    상기 드라이필름 박리 후, 프레쉬 에칭하는 단계를 포함하는 인쇄회로기판의 비아홀 및 외층회로형성방법.
  2. 청구항 1에 있어서,
    상기 박막동박층은, 3~5㎛인 인쇄회로기판의 비아홀 및 외층회로형성방법.
  3. 청구항 1에 있어서,
    상기 이형층은 폴리머 재질 또는 구리 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판의 비아홀 및 외층회로형성방법.
KR1020120033174A 2012-03-30 2012-03-30 인쇄회로기판의 비아홀 및 외층회로형성방법 KR101317597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120033174A KR101317597B1 (ko) 2012-03-30 2012-03-30 인쇄회로기판의 비아홀 및 외층회로형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120033174A KR101317597B1 (ko) 2012-03-30 2012-03-30 인쇄회로기판의 비아홀 및 외층회로형성방법

Publications (2)

Publication Number Publication Date
KR20130110877A true KR20130110877A (ko) 2013-10-10
KR101317597B1 KR101317597B1 (ko) 2013-10-18

Family

ID=49632629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033174A KR101317597B1 (ko) 2012-03-30 2012-03-30 인쇄회로기판의 비아홀 및 외층회로형성방법

Country Status (1)

Country Link
KR (1) KR101317597B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107801308A (zh) * 2017-11-15 2018-03-13 奥士康科技股份有限公司 一种印刷电路板的钻孔方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582287B (zh) * 2014-12-31 2018-01-30 广州兴森快捷电路科技有限公司 一种无引线镀金板退膜方法
KR102571820B1 (ko) 2021-11-25 2023-08-29 주식회사 에스디에이 Pcb 미세 피치 대응을 위한 레이저 트리밍 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036662A (ja) 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
KR100313612B1 (ko) 1999-11-22 2001-11-15 전세호 인쇄회로기판의 블라인드 비아 홀 형성방법
JP2007335539A (ja) 2006-06-13 2007-12-27 Hitachi Cable Ltd 両面配線基板の製造方法
JP2011029528A (ja) 2009-07-29 2011-02-10 Panasonic Corp 多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107801308A (zh) * 2017-11-15 2018-03-13 奥士康科技股份有限公司 一种印刷电路板的钻孔方法

Also Published As

Publication number Publication date
KR101317597B1 (ko) 2013-10-18

Similar Documents

Publication Publication Date Title
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
JP5379281B2 (ja) プリント基板の製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP4721196B2 (ja) 印刷回路基板の製造方法
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP2008277732A (ja) 印刷回路基板及びその製造方法
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
KR20090011528A (ko) 인쇄회로기판의 제조방법
JP2013106034A (ja) プリント回路基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
TW201811136A (zh) 具厚銅線路的電路板及其製作方法
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR100494339B1 (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR101241070B1 (ko) 연성인쇄회로기판 제조방법
KR101201948B1 (ko) 인쇄회로기판 제조방법
JP2013008945A (ja) コアレス基板の製造方法
KR20210156005A (ko) 연성인쇄회로기판의 제조 방법
KR101223400B1 (ko) 기판 외곽 측면 도금 방법
CN102686052A (zh) 软性印刷电路板及其制造方法
KR20090130442A (ko) 칩 온 보드 피씨비에서 반 홀 가공 방법
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
KR20130078230A (ko) 연성인쇄회로기판의 제조방법
KR20100135603A (ko) 인쇄회로기판 및 그 제조방법
JP4566760B2 (ja) 配線回路基板の製造方法
KR100566912B1 (ko) 부분 동도금이 이루어지는 연성 인쇄기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6