JP2008277732A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2008277732A
JP2008277732A JP2007291253A JP2007291253A JP2008277732A JP 2008277732 A JP2008277732 A JP 2008277732A JP 2007291253 A JP2007291253 A JP 2007291253A JP 2007291253 A JP2007291253 A JP 2007291253A JP 2008277732 A JP2008277732 A JP 2008277732A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
multilayer substrate
partial region
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007291253A
Other languages
English (en)
Inventor
Kwang-Soo Park
パク クワン−スー
Dong-Sam You
ユ ドン−サム
Bong-Soo Kim
キム ボン−スー
Myung-Gun Chong
チョン ミュン−グン
Dae-Jung Byun
ビョン デ−ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008277732A publication Critical patent/JP2008277732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】スリム化したモジュールに適する印刷回路基板が製造できる印刷回路基板及びその製造方法を提供する。
【解決手段】印刷回路基板200は回路パターン層22と絶縁層21とを交互に積層し、一部領域23の所定厚み24は絶縁層21だけで積層した多層基板20を形成する段階と、前記多層基板20の前記一部領域23の前記絶縁層21を除去する段階とを含むことを特徴とする。さらに、前記一部領域23の前記絶縁層21を除去する段階が、機械的方法により行われてもよい。さらに、前記機械的方法が、ミーリングマシンにより行われてもよい。
【選択図】図2

Description

本発明は印刷回路基板の製造方法に関する。
電子機器がスリム(slim)化されることにつれ、印刷回路基板の厚みを薄くしようとする研究が進行中である。従来方式は印刷回路基板をスリム化するために層間素材の厚みを減少させる方向に開発されて来た。基板の層間素材の厚みを減少させることにより既存より弱くなった強度を補うために各層の強度向上の作業が必要となり、スリム化による電流のインピーダンス変化及び層間絶縁距離の確保などの問題点が生じた。
本発明は前述した従来の問題点を解決するために案出されたもので、本発明の目的は強度を確保しながらもスリム化された電子機器に適する印刷回路基板及びその製造方法を提供することである。
本発明の一実施形態によれば、回路パターン層と絶縁層を交互に積層し、一部領域の所定厚みは絶縁層だけで積層した多層基板を形成する段階と、前記多層基板の前記一部領域の前記絶縁層を除去する段階とを含む印刷回路基板の製造方法が提供される。
前記一部領域の前記絶縁層を除去する段階は機械的方法により果たすことができ、前記機械的方法はミーリングマシンにより行われることができる。
また、前記一部領域の絶縁層を除去する段階は機械的方法により前記所定厚みの一部厚みを除去する段階と、レーザーを用いて前記除去された所定厚みの以外の厚みを除去し回路パターン層が露出するようにする段階と、を含むことができる。この際、レーザーは二酸化炭素レーザーであることがよい。
本発明の他の実施形態によれば、絶縁層と回路パターン層とを含む第1多層基板と、前記第1多層基板の上面の一部領域のみに回路パターン層と絶縁層とが積層された第2多層基板と、を備える印刷回路基板が提供される。
本発明の実施例によれば、強度を維持しながらもスリム化電子機器に適する印刷回路基板を提供することができる。
以下、本発明による印刷回路基板及びその製造方法の実施例に対して添付図面を参照してより詳細に説明し、添付図面を参照して説明することにおいて、図面符号にかかわらず同一かつ対応する構成要素は同一の参照番号を付与し、これに対する重複される説明は略する。
図1は本発明の一実施例による印刷回路基板の製造フローチャートであり、図2は本発明の一実施例による印刷回路基板の製造工程の断面図である。図2を参照すると、多層基板20、絶縁層21、回路パターン層22、一部領域23、所定厚み24、印刷回路基板200が示されている。
図1のS11段階は、回路パターン層と絶縁層とを交互に積層し、一部領域の所定厚みは絶縁層だけで積層した多層基板を形成する段階である。本段階は図2の(a)に対応する工程である。
絶縁層21と回路パターン層22とを交互に積層した結果、図2の(a)のような多層基板20が形成される。このような積層工程は絶縁層21の上に回路パターン層22を交互に積層する方法で行うこともでき、絶縁層21の上面に回路パターン層22が予め形成された多数の基板を一括積層する方法で行うこともできる。絶縁層21としてはプリプレグを始めとして多様な電気材料を使用することができ、回路パターン層22は絶縁層21上にアディティブ(additive)方式により形成する方法や、銅箔積層板をサブトラクティブ(subtractive)方式で除去して形成する方法など多様な現存技術を用いて形成することができる。
一方、このような積層工程において、多層基板20の一部領域23は図2の(a)のように絶縁層21だけで積層することがよい。このような一部領域23は絶縁層21だけで所定厚み24分が積層されることができる。よって、このような一部領域23の所定厚み24には図2の(a)のように回路パターン層22が形成されない。このような一部領域23は追後工程で除去される部分であり、除去工程を容易にするために金属からなる回路パターン層22を形成しない。
一方、本実施例の一部領域23とは多層基板20を上面から見る場合の一部の領域に該当する領域(図2の図面は断面図である)であって、この部分は追後工程で除去される部分であり、除去される分だけの一部領域23の多層基板20の厚みは薄くなる。すなわち、このような一部領域23が、印刷回路基板200が電子機器(図示せず)の内部に結合する場合、電子機器の全体厚みを左右する部品が位置する領域となる。この場合、部品が厚くても一部領域23の所定厚み24分だけは印刷回路基板200の表面から突出しなくなる。
一方、本実施例における所定厚み24とは、部品の厚みを考慮して除去する部分であり、印刷回路基板の設計の際に除去することを考慮して所定厚み24は絶縁層21だけで積層されている。
図1のS12段階は多層基板の一部領域の絶縁層を除去する段階であって、図2の(b)、(c)はこれに対応する工程である。
図2の(b)は機械的方法により所定厚み24の一部厚み24aの絶縁層21を除去する。所定厚み24を全て除去しない理由は機械的方法、すなわち、ミーリングマシン(milling machine)を用いて絶縁層21を除去する場合、回路パターン層22が露出するまでミーリングマシンで作業するには回路パターン層22の厚み(約9〜18μm)が非常に薄いため回路パターン層22が損傷される恐れがあるからである。すなわち、回路パターン層22を損傷しなく除去することはミーリングマシンの作業誤差を越える範囲である。
よって、機械的方法により回路パターン層22が露出するまで所定厚み24を全て除去することは好ましくない。しかし、より精密な装備を用いて回路パターン層22を損傷しなく所定厚み24に該当する全ての絶縁層21を除去することができれば機械的方法だけで本工程を行うこともできる。本工程の終了後には、図2の(c)のような多層基板20が形成される。図2の(c)では、一部厚み24aを除去した後の絶縁層21の残りの部分であるその他の厚み24bが残留していることが分かる。
図2の(b)工程だけで十分な厚みの絶縁層21が除去され、一部領域23に位置する部品が回路パターン層22と電気的に接続する必要がない場合には図2の(b)工程だけを行ってもよい。しかし、一部領域23の所定厚み24に該当する絶縁層21を全て除去し回路パターン層22が露出することを所望する場合には図2の(c)のような工程をさらに行うことがよい。
図2の(c)の工程はレーザーを用いてその他の厚み24bを除去する工程である。 所定厚み24の一部厚み24aを機械的に除去し、その他の厚み24bを除去する際には回路パターン層22を損傷しないように精密なレーザーを用いる。このレーザとしては二酸化炭素レーザーを用いることがよい。結果的に図2の(d)のような回路パターン層22が露出された印刷回路基板200が完成される。
以後、図2の(e)のように部品を実装する段階をさらに行うことができる。一部領域23に部品25を実装する場合、部品の厚みにもかかわらず全体的なモジュールの厚みは、一部領域23の所定厚み24が除去されたのであまり大きく増加しない。図2の(e)は部品25の厚みが所定厚み24より薄くて印刷回路基板200の表面から露出しない状態を示す。
図3aは本発明の他の実施例による印刷回路基板の斜視図であり、図3bは本発明の他の実施例による第1多層基板の斜視図である。図3a及び3bを参照すると、印刷回路基板30、第1多層基板30a、第2多層基板30b、絶縁層31a、31b、回路パターン層32a、32b、回路パターン33a、33b、その他の領域34、一部領域35が示されている。
第1多層基板30aは絶縁層31aと回路パターン層32aとが交互に積層された構造である。第1多層基板30aは一括積層方式により形成してもよく、絶縁層31aと回路パターン層32aとを交互に積層する方式により形成してもよい。
第2多層基板30bは第1多層基板30aの一部領域35のみに積層される構造であり、絶縁層31bと回路パターン層32bとが交互に積層された構造である。第2多層基板30bは第1多層基板30aの一部領域35のみに積層されるので、その他の領域34には第2多層基板30bが存在しない。結果的に、第1多層基板30aのその他の領域34に該当する部分の印刷回路基板30の厚みは薄くなる。
このような第1多層基板30aのその他の領域34には部品が実装されることができる。また、第1多層基板30aの回路パターン33aと部品とは電気的に接続することもできる。第1多層基板30aのその他の領域34は部品が実装される位置を考慮して形成する。このように第1多層基板30aのその他の領域34に部品(図示せず)が実装されると、部品の厚みが厚くても全体モジュールの厚みを減らすことができる。
上記実施形態において、多層基板20の回路パターン層22の回路パターンには、当該回路の線路よりも面積の広い接触部が設けられ、一部領域23が除去されることにより、当該回路パターン層22の接触部が露出してもよい。この場合に、一部領域23は部品25の厚みよりも深く除去されると共に、当該除去により露出した接触部に部品25が電気的に接続されてもよい。
以上、本発明の好ましい実施例に対して説明したが、当該技術分野の通常の知識を有する者であれば本発明の特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更することができることを理解できよう。
本発明の一実施例による印刷回路基板の製造フローチャートである。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の斜視図である。 本発明の他の実施例による第1多層基板の斜視図である。
符号の説明
20 多層基板
21 絶縁層
22 回路パターン層
23 一部領域
24 所定厚み
200 印刷回路基板

Claims (6)

  1. 回路パターン層と絶縁層とを交互に積層し、一部領域の所定厚みは絶縁層だけで積層した多層基板を形成する段階と、
    前記多層基板の前記一部領域の前記絶縁層を除去する段階と、
    を含む印刷回路基板の製造方法。
  2. 前記一部領域の前記絶縁層を除去する段階が、機械的方法により行われることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  3. 前記機械的方法が、ミーリングマシンにより行われる請求項2に記載の印刷回路基板の製造方法。
  4. 前記一部領域の絶縁層を除去する段階が、
    機械的方法により前記所定厚みの一部の厚みを除去する段階と、
    レーザーで前記除去された所定厚みの以外の厚みを除去して回路パターン層が露出するようにする段階と、
    を含む請求項1に記載の印刷回路基板の製造方法。
  5. 前記レーザーが、二酸化炭素レーザーであることを特徴とする請求項4に記載の印刷回路基板の製造方法。
  6. 絶縁層と回路パターン層とを含む第1多層基板と、
    前記第1多層基板の上面の一部領域のみに回路パターン層と絶縁層とが積層された第2多層基板と、
    を備える印刷回路基板。
JP2007291253A 2007-04-27 2007-11-08 印刷回路基板及びその製造方法 Pending JP2008277732A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041536A KR100885899B1 (ko) 2007-04-27 2007-04-27 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008277732A true JP2008277732A (ja) 2008-11-13

Family

ID=39885650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007291253A Pending JP2008277732A (ja) 2007-04-27 2007-11-08 印刷回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US7665206B2 (ja)
JP (1) JP2008277732A (ja)
KR (1) KR100885899B1 (ja)
CN (1) CN101296569B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
DE102012203318A1 (de) * 2011-12-22 2013-06-27 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte
US9648744B2 (en) * 2012-07-24 2017-05-09 Apple Inc. Ejectable component assemblies in electronic devices
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
KR101720264B1 (ko) 2015-09-04 2017-04-03 대덕전자 주식회사 회로기판 제조방법
CN109848567A (zh) * 2019-01-30 2019-06-07 无锡深南电路有限公司 一种封装基板的镭射铣边设备和方法
CN112038243B (zh) * 2020-09-10 2022-11-04 英华达(上海)科技有限公司 集成电路封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
JP2601182B2 (ja) * 1994-03-31 1997-04-16 日本電気株式会社 マイクロ波回路の多層回路基板
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
JP3400634B2 (ja) * 1996-02-28 2003-04-28 富士通株式会社 プリント基板の配線パターン改造方法およびプリント基板の配線パターンの切断方法
JP2001244606A (ja) * 2000-03-01 2001-09-07 Cmk Corp 積層基板の孔明け方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
CN1761378A (zh) * 2005-09-20 2006-04-19 沪士电子股份有限公司 直接co2激光钻孔方法
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ

Also Published As

Publication number Publication date
CN101296569A (zh) 2008-10-29
US20080264687A1 (en) 2008-10-30
KR100885899B1 (ko) 2009-02-26
CN101296569B (zh) 2011-09-21
KR20080096278A (ko) 2008-10-30
US7665206B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
JP2008277732A (ja) 印刷回路基板及びその製造方法
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP2007335700A (ja) 配線基板の製造方法
JP2015035496A (ja) 電子部品内蔵配線板の製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2011044681A (ja) セラミック基板及びその製造方法
JP2013106034A (ja) プリント回路基板の製造方法
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
TW201811136A (zh) 具厚銅線路的電路板及其製作方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR20160064386A (ko) 연성 인쇄회로기판 및 그 제조방법
JP2005222999A (ja) 両面型回路配線基板の製造方法
KR20090130442A (ko) 칩 온 보드 피씨비에서 반 홀 가공 방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3983466B2 (ja) 多層プリント基板の製造方法
JP2004079703A (ja) 積層基板及び積層基板の製造方法
KR20140080112A (ko) 메탈 코어 기판 및 그 제조 방법
JP5223213B2 (ja) 多層配線板、半導体装置パッケージ及び電子機器
KR102119604B1 (ko) 연성 인쇄회로기판 및 그 제조방법
KR20160139829A (ko) 다층 fpcb 및 그 제조 방법
JP4359068B2 (ja) 有機コンデンサ基板とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713