KR20080096278A - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080096278A
KR20080096278A KR1020070041536A KR20070041536A KR20080096278A KR 20080096278 A KR20080096278 A KR 20080096278A KR 1020070041536 A KR1020070041536 A KR 1020070041536A KR 20070041536 A KR20070041536 A KR 20070041536A KR 20080096278 A KR20080096278 A KR 20080096278A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
printed circuit
thickness
circuit board
Prior art date
Application number
KR1020070041536A
Other languages
English (en)
Other versions
KR100885899B1 (ko
Inventor
박광수
유동삼
김봉수
정명근
변대정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070041536A priority Critical patent/KR100885899B1/ko
Priority to JP2007291253A priority patent/JP2008277732A/ja
Priority to CN2007101879919A priority patent/CN101296569B/zh
Priority to US12/007,127 priority patent/US7665206B2/en
Publication of KR20080096278A publication Critical patent/KR20080096278A/ko
Application granted granted Critical
Publication of KR100885899B1 publication Critical patent/KR100885899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 회로패턴층과 절연층을 교대로 적층하되, 일부 영역의 소정의 두께는 절연층만으로 적층된 다층기판을 형성하는 단계, 및 상기 다층기판의 상기 일부 영역의 상기 절연층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법으로 슬림화된 모듈에 적합한 인쇄회로기판을 제조할 수 있다.
밀링머신, 이산화탄소 레이져, 인쇄회로기판

Description

인쇄회로기판 및 그 제조 방법{PCB and manufacturing method thereof}
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 순서도.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정도.
도 3a은 본 발명의 다른 실시예에 따른 인쇄회로기판의 사시도.
도 3b는 본 발명의 다른 실시예에 따른 제1 다층기판의 사시도.
<도면의 주요부분에 대한 부호의 설명>
20: 다층기판 21: 절연층
22: 회로패턴층 23: 일부 영역
24: 소정의 두께 200: 인쇄회로기판
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
전가기기가 슬림(slim)화 됨에 따라 인쇄회로기판의 두께를 낮추려는 연구가 계속 진행되고 있다. 종래 방식은 인쇄회로기판을 슬림화하기 위해 층간 소재의 두께를 감소시키는 방향으로 개발되어 왔다. 기판의 층간 소재의 두께를 감소시키기 위해 기존보다 약해진 강도를 보상하기 위해 각 층의 강도 향상 작업이 필요하게 되고, 슬림화에 따른 전류의 임피던스 변화 및 층간 절연거리 확보 등의 문제점을 가지게 되었다.
본 발명은 강도가 확보되면서 슬림화된 전자기기에 적합한 인쇄회로기판 및 그 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 회로패턴층과 절연층을 교대로 적층하되, 일부 영역의 소정의 두께는 절연층만으로 적층된 다층기판을 형성하는 단계, 및 상기 다층기판의 상기 일부 영역의 상기 절연층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
상기 일부 영역의 상기 절연층을 제거하는 단계는 기계적인 방법으로 이루어질 수 있으며, 상기 기계적인 방법은 밀링머신으로 이루어질 수 있다.
또한, 상기 일부영역의 절연층을 제거하는 단계는 기계적인 방법으로 상기 소정의 두께의 일부 두께를 제거하는 단계, 및 레이져를 이용하여 상기 소정의 두께의 나머지 두께를 제거하여 회로패턴층이 드러나도록 하는 단계를 포함할 수 있다. 이때, 레이져는 이산화탄소 레이져인 것이 좋다.
본 발명의 다른 측면에 따르면, 절연층과 회로패턴층으로 이루어진 제1 다층기판과, 상기 제1 기판부 상면에 일부 영역에만 회로패턴층과 절연층이 적층된 제2 다층기판을 포함하는 인쇄회로기판이 제공된다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 순서도이며, 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정도(단면도로 표시됨)이다. 도 2를 참조하면, 다층기판(20), 절연층(21), 회로패턴층(22), 일부 영역(23), 소정의 두께(24), 인쇄회로기판(200)이 도시되어 있다.
도 1의 S11은 회로패턴층과 절연층을 교대로 적층하되, 일부 영역의 소정의 두께는 절연층만으로 적층된 다층기판을 형성하는 단계이다. 본 단계는 도 2의 (a)와 상응하는 공정이다.
절연층(21)과 회로패턴층(22)을 교대로 적층한 결과 도 2의 (a)와 같은 다층기판(20)이 형성된다. 이러한 적층공정은 절연층(21)위에 회로패턴층(22)을 순차적으로 적층하는 방법으로 이루어질 수도 있고, 절연층(21)의 상면에 회로패턴층(22)이 이미 형성된 여러 개의 기판을 일괄적층하는 방법으로 이루어 질 수도 있다. 절연층(21)은 프리프레그를 비롯한 다양한 전기재료가 사용될 수 있으며, 회로패턴층(22)은 절연층(21) 위에 에디티브(additive) 방식으로 형성하는 방법과, 동박적층판을 서브트렉티브(subtractive)방식으로 제거하여 형성하는 방법 등 다양한 현 존하는 기술을 이용하여 형성할 수 있다.
한편, 이러한 적층공정에서 다층기판(20)의 일부 영역(23)에는 도 2의 (a)와 같이 절연층(21)만 적층되도록 하는 것이 좋다. 이러한 일부 영역(23)은 절연층(21)만으로 소정의 두께(24) 만큼 적층될 수 있다. 따라서, 이러한 일부 영역(23)의 소정의 두께(24)에는 회로패턴층(22)이 도 2의 (a)와 같이 형성되지 않는다. 이러한 일부 영역(23)은 추후 공정에서 제거될 부분으로 제거 공정을 쉽게 하기 위하여 금속으로 된 회로패턴층(22)을 형성하지 않았다.
한편, 본 실시예의 일부 영역(23)이라 함은 다층기판(20)의 상면에서 내려다 보았을 때 해당하는 영역(도 2의 도면은 단면도로 표시된 것임)으로, 이 부분은 추후 공정에서 제거될 부분으로 제거된 만큼 일부 영역(23)의 다층기판(20)의 두께는 얇아진다. 즉, 이러한 일부 영역(23)이 인쇄회로기판(200)이 전자기기(미도시)내부에 결합할 경우 전체 전자기기의 전체 두께를 좌우할 부품이 위치하는 영역이 된다. 이 경우 부품이 두껍더라도 일부 영역(23)의 소정의 두께(24) 만큼 인쇄회로기판(200)의 표면 위로 돌출되지 않게 된다.
한편, 본 실시예의 소정의 두께(24)라 함은 부품의 두께를 고려하여 제거될 분분으로, 인쇄회로기판의 설계시 제거될 것을 고려하여 소정의 두께(24)는 절연층(21)만으로 적층되어 있다.
도 1의 S12는 다층기판의 일부 영역의 절연층을 제거하는 단계로서, 도 2의 (b), (c)는 이에 상응하는 공정이다.
도 2의 (b)는 기계적인 방법으로 소정의 두께(24)의 일부 두께(24a)의 깊이 로 절연층(21)을 제거한다. 소정의 두께(24)를 모두 제거하지 않은 이유는 기계적인 방법, 즉 밀링머신(milling machine)을 이용하여 절연층(21)을 제거할 경우, 회로패턴층(22)이 드러날 때까지 밀링머신으로 작업하기에는 회로패턴층(22)의 두께(약 9~18um)가 너무 얇아 자칫 회로패턴층(22)에 손상될 수도 있기 때문이다. 즉, 회로패턴층(22)이 손상되지 않도록 제거하는 것은 밀링머신의 작업 오차를 넘어서는 범위이다.
따라서, 기계적인 방법으로 회로패턴층(22)이 드러날 때까지 소정의 두께(24)를 모두 제거하는 것은 바람직하지 않다. 그러나, 보다 정밀한 장비로서 회로패턴층(22)에 손상을 가하지 않고 소정의 두께(24)에 해당하는 모든 절연층(21)을 제거할 수 있다면 기계적인 방법으로 만으로 본 공정을 진행하는 것도 좋다. 본 공정을 진행한 결과 도 2의 (c)에 도시된 바와 같은 다층기판(20)이 형성된다. 도 2의 (c)에서는 나머지 두께(24b)에 해당하는 절연층(21)이 남아 있음을 알 수 있다.
도 2의 (b)의 공정만으로 충분한 두께의 절연층(21)을 제거하였고, 일부 영역(23)에 위치할 부품이 회로패턴층(22)과 전기적으로 연결될 필요가 없다면 도 2의 (b)공정만으로 충분할 수도 있다. 그러나, 일부 영역(23)의 소정의 두께(24)에 해당하는 절연층(21)을 모두 제거하여 회로패턴층(22)이 드러나길 원한다면 도2의 (c)와 같은 공정을 더 진행하는 것이 좋다.
도 2의 (c)의 공정은 레이져를 이용하여 나머지 두께(24b)를 제거하는 공정이다. 기계적으로 제거한 소정의 두께(24)의 일부 두께(24a)를 제거하고 남은 나머 지 두께(24b)는 회로패턴층(22)을 손상시키지 않도록 하기 위하여 정밀한 레이져를 이용한다. 이러한 레이져로는 이산화탄소 레이져를 사용하는 것이 좋다. 결과적으로 도 2의 (d)와 같은 회로패턴층(22)이 노출된 인쇄회로기판(200)이 완성된다.
이후, 도 2의 (e)와 같이 부품을 실장하는 단계를 더 진행할 수 있다. 일부 영역(23)에 해당하는 위치에 부품(25)을 실장할 경우, 부품의 두께가 있음에도 불구하고 전체적인 모듈의 두께는 일부 영역(23)의 소정의 두께(24)가 제거되었으므로 크게 증가하지 않게 된다. 도 2의 (e)에서는 부품(25)의 두께가 소정의 두께(24)보다 작아 인쇄회로기판(200)의 표면으로 드러나지 않는 상황을 보여준다.
도 3a은 본 발명의 다른 실시예에 따른 인쇄회로기판의 사시도이며, 도 3b는 본 발명의 다른 실시예에 따른 제1 다층기판의 사시도이다. 도 3a, 3b를 참조하면, 인쇄회로기판(30), 제1 다층기판(30a), 제2 다층기판(30b), 절연층(31a, 31b), 회로패턴층(32a, 32b), 회로패턴(33a, 33b), 나머지 영역(34), 일부 영역(35)이 도시되어 있다.
제1 다층기판(30a)은 절연층(31a)과 회로패턴층(32a)이 교대로 적층된 구조이다. 제1 다층기판(30a)은 일괄적층방식으로 형성될 수도 있으며, 절연층(31a)과 회로패턴층(32a)을 순차적인 방식으로 적층될 수도 있다.
제2 다층기판(30b)은 제1 다층기판(30a)의 일부 영역(35)에만 적층되는 구조로서, 절연층(31b)과 회로패턴층(32b)이 교대로 적층된 구조이다. 제2 다층기판(30b)은 제1 다층기판(30a)의 일부 영역(35)에만 적층되었으므로, 나머지 영역(34)에는 제2 다층기판(30b)이 존재하지 않게 된다. 결과적으로, 제1 다층기 판(30a)의 나머지 영역(34)에 해당하는 부분의 인쇄회로기판(30)의 두께는 얇아지게 된다.
이러한 제1 다층기판(30a)의 나머지 영역(34)에는 부품이 실장될 수 있다. 더구나, 제1 다층기판(30a)의 회로패턴(33a)과 부품은 전기적으로 연결될 수도 있다. 제1 다층기판(30a)의 나머지 영역(34)은 부품이 실장될 장소를 고려하여 형성된다. 이렇게 제1 다층기판(30a)의 나머지 영역(34)에 부품(미도시)이 실장되면, 부품의 두께가 두꺼워도 전체 모듈의 두께를 줄일 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 실시예에 따르면, 강도를 유지하면서 슬림화 전자기기에 적합한 인쇄회로기판을 제공할 수 있게 된다.

Claims (6)

  1. 회로패턴층과 절연층을 교대로 적층하되, 일부 영역의 소정의 두께는절연층만으로 적층된 다층기판을 형성하는 단계: 및
    상기 다층기판의 상기 일부 영역의 상기 절연층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법
  2. 제1항에 있어서,
    상기 일부 영역의 상기 절연층을 제거하는 단계는 기계적인 방법으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 기계적인 방법은 밀링머신으로 이루어지는 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 일부영역의 절연층을 제거하는 단계는, 기계적인 방법으로 상기 소정의 두께의 일부 두께를 제거하는 단계; 및
    레이져를 이용하여 상기 소정의 두께의 나머지 두께를 제거하여 회로패턴층이 드러나도록 하는 단계를 포함하는 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 레이져는 이산화탄소 레이져인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 절연층과 회로패턴층으로 이루어진 제1 다층기판과;
    상기 제1 기판부 상면에 일부 영역에만 회로패턴층과 절연층이 적층된 제2 다층기판을 포함하는 인쇄회로기판.
KR1020070041536A 2007-04-27 2007-04-27 인쇄회로기판 및 그 제조 방법 KR100885899B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070041536A KR100885899B1 (ko) 2007-04-27 2007-04-27 인쇄회로기판 및 그 제조 방법
JP2007291253A JP2008277732A (ja) 2007-04-27 2007-11-08 印刷回路基板及びその製造方法
CN2007101879919A CN101296569B (zh) 2007-04-27 2007-11-16 印刷电路板及其制造方法
US12/007,127 US7665206B2 (en) 2007-04-27 2008-01-07 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041536A KR100885899B1 (ko) 2007-04-27 2007-04-27 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080096278A true KR20080096278A (ko) 2008-10-30
KR100885899B1 KR100885899B1 (ko) 2009-02-26

Family

ID=39885650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041536A KR100885899B1 (ko) 2007-04-27 2007-04-27 인쇄회로기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7665206B2 (ko)
JP (1) JP2008277732A (ko)
KR (1) KR100885899B1 (ko)
CN (1) CN101296569B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109848567A (zh) * 2019-01-30 2019-06-07 无锡深南电路有限公司 一种封装基板的镭射铣边设备和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
DE102012203318A1 (de) * 2011-12-22 2013-06-27 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte
US9648744B2 (en) * 2012-07-24 2017-05-09 Apple Inc. Ejectable component assemblies in electronic devices
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR101720264B1 (ko) 2015-09-04 2017-04-03 대덕전자 주식회사 회로기판 제조방법
CN112038243B (zh) * 2020-09-10 2022-11-04 英华达（上海）科技有限公司 集成电路封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
JP2601182B2 (ja) * 1994-03-31 1997-04-16 日本電気株式会社 マイクロ波回路の多層回路基板
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
JP3400634B2 (ja) * 1996-02-28 2003-04-28 富士通株式会社 プリント基板の配線パターン改造方法およびプリント基板の配線パターンの切断方法
JP2001244606A (ja) * 2000-03-01 2001-09-07 Cmk Corp 積層基板の孔明け方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ
CN1761378A (zh) * 2005-09-20 2006-04-19 沪士电子股份有限公司 直接co2激光钻孔方法
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109848567A (zh) * 2019-01-30 2019-06-07 无锡深南电路有限公司 一种封装基板的镭射铣边设备和方法

Also Published As

Publication number Publication date
US20080264687A1 (en) 2008-10-30
JP2008277732A (ja) 2008-11-13
CN101296569A (zh) 2008-10-29
KR100885899B1 (ko) 2009-02-26
CN101296569B (zh) 2011-09-21
US7665206B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
KR100885899B1 (ko) 인쇄회로기판 및 그 제조 방법
US20150022982A1 (en) Wiring board and method for manufacturing the same
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
US7789989B2 (en) Method for manufacturing rigid-flexible printed circuit board
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
US20070287281A1 (en) Circuit carrier and manufacturing process thereof
US20130256007A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
US20180061555A1 (en) Inductor and method of manufacturing the same
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
JP2013183029A (ja) 電子部品内蔵配線板及びその製造方法
US8083954B2 (en) Method for fabricating component-embedded printed circuit board
KR20160064386A (ko) 연성 인쇄회로기판 및 그 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2007081274A (ja) フレキシブル回路用基板
JP2013183028A (ja) 電子部品内蔵配線板、チップコンデンサ、及び電子部品内蔵配線板の製造方法
KR102119604B1 (ko) 연성 인쇄회로기판 및 그 제조방법
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
JP5409480B2 (ja) 配線基板の製造方法
KR101262534B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120035634A (ko) 인쇄회로기판 제조 방법
KR100952640B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12