CN112038243B - 集成电路封装方法 - Google Patents
集成电路封装方法 Download PDFInfo
- Publication number
- CN112038243B CN112038243B CN202010948472.5A CN202010948472A CN112038243B CN 112038243 B CN112038243 B CN 112038243B CN 202010948472 A CN202010948472 A CN 202010948472A CN 112038243 B CN112038243 B CN 112038243B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- interlayer
- integrated circuit
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 78
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000001746 injection moulding Methods 0.000 claims abstract description 36
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010422 painting Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 10
- 238000012827 research and development Methods 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
本申请实施例公开了一种集成电路封装方法，包括：在基板上确定第一元件区和第二元件区，在所述第二元件区设置有第一介层件；对所述基板进行注塑，以形成覆盖所述第一元件区和所述第二元件区的第一注塑层；至少去除所述第一介层件上的第一注塑层，以暴露出所述第一介层件；去除所述第一介层件，以形成可用区域。通过实施本申请，能解决现有集成电路封装方法中存在的特殊模块设计成本高、时间较长、增加研发成本、具有台阶的多层板架构与环形等应用问题。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种集成电路封装方法。
背景技术
根据现阶段的集成电路发展的需求，为降低封装成本，对于集成电路封装来说，集成电路设计时期能够满足应用功能需求的低成本、小型封装方法。
现有集成电路封装方法为：使用特殊模具将欲遮挡区域挡住，膜流将整个模具的腔体灌满后移除特殊模具，露出遮挡空间，进而再进行二次组装。然而在实践中发现，特殊模具的设计成本较高，且设计时间较长，会增加产品研发成本。且在多个应用场景下，特殊模具无法解决具有台阶的多层板架构与环形等应用。
发明内容
本申请实施例提供了一种集成电路封装方法，能解决现有集成电路封装方法中存在的特殊模块设计成本高、时间较长、增加研发成本、具有台阶的多层板架构与环形等应用问题。
第一方面，提供了一种集成电路封装方法，包括：在基板上确定第一元件区和第二元件区，在所述第二元件区设置有第一介层件；对所述基板进行注塑，以形成覆盖所述第一元件区和所述第二元件区的第一注塑层；至少去除所述第一介层件上的第一注塑层，以暴露出所述第一介层件；去除所述第一介层件，以形成可用区域。
在一些实施例中，所述第一元件区设置有第一次组装所需的第一元件，所述第一介层件设置在第一次组装所需的所有第一元件的外围，或者，所述第一介层件设置在第一次组装所需的相邻两个第一元件之间。
在一些实施例中，所述基板为单层结构、多层结构或者为具有台阶的多层结构。
在一些实施例中，当所述基板为多层结构或具有台阶的多层结构时，所述第一介层件设置在所述基板的多层结构中的至少一层结构上。
在一些实施例中，在形成第一注塑层之后且在至少去除所述第一介层件上的第一注塑层之前，还包括：
在第一注塑层上设置第三元件；
在所述第三元件的部分或全部区域上形成第二介层件；
对所述基板进行注塑，以形成覆盖所述第三元件和所述第二介层件的第二注塑层。
在一些实施例中，在至少去除所述第一介层件上的第一注塑层的步骤中，还去除所述第二介层件上的第二注塑层以及所述第一介层件上的第二注塑层，以暴露出所述第一介层件和所述第二介层件；去除所述第一介层件的步骤中还去除所述第二介层件，以形成所述可用区域。
在一些实施例中，所述第三元件包括线路、天线、电阻、电容和芯片元件中的至少一种。
在一些实施例中，所述第一介层件平行于所述基板的截面形状为环形、圆形或多边形。
在一些实施例中，介层件与注塑层、所述基板以及元件的结合力小于所述注塑层与所述基板的结合力。
在一些实施例中，所述第一介层件包括陶瓷、胶材料、单层薄膜或多层薄膜堆叠结构。
在一些实施例中，通过置放、喷漆或印刷，将介层件设置于所述基板之上。
在一些实施例中，至少去除所述第一介层件上的第一注塑层的步骤包括：
先切割所述第一介层件上的第一注塑层，以使得所述第一介层件上的第一注塑层与需要在所述基板上保留的第一注塑层分离；
将所述第一介层件上的第一注塑层从所述第一介层件上剥离去除。
在一些实施中，在形成所述可用区域之后，将第二元件设置于所述可用区域中。
在一些实施例中，所述采用通用模具对所述基板进行注塑之前，还包括：
将第二元件设置于所述第二元件区；
将所述第一介层件覆盖设置在所述第二元件上。
通过实施本申请，在基板上确定第一元件区和第二元件区，在第二元件区设置有第一介层件；采用通用模型对基板进行注塑，以形成覆盖第一元件区和第二元件区的第一注塑层；至少去除第一介层件上的第一注塑层，以暴露出第一介层件；去除第一介层件，以形成可用区域。这样采用通用模型即可完成集成电路的封装，有效解决了现有集成电路封装方法中存在的特殊模具设计成本高、设计时间长、提高产品的研发成本、具有台阶的多层板架构与环形等应用问题。
附图说明
图1是本申请实施例提供的一种集成电路封装方法的流程示意图。
图2-图7是本申请实施例提供的几种集成电路封装的具体流程示意图。
附图中：
1-第一元件区；2-第二元件区；10-第一元件；11-第二元件；13-第三元件；20-基板；30-第一介层件；31-第二介层件；40-第一注塑层；41-第二注塑层；50-可用区域。
具体实施方式
下面结合附图对本申请具体实施例作进一步的详细描述。
为解决现有集成电路封装方法中存在的特殊模具设计成本高、时间长及提高产品研发成本的问题，本申请提出另一种集成电路封装方法。请参见图1是本申请提供的一种集成电路封装方法的流程示意图，如图1所示的方法包括：
S101、在基板上确定第一元件区和第二元件区，在第二元件区设置有第一介层件。
本申请第一元件区1可设置有第一次组装所需的第一元件10，第二元件区2设置有第一介层件30。第一元件区1和第二元件区2在基板20上所占的位置区域不做限定，例如图2示例性给出一种第一元件区1和第二元件区2的示意图，图示仅为示例并不构成限定。
关于第一元件10和第一介层件30在基板20上的设置位置、设置数量及它们的尺寸大小均为用户自主设置的，或者为系统默认自定义设置的，本申请不做限定。其中第一元件包括但不限于传感器、电阻、电容或其他集成电路封装所需的元件等。
在一个示例中，第一介层件30可设置在第一次组装所需的所有第一元件10的外围，具体参见图2所示，在元件与介层放置时将第一介层件30放置在所有第一元件10的外围。
再一个实例中，第一介层件30可设置在第一次组装所需的相邻两个第一元件10之间，具体参见3所示，在元件与介层件放置的流程步骤中将第一介层件30放置在相邻两个第一元件10之间。
再一个示例中，本申请可通过置放、喷漆或印刷等方式将第一介层件30设置在基板20之上。即对应设置在基板20上的第二元件区2。其中置放、喷漆或印刷等方式的移动公差与机台设备有关。通常移动公差小于25微米(μm)，机台设备的精度可小于1μm。
再一个示例中，本申请基板20可为单层结构，例如图2或图3所示的基板20。也可为多层结构或者具有台阶的多层结构，例如图4示出的基板20为具有台阶的两层结构。当基板20为多层结构或者具有台阶的多层结构时，第一介层件30可设置在多层结构中的至少一层结构之上。以图4基板20为具有台阶的两层结构为例，第一介层件30可分别设置在两层结构之上。
再一个示例中，本申请可将第二次组装所需的第二元件11设置于第二元件区2，然后将第一介层件30覆盖设置在第二元件11上。具体请参见图7所示，在介层件与元件放置流程中已将第二元件11和第一介层件30一起放置在基板20之上，这样能够减少后续二次组装的步骤，加快集成电路封装的效率。
S102、对所述基板进行注塑，以形成覆盖第一元件区和第二元件区的第一注塑层。
本申请可采用通用模具对基板20进行注塑，以形成覆盖第一元件区1和第二元件区2的第一注塑层。即第一注塑层40覆盖了两个元件区中设置的第一元件10和第一介层件30。可选地本申请在第一注塑层40上还可设置第三元件13，在第三元件13的部分区域或全部区域上形成第二介层件31，采用通用模具对基板20进行注塑，以形成覆盖第三元件13和第二介层件31的第二注塑层41。具体参见图5，以在第三元件13的部分区域上形成第二介层件31为例，详细示出了第二注塑层41的形成流程。
其中，第三元件13包括但不限于线路、天线、电阻、电容及芯片中的至少一种。第一介层件30和第二介层件31的材质可以相同，也可以不同，其可包括但不限于陶瓷、化学品、胶材料、单层薄膜或多层薄膜堆叠结构。
S103、至少去除所述第一介层件上的第一注塑层，以暴露出所述第一介层件；
再一个示例中，通过开孔先切割第一介层件30上的第一注塑层40，使得第一介层件30上的第一注塑层40与需要在基板20(例如第一元件10)上保留的第一注塑层40分离。然后将第一介层件30上的第一注塑层40从第一介层件30上剥离去除。具体地，切割采用的具体方式包括但不限于钻石刀、雷射、钻针等。切割的公差小于介层件的厚度。例如以雷射切割为例，雷射切割的深度精度为2±1μm，定位精度为5±1μm，介层件的厚度可被设计为5μm，与并排的元件等之间的组装间距为10μm。这样有利于确保切割深度在安全范围内。开孔切割不损伤元件和基板20。
可选地在切割第一注塑层40后，由于第一注塑层40与第一介层件30的结合力几乎为0，因此可快速将第一注塑层40从第一介层件30上剥离去除。可选地，各个介层件与相应的注塑层之间的结合力、各个介层件与所述基板20之间的结合力以及各个介层件与相应的元件之间的结合力均小于所述注塑层与所述基板20之间的结合力，这样有利于各个介层件与相应的注塑层的分离。
再一个示例中，本申请在第一注塑层40上设置有第三元件13时，如图5，在去除第一介层件30上的第一注塑层40时还需去除第二介层件31上的第二注塑层41及第一介层件30上的第二注塑层41，以暴露出第一介层件30和第二介层件31。
再一个示例中，切割时开孔采用的图案包括但不限于环形、圆形或多边形。即第一介层件30平行于基板20的截面形状为环形、圆形或多边形，本申请不做限定。以开孔图案为环形或四边形为例，如图6示出另一集成电路封装的流程示意图。如图6中使用环形的开孔图案来开孔，以切割第一介层件30上的第一注塑层40，进而去除该第一注塑层40，露出第一介层件30。
S104、去除所述第一介层件，以形成可用区域。
本申请可采用化学方式或物理方式来去除第一介层件30，以形成可用区域50。可选地，当基板20上还设置有第二介层件31时，在去除第一介层件30时还需去除第二介层件31，以形成可用区域50。
再一个示例中，在形成可用区域50后，还可将第二次组装所需的第二元件11设置于可用区域50。该第二元件11包括但不限于用于接收环境光、声音的传感器。
通过实施本申请，支持在不同位置、不同高度来去除介层件，以形成可用区域50；其次，借由材料制成的运用仅采用通用模具来实现注塑，无需特殊模具，这样可节省模具的开销成本，避免现有技术中存在的模具设计成本高、设计时间长、增加产品研发成本等问题。
需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例终端设备中的模块可以根据实际需要进行合并、划分和删减。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (13)
1.一种集成电路封装方法，其特征在于，包括：
在基板上确定第一元件区和第二元件区，在所述第二元件区设置有第一介层件；
对所述基板进行注塑，以形成覆盖所述第一元件区和所述第二元件区的第一注塑层；
至少去除所述第一介层件上的第一注塑层，以暴露出所述第一介层件；
去除所述第一介层件，以形成可用区域；
所述第一元件区设置有第一次组装所需的第一元件，所述第一介层件设置在第一次组装所需的所有第一元件的外围，或者，所述第一介层件设置在第一次组装所需的相邻两个第一元件之间。
2.根据权利要求1所述的集成电路封装方法，其特征在于，所述基板为单层结构、或者多层结构、或者为具有台阶的多层结构。
3.根据权利要求2所述的集成电路封装方法，其特征在于，当所述基板为具有多层或者台阶的多层结构时，所述第一介层件设置在所述基板的多层结构中的至少一层结构上。
4.根据权利要求1所述的集成电路封装方法，其特征在于，在形成第一注塑层之后且在至少去除所述第一介层件上的第一注塑层之前，还包括：
在第一注塑层上设置第三元件；
在所述第三元件的部分或全部区域上形成第二介层件；
对所述基板进行注塑，以形成覆盖所述第三元件和所述第二介层件的第二注塑层。
5.根据权利要求4所述的集成电路封装方法，其特征在于，在至少去除所述第一介层件上的第一注塑层的步骤中，还去除所述第二介层件上的第二注塑层以及所述第一介层件上的第二注塑层，以暴露出所述第一介层件和所述第二介层件；去除所述第一介层件的步骤中还去除所述第二介层件，以形成所述可用区域。
6.根据权利要求4所述的集成电路封装方法，其特征在于，所述第三元件包括线路、天线、电阻、电容和芯片元件中的至少一种。
7.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，所述第一介层件平行于所述基板的截面形状为环形、圆形或多边形。
8.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，介层件与注塑层、所述基板以及元件的结合力小于所述注塑层与所述基板的结合力。
9.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，所述第一介层件包括陶瓷、胶材料、单层薄膜或多层薄膜堆叠结构。
10.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，通过置放、喷漆或印刷，将介层件设置于所述基板之上。
11.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，至少去除所述第一介层件上的第一注塑层的步骤包括：
先切割所述第一介层件上的第一注塑层，以使得所述第一介层件上的第一注塑层与需要在所述基板上保留的第一注塑层分离；
将所述第一介层件上的第一注塑层从所述第一介层件上剥离去除。
12.根据权利要求1至6任一项所述的集成电路封装方法，其特征在于，在形成所述可用区域之后，将第二元件设置于所述可用区域中。
13.根据权利要求1至6中任一项所述的集成电路封装方法，其特征在于，所述对所述基板进行注塑之前，还包括：
将第二元件设置于所述第二元件区；
将所述第一介层件覆盖设置在所述第二元件上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010948472.5A CN112038243B (zh) | 2020-09-10 | 2020-09-10 | 集成电路封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010948472.5A CN112038243B (zh) | 2020-09-10 | 2020-09-10 | 集成电路封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038243A CN112038243A (zh) | 2020-12-04 |
| CN112038243B true CN112038243B (zh) | 2022-11-04 |
Family
ID=73584665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010948472.5A Active CN112038243B (zh) | 2020-09-10 | 2020-09-10 | 集成电路封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038243B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101296569A (zh) * | 2007-04-27 | 2008-10-29 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956475B2 (en) * | 2008-12-16 | 2011-06-07 | Stmicroelectronics Asia Pacific Pte. Ltd. | Step cavity for enhanced drop test performance in ball grid array package |
| JP6469632B2 (ja) * | 2016-12-09 | 2019-02-13 | 太陽誘電株式会社 | 無線モジュール及び無線モジュールの製造方法 |
-
2020
- 2020-09-10 CN CN202010948472.5A patent/CN112038243B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101296569A (zh) * | 2007-04-27 | 2008-10-29 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038243A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
| US8173488B2 (en) | Electronic device and method of manufacturing same | |
| US9153707B2 (en) | Chip package and method for forming the same | |
| US20070010122A1 (en) | Miniaturized lens assembly and method for making the same | |
| US20090091015A1 (en) | Stacked-type chip package structure and method of fabricating the same | |
| US8659137B2 (en) | Stacked semiconductor device and manufacturing method thereof | |
| CN108122876A (zh) | 芯片封装结构 | |
| US9153528B2 (en) | Chip package and method for forming the same | |
| KR20020091327A (ko) | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 | |
| KR100593567B1 (ko) | 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 | |
| CN107689351A (zh) | 封装结构 | |
| CN112233986B (zh) | 芯片封装结构的制作方法及塑封模具 | |
| US20180065281A1 (en) | Method of manufacturing a cover member suitable for a fingerprint sensor | |
| US10964634B2 (en) | Method of manufacturing circuit carrier with embedded semiconductor substrate | |
| CN112038243B (zh) | 集成电路封装方法 | |
| US20130193571A1 (en) | Semiconductor package and method and system for fabricating the same | |
| CN110896066B (zh) | 具有内埋基板的线路载板及其制作方法与芯片封装结构 | |
| KR20200035236A (ko) | 이미지 센서 모듈 및 이의 제조 방법 | |
| US20040164430A1 (en) | Circuit device and method of manufacture thereof | |
| US20080061425A1 (en) | Chip package structure and fabricating method thereof | |
| CN108172561B (zh) | 承载基板与其封装结构，及半导体封装元件的制作方法 | |
| CN110087392B (zh) | 线路板结构及其制作方法 | |
| EP3443584B1 (en) | Batch manufacturing of component carriers and their related semi-finished product | |
| CN112349595A (zh) | 芯片封装结构的制作方法 | |
| US20130168868A1 (en) | Semiconductor stack structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |