DE102012203318A1 - Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte - Google Patents

Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte Download PDF

Info

Publication number
DE102012203318A1
DE102012203318A1 DE102012203318A DE102012203318A DE102012203318A1 DE 102012203318 A1 DE102012203318 A1 DE 102012203318A1 DE 102012203318 A DE102012203318 A DE 102012203318A DE 102012203318 A DE102012203318 A DE 102012203318A DE 102012203318 A1 DE102012203318 A1 DE 102012203318A1
Authority
DE
Germany
Prior art keywords
layer
sacrificial layer
circuit board
printed circuit
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102012203318A
Other languages
English (en)
Inventor
Gerd Hechtfischer
Ralf Jünemann
Andreas Schiessl
Helmut Schmucker
Christian Penzkofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE102012203318A priority Critical patent/DE102012203318A1/de
Publication of DE102012203318A1 publication Critical patent/DE102012203318A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Das Verfahren dient zum Freilegen von zumindest einem Teil einer Zielschicht (11) innerhalb einer mehrlagigen Leiterplatte (5). Die mehrlagige Leiterplatte (5) weist eine erste Lage (1) und zumindest eine zweite Lage (2) auf. Eine Opferschicht (20) wird auf zumindest einen Teil der freizulegenden Zielschicht (11) auf der zumindest einen zweiten Lage (2) aufgebracht. Anschließend werden die ersten Lage (1) und die zumindest eine zweite Lage (2) zu der mehrlagigen Leiterplatte (5) verpresst. Weiterhin wird eine erste Ausnehmung (10) von einer Oberfläche (6) der mehrlagigen Leiterplatte (5) bis zu der Opferschicht (20) oder bis hinein in die Opferschicht (20) der mehrlagigen Leiterplatte (5) durch einen mechanischen Abtragungsprozess geschaffen. Anschließend kann die verbleibende freigelegte Opferschicht (20) aus der mehrlagigen Leiterplatte (5) ausgelöst werden, wodurch die Zielschicht (11) freigelegt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Ausnehmungen, insbesondere von Tiefenfräsungen, zum kontrollierten Freilegen von Zielschichten innerhalb von mehrlagigen Leiterplatten, und eine Leiterplatte mit zumindest einer Ausnehmung, die insbesondere durch die erfindungsgemäße Tiefenfräsung hergestellt ist, bei der die Zielschicht freigelegt ist.
  • Mehrlagige Leiterplatten sind zwar günstig in der Herstellung, allerdings für sehr hohe Frequenzen nur bedingt geeignet. Dies liegt daran, weil es schwierig ist, ohne Verschlechterung des HF-Signals, dieses von dem Bauteil auf die Leiterplatte zu übertragen. Lötverbindungen kommen hierfür nicht in Frage und Bondverbindungen erfordern möglichst eine gleiche Höhe zwischen den Anschlusspads auf Seiten des Bauteils und den Anschlusspads auf der Leiterplatte. Eine Möglichkeit ist das elektronische Bauteil, welches das Hochfrequenzsignal erzeugt und/oder verarbeitet, direkt mit der signalführenden Schicht zu verbinden. Hierzu wird die mehrlagige Leiterplatte mit einer Ausnehmung versehen, in die das elektronische Bauelement eingefügt wird. Das elektronische Bauelement kann dann direkt mit der signalführenden Schicht über Bonddrähte verbunden werden.
  • Aus der DE 43 40 249 A1 ist eine Vorrichtung zum Tiefenbohren von Leiterplatten bekannt. An die Zielschicht und an die Schicht, die die Oberfläche bildet, werden unterschiedliche Potenziale angelegt. Die Bohrvorrichtung erkennt diese Potenziale und beendet den Bohrvorgang sobald die Spitze des Bohrwerkzeugs die entsprechende Zielschicht berührt.
  • Der Aufbau der DE 43 40 249 A1 weist allerdings mehrere Nachteile auf. So muss ein definiertes Potenzial sowohl an der Oberflächenschicht als auch an der Zielschicht angelegt werden. Dies setzt voraus, dass die Zielschicht von außen zugänglich ist und nicht direkt mit der Oberflächenschicht verbunden ist. Weiterhin wird der Bohrvorgang beendet, sobald die Bohrspitze die Zielschicht berührt. Sobald es sich bei der Zielschicht allerdings nicht um eine großflächig aufgebrachte Masseschicht handelt, sondern um einzelne voneinander getrennte Leiterbahnen, ist nicht sichergestellt, dass die Bohrspitze auch eine solche Leiterbahn berührt und das an dieser angelegte Potenzial den Stopp des Bohrvorgangs bewirkt. Es kann daher durchaus sein, dass der Bohrvorgang fortgesetzt wird, sollte der Bohrer nicht auf die Zielschicht treffen. Gerade bei einer Zielschicht, die zur Führung von hohen Frequenzen ausgelegt ist, kann eine einfache Berührung der Bohrspitze schon dafür sorgen, dass sich die Eigenschaften der Zielschicht ändern oder diese aufgrund ihrer dünnen Leiterbahnenstrukturen zerstört wird. Das Auftreten zusätzlicher Reflektionsstellen und Dämpfungen ist daher unvermeidlich.
  • Es ist daher die Aufgabe der Erfindung, ein Verfahren zum Freilegen von zumindest einer Zielschicht, sowie eine Leiterplatte mit einer freigelegten Zielschicht zu schaffen, wobei die Zielschicht in keinster Weise durch das Abtragewerkzeug berührt werden darf.
  • Die Aufgabe wird bezüglich des erfindungsgemäßen Verfahrens zum Freilegen einer Zielschicht durch die Merkmale des Anspruchs 1 und bezüglich der mehrlagigen Leiterplatte mit einer freigelegten Zielschicht durch die Merkmale des Anspruchs 7 gelöst. In den jeweiligen Unteransprüchen sind vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens zum Freilegen einer Zielschicht und der erfindungsgemäßen mehrlagigen Leiterplatte angegeben.
  • Das erfindungsgemäße Verfahren zum Freilegen von zumindest einem Teil einer Zielschicht mittels eines mechanischen Abtragungsprozesses innerhalb einer mehrlagigen Leiterplatte, die aus einer ersten Lage und zumindest einer zweiten Lage besteht, umfasst mehrere Verfahrensschritte. In einem ersten Verfahrensschritt wird eine Opferschicht auf zumindest einen Teil der freizulegenden Zielschicht der zumindest einen zweiten Lage aufgebracht. Weiterhin werden die erste Lage und die zumindest eine zweite Lage zu der mehrlagigen Leiterplatte miteinander verpresst. Zusätzlich wird eine Ausnehmung von einer Oberfläche der mehrlagigen Leiterplatte bis zu der Opferschicht oder bis hinein in die Opferschicht der mehrlagigen Leiterplatte durch einen Abtragungsprozess geschaffen.
  • Bevorzugt wird abschließend diese freigelegte Opferschicht aus der mehrlagigen Leiterplatte ausgelöst.
  • Besonders vorteilhaft ist es bei dem Verfahren zum Freilegen einer Zielschicht innerhalb einer mehrlagigen Leiterplatte, dass auf die freizulegende bereits strukturierte Zielschicht, die auf der zumindest einen zweiten Lage ausgebildet sein kann, eine zusätzliche Opferschicht aufgebracht wird. Diese Opferschicht erlaubt, dass nach dem Verpressen zu der mehrlagigen Leiterplatte ein mechanischer Abtragungsprozess, wie z.B. ein Fräsprozess, nur derart genau sein muss, dass er die Opferschicht freilegt. Nachdem weiteren Auslösen der Opferschicht ist die Zielschicht freigelegt, ohne dass die Strukturen, also die Leiterbahnen, auf der Zielschicht durch das Abtragewerkzeug in irgendeiner Weise beschädigt sind.
  • Die erfindungsgemäße Leiterplatte besteht aus einer ersten Lage und zumindest einer zweiten Lage, die mittels einer Klebeverbindung und einer mechanischen Verpressung fest miteinander verbunden sind, wobei eine erste Ausnehmung eine Zielschicht freilegt und wobei an den Rändern und/oder Ecken zwischen der ersten Ausnehmung und der Zielschicht Reste einer Opferschicht vorhanden sind.
  • Bevorzugt sind bei der erfindungsgemäßen Leiterplatte noch Reste einer Opferschicht vorhanden, die dafür gesorgt hat, dass die Strukturen der Zielschicht nicht durch einen mechanischen Abtragungsprozess verletzt worden sind. Dadurch ist die erfindungsgemäße Leiterplatte von üblichen Leiterplatten unterscheidbar.
  • Weiterhin besteht bei dem erfindungsgemäßen Verfahren ein Vorteil, wenn beim Aufbringen der Opferschicht diese aus einem Fotoresist oder einem Trockenresist besteht. Weiterhin wird nur der Teil des Fotoresists bzw. des Trockenresists der Opferschicht, der auf dem zumindest einen Teil der Zielschicht liegt, welcher in einem mechanischem Abtragungsprozess freigelegt werden soll, belichtet. Dann wird der nicht-belichtete Teil der Opferschicht bevorzugt herausgelöst. Es ist besonders vorteilhaft, wenn die Opferschicht aus einem Fotoresist oder einem Trockenresist besteht, weil diese dadurch besonders einfach mit z.B. einer Lauge herausgelöst werden kann. Weiterhin ist es besonders vorteilhaft, wenn die Opferschicht auf der gesamten Zielschicht aufgebracht wird, weil dadurch das Aufbringen stark vereinfacht wird. Durch ein einfaches Belichten des Teils der Opferschicht, an welchem die Ausnehmung gebildet werden soll, wird erlaubt, dass der nicht-belichtete Teil sehr einfach z.B. durch eine schwache Lauge herausgelöst werden kann.
  • Weiterhin besteht bei dem erfindungsgemäßen Verfahren ein Vorteil, wenn zwischen der Oberfläche oder einer Innenlage, mit genau definiertem Abstand zur Ziellage, der mehrlagigen Leiterplatte und dem Abtragewerkzeug selbst eine Spannung angelegt wird und wenn nachfolgend detektiert wird, dass ein Stromkreis geschlossen ist, sobald das Abtragewerkzeug die Oberfläche berührt, und wenn das Detektionsergebnis zur Bestimmung der Position des Abtragewerkzeugs in Bezug zu der Opferschicht verwendet wird und wenn alle Lagen bis hin zur Opferschicht abgetragen werden, sodass diese freigelegt ist. Besonders vorteilhaft ist es, dass die Position des Abtragewerkzeugs kalibriert wird, indem detektiert wird, wann dieses die Oberfläche oder die Innenlage der mehrlagigen Leiterplatte berührt. Dies erlaubt, dass Toleranzen bezüglich der Dicke der mehrlagigen Leiterplatte herausgerechnet werden können. Diese Information kann dann verwendet werden, um den Abstand zur Opferschicht genauer zu bestimmen. Die Opferschicht wird dadurch freigelegt, wobei eine zu tiefe Abtragung in die mehrlagige Leiterplatte hinein vermieden wird, sodass die eigentliche Zielschicht durch das Abtragewerkzeug nicht berührt wird.
  • Weiterhin besteht bei dem erfindungsgemäßen Verfahren innerhalb einer mehrlagigen Leiterplatte ein Vorteil, wenn eine weitere Ausnehmung innerhalb der Zielschicht durch einen mechanischen Abtragungsprozess geschaffen wird. Zusätzlich ist es vorteilhaft, wenn alle Kontakte auf der Zielschicht, die durch die erste Ausnehmung freigelegt worden sind, veredelt werden. Dies gelingt insbesondere durch Abscheiden einer bondfähigen Endoberfläche mittels eines stromlosen Nickelplattierungsprozess oder eines stromlosen Palladiumplattierungsprozess oder eines Eintauch-Gold-Prozess. Weiterhin ist es vorteilhaft, wenn das elektronische Bauteil innerhalb der weiteren Ausnehmung befestigt wird und wenn das elektronische Bauteil mit den veredelten Kontakten verbunden wird. Das Schaffen einer weiteren Ausnehmung erlaubt, dass das elektronische Bauteil, mit besonders kurzen und damit mit HF-technisch besseren Bonddrähten, mit den Kontakten auf der Zielschicht verbunden werden kann, weil die Anschlüsse vorzugsweise auf gleicher Höhe sind.
  • Weiterhin besteht bei dem erfindungsgemäßen Verfahren ein Vorteil, wenn die Dicke der Opferschicht derart gewählt wird, dass Toleranzen in der Dicke bei der Herstellung der Leiterplatte und Toleranzen innerhalb des mechanischen Abtragungsprozesses stets dazu führen, dass sich der mechanische Abtragungsprozess bis zu der Opferschicht oder bis hinein in die Opferschicht erstreckt. Dies erlaubt, dass je nach Genauigkeit des mechanischen Abtragungsprozesses die Opferschicht dicker oder dünner gehalten werden kann. Auf diese Art und Weise können auch weniger präzise arbeitende Fräsmaschinen dazu verwendet werden, um die Opferschicht freizulegen, sodass nach dem Auslösen der Opferschicht mittels einer konzentrierten Lauge die Zielschicht freigelegt wird, ohne dass die Zielschicht in irgendeiner Weise beschädigt ist.
  • Verschiedene Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beispielhaft beschrieben. Gleiche Gegenstände weisen dieselben Bezugszeichen auf. Die entsprechenden Figuren der Zeichnung zeigen im Einzelnen:
  • 1 den angestrebten Aufbau eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen Leiterplatte der durch das erfindungsgemäße Verfahren zum Freilegen der gewünschten Zielschicht erreicht wird;
  • 2A einen erfindungsgemäßen Verfahrensschritt, um die gewünschte Zielschicht durch Aufbringen einer Opferschicht freizulegen;
  • 2B einen weiteren erfindungsgemäßen Verfahrensschritt, um die gewünschte Zielschicht durch teilweises Entfernen der Opferschicht freizulegen;
  • 3A einen ersten Teil eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen verpressten Leiterplatte, wobei die freizulegende Zielschicht von anderen Schichten umgeben ist;
  • 3B einen weiteren Teil eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen verpressten Leiterplatte, der mit dem ersten Teil nochmals verpresst wird;
  • 4 ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte, bestehend aus acht Schichten, wobei ein Stromkreis geschlossen wird, wenn ein Abtragewerkzeug die Oberfläche der mehrlagigen Leiterplatte berührt;
  • 5A ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte, wobei das Abtragewerkzeug bis zu der Opferschicht und/oder bis hinein in die Opferschicht gefräst ist;
  • 5B ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte, wobei die Opferschicht entfernt worden ist, sodass die Zielschicht freigelegt ist;
  • 6 ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte bestehend aus acht Schichten, wobei ein Stromkreis geschlossen wird, wenn ein Abtragewerkzeug die Zielschicht der mehrlagigen Leiterplatte berührt;
  • 7 den angestrebten Aufbau eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen Leiterplatte mit den gewünschten Ausnehmungen zur Aufnahme des elektronischen Bauelements;
  • 8 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens veranschaulicht als Flussdiagramm, das beschreibt, wie die Zielschicht innerhalb einer mehrlagigen Leiterplatte freigelegt wird;
  • 9 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens veranschaulicht als Flussdiagramm, das die Belichtungsvorgänge der Opferschicht auf der Zielschicht beschreibt;
  • 10 ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens veranschaulicht als Flussdiagramm, das beschreibt, wie das Abtragewerkzeug zum Freilegen der Opferschicht kalibriert wird; und
  • 11 ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens veranschaulicht als Flussdiagramm, das beschreibt, wie innerhalb der Zielschicht eine weitere Ausnehmung erschaffen wird und wie zumindest ein Bauelement in diese weitere Ausnehmung integriert wird.
  • 1 zeigt eine erste Lage 1, eine zweite Lage 2, eine dritte Lage 3 und eine vierte Lage 4, die zusammengepresst die erfindungsgemäße Leiterplatte 5 bilden. Die erfindungsgemäße Leiterplatte 5 muss allerdings nicht aus vier Lagen bestehen. Es ist auch möglich, dass die erfindungsgemäße Leiterplatte 5 aus zwei Lagen, drei Lagen oder mehr als vier Lagen besteht. Die erste Lage 1 besteht aus einem Laminat, dessen dielektrische Eigenschaften sich besonders gut für Hochfrequenzanwendungen eignen. Die erste Lage 1 besitzt eine erste Schicht L1a und eine zweite Schicht L1b, wobei die erste Schicht L1a die Oberfläche 6 der mehrlagigen Leiterplatte 5 bildet. Bei der Schicht L1a, also bei der Oberfläche 6, handelt es sich bevorzugt um eine Massefläche. Die Schicht L1a darf aber auch strukturiert sein, wobei ein Masseanschluss im Bereich der Tiefenfräsung ausgebildet sein sollte. Auf der Schicht L1b können indes Leiterbahnen strukturiert sein. Die zweite Lage 2 besteht ebenfalls wieder aus einem Laminat, welches sich bevorzugt für hohe Frequenzen eignet. Auf dieses Laminat sind ebenfalls zwei Schichten L2a und L2b, die vorzugsweise aus Kupfer oder vergoldetem Kupfer bestehen, aufgetragen. Auf der Schicht L2a der zweiten Lage 2 sind vorzugsweise Leiterbahnen aufstrukturiert. Die Schicht L2b der zweiten Lage 2 ist vorzugsweise eine Masseschicht, deren Dicke deutlich höher ist als die der Schicht L2a. Die erhöhte Dicke kann beispielsweise durch zusätzliches Aufkupfern erreicht werden. Die Schicht L2b der zweiten Lage 2 dient vorzugsweise der Aufnahme und der Abfuhr von überschüssiger Wärme, die z.B. in den elektronischen Bauelementen 7 entstehen kann.
  • Die dritte Lage 3 besteht im Ausführungsbeispiel aus einem Laminat, welches sich beispielsweise nur für niedrige Frequenzen eignen muss. Auf den dazugehörigen Schichten L3a und L3b der dritten Lage 3 können ebenfalls Leiterbahnstrukturen strukturiert sein. Eine vierte Lage 4 besteht ebenfalls aus einem Laminat, welches sich bevorzugt einzig für niedrige Frequenzen eignet. Die Schicht L4a der vierten Lage 4 kann zum Strukturieren von Leiterbahnen verwendet werden, wohingegen die Schicht L4b auch zum Anbringen von Anschlusskontakten dienen kann. Bei dem Laminat der dritten Lage 3 und der vierten Lage 4 kann es sich allerdings auch um ein Laminat handeln, welches sich für hohe Frequenzen eignet.
  • Die erste Lage 1 und die zweite Lage 2 werden durch eine erste Verbindungsschicht 8 1 miteinander verbunden. Diese Verbindungsschicht wird auch als Prepreg bezeichnet. Diese erste Verbindungsschicht 8 1 weist eine Dielektrizitätskonstante auf, die in etwa der Dielektrizitätskonstanten der ersten Lage 1 und der zweiten Lage 2 entspricht und entsprechend gute HF-Eigenschaften hat. Die Schmelztemperatur der ersten Verbindungsschicht 8 1 ist allerdings niedriger als die der ersten Lage 1 und der zweiten Lage 2. Beim Verpressen wird diese Verbindungsschicht 8 1 zähflüssig und verklebt dadurch die erste Lage 1 und die zweite Lage 2 fest miteinander. Selbiges gilt auch für die Verbindungsschicht 8 3, welche die dritte Lage 3 mit der vierten Lage 4 verbindet. Die Verbindungsschicht 8 2 verbindet im Folgenden die Lagen 1 und 2 mit den Lagen 3 und 4. Die Verbindungsschicht 8 2 weist ähnliche Eigenschaften auf wie die Verbindungsschicht 8 3.
  • Weiterhin sind noch eine Vielzahl von Durchkontaktierungen 9 vorhanden, von denen einige die gesamte Leiterplatte 5, andere hingegen nur bestimmte Lagen der Leiterplatte 5 miteinander verbinden. Gut zu erkennen ist überdies eine erste Ausnehmung 10, die eine Zielschicht 11 freilegt. Die erste Ausnehmung 10 wird bevorzugt durch einen Fräsprozess und eine anschließende Abtragung der Opferschicht hergestellt.
  • Innerhalb der ersten Ausnehmung 10 ist noch eine weitere Ausnehmung 12 ausgebildet. Die weitere Ausnehmung 12 weist bevorzugt ein geringeres Volumen auf als die erste Ausnehmung 10. Die weitere Ausnehmung 12 weist ebenfalls eine geringere Grundfläche auf als die erste Ausnehmung 10, weil die weitere Ausnehmung 12 innerhalb eines Teils der ersten Ausnehmung 10 bzw. innerhalb eines Teils der freigelegten Zielschicht 11 ausgebildet ist. Die weitere Ausnehmung 12 legt dabei die Schicht L2b der zweiten Lage 2 frei, die wie bereits erläutert, als Wärmesenke fungiert.
  • Dies erlaubt, dass ein elektronisches Bauelement 7 auf die Schicht L2b der zweiten Lage 2 platziert werden kann, um bevorzugt mit der Zielschicht 11 bzw. mit Kontakten auf der Zielschicht 11 verbondet zu werden. Hierfür sind Bonddrähte 13 zwischen dem elektronischen Bauelement 7 und der Zielschicht 11 ausgebildet. Das elektronische Bauelement 7 wird bevorzugt auf die Schicht L2b der zweiten Lage 2 geklebt.
  • In 1 ist die gewünschte mehrlagige Leiterplatte 5 gezeigt, deren Herstellung in den weiteren Figuren ausführlich beschrieben wird.
  • 2A zeigt einen Verfahrensschritt, um die gewünschte Zielschicht 11 im späteren Verlauf ohne Beschädigung freilegen zu können. Dargestellt ist in 2A die zweite Lage 2, wobei es sich bei der Zielschicht 11 um die Schicht L2a handelt. Von der Zielschicht 11 bzw. der Schicht L2a soll ein Teil freigelegt werden. Die Schichten L2a und L2b sind beispielsweise über Ätzprozesse strukturiert. Dadurch sind die gewünschten Leiterbahnen auf der Schicht L2a bereits ausgebildet. In einem Verfahrensschritt wird auf die Schicht L2a, also auf die Zielschicht 11, ein Fotoresist (Fotolack) 20 aufgetragen. Bei dem Fotoresist 20 handelt es sich bevorzugt um einen Trockenresist 20. Dieser Fotoresist wird bevorzugt auf der ganzen Schicht L2a, also auf der ganzen Zielschicht 11 aufgetragen. Das Auftragen erfolgt mittels eines Walzprozesses, weil der Fotoresist 20 als Folie vorliegt, die auf die Schicht L2a abgewickelt wird. Der Fotoresist 20 kann aber auch mit anderen Verfahrensschritten aufgetragen werden.
  • Dargestellt ist in 2A ebenfalls eine Lichtquelle 21 und eine Belichtungsmaske 22. Die Belichtungsmaske 22 dient dazu, dass nur die Stellen des Fotoresists 20 durch die Lichtquelle 21 belichtet werden, an denen später die Zielschicht 11 freigelegt werden soll. Stellen, an denen die Schicht L2a, also die Zielschicht 11, nicht freigelegt werden soll, werden durch die Lichtquelle 21 nicht belichtet, weil diese von der Belichtungsmaske 22 bedeckt sind. Bei dem Fotoresist 20 handelt es sich um eine Opferschicht 20, wie dies später noch ausführlich erläutert wird.
  • 2B zeigt einen weiteren erfindungsgemäßen Verfahrensschritt, um die gewünschte Zielschicht 11 durch teilweises Entfernen der Opferschicht 20, also des Fotoresists 20, freizulegen. Gut zu erkennen ist in 2B, dass die Bereiche der Opferschicht 20, die in 2A nicht durch die Lichtquelle 21 belichtet worden sind, herausgelöst worden sind. Das Herauslösen der nicht-belichteten Teile der Opferschicht 20, die aus einem Fotoresist 20, insbesondere eines Trockenresists 20, bestehen, gelingt vorzugsweise mit Natrium-Karbonat. Es können auch andere schwache Laugen verwendet werden. Säuren werden vorzugsweise nicht verwendet, weil sie die Leiterbahnstruktur, also die Schichten L2a und L2b angreifen. Die Opferschicht 20 hat z. B. eine Dicke von etwa 50 µm. Es können natürlich auch andere Dicken für die Opferschicht 20 verwendet werden, je nachdem wie hoch die Toleranzen der Dicke der mehrlagigen Leiterplatte 5 oder des mechanischen Abtragungsprozesses während der Tiefenfräsung sind. Die Belichtung selbst erfolgt vorzugsweise mittels eines Automatikbelichters im Außenlagenfotoraum.
  • 3A zeigt einen ersten Teil 30 der mehrlagigen verpressten Leiterplatte 5. Hierzu wird die zweite Lage 2 aus 2B, auf welcher sich die Opferschicht 20 befindet, mittels der Verbindungsschicht 8 1 und der ersten Lage 1 verpresst. Gut zu erkennen ist, dass durch das Verpressen die Dicke der Opferschicht 20 möglichst unverändert bleibt. Die Härte der Opferschicht 20 kann beispielsweise dadurch erhöht werden, dass die zweite Lage 2 vor dem Verpressen bevorzugt mit der ersten Lage 1 noch in einem Ofen gebacken wird, dies natürlich ohne die Verbindungsschicht 8 1. Gut zu erkennen ist, dass die Opferschicht 20 in die Verbindungschicht 8 1 hineindrückt. Weiterhin werden in diesem Schritt die Durchkontaktierungen 9 zwischen den Schichten L1a, L1b, L2a und L2b vorgenommen. Weiterhin wird die Kupferschicht der Lage L2b durch Aufkupfern verdickt. Dies erlaubt, dass die Schicht L2b als Wärmesenke dienen kann, um die überschüssige Wärme des elektrischen Bauelements 7 aufnehmen zu können.
  • 3B zeigt einen weiteren Teil 31 eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen verpressten Leiterplatte 5. Dieser weitere Teil 31 wurde bereits in 1 erläutert. Dieser weitere Teil 31 dient beispielsweise zur Versorgung des elektrischen Bauelements 7 mit Gleichspannung und zur Übertragung von Informationen im Basisband, sodass die zuführenden Frequenzen deutlich niedriger sind, als die innerhalb des ersten Teils 30. Betragen die Frequenzen, die die Signalschichten L1b, L2a des ersten Teils 30 der erfindungsgemäßen Leiterplatte 5 übertragen müssen, mehrere GHz, so betragen die Frequenzen, die die Schichten L3a bis L4b übertragen müssen, nur wenige MHz. Dargestellt ist in dem weiteren Teil 31 ebenfalls die Verbindungsschicht 8 3 und die Durchkontaktierung 9, die die Schichten L3a, L3b, L4a und L4b miteinander verbindet.
  • 4 beschreibt ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte 5 im Zusammenspiel mit einem mechanischen Abtragungsprozess. Innerhalb von 4 sind der erste Teil 30 und der weitere Teil 31 der 3A und 3B miteinander zu der aus 1 bekannten mehrlagigen Leiterplatte 5 verpresst worden. Weiterhin sind noch zusätzliche Durchkontaktierungen 9, die eine oder mehrere Schichten des ersten Teils 30 und/oder des weiteren Teils 31 miteinander kontaktieren, eingefügt.
  • Zu erkennen ist auch das Abtragewerkzeug 40, bei welchem es sich bevorzugt um einen Fräser handelt. Das Abtragewerkzeug 40 ist elektrisch leitend mit einer Detektionseinheit 41 verbunden. Die Detektionseinheit 41 ist ebenfalls elektrisch leitend mit einer Spannungsquelle 42 verbunden. Die Spannungsquelle 42, die Detektionseinheit 41, der Nutzrahmen und das Abtragewerkzeug 40 bilden einen Stromkreislauf 43, der über die Oberfläche 6, also über die Schicht L1a der Lage 1, geschlossen wird, sobald das Abtragewerkzeug 40 die Oberfläche 6 berührt. Hierzu wird die Oberfläche 6, also die Außenlage bevorzugt an den Nutzrahmen der Leiterplatte 5 angeschlossen. Dieser nicht dargestellte Nutzrahmen wird anschließend mit dem Maschinentisch mittels Niederhalter, die an der Maschine installiert sind, elektrisch verbunden. Ertastet nun das Abtragewerkzeug 40, also im Ausführungsbeispiel der Fräser, beim Eintauchen in die mehrlagige Leiterplatte 5 die mit dem Maschinentisch elektrische verbundene Lage L1a, so detektiert die Detektionseinheit 41 einen Stromfluss. Diese Information wird genutzt, um einen relativen Offset zu einer zuvor bestimmten Nulllage zu ermitteln, der dem eigentlichen kontrollierten Tiefenfräsen zugrundegelegt wird. Sobald die Detektionseinheit 41 den Stromfluss detektiert, beginnt ab dieser Position das eigentliche kontrollierte Tiefenfräsen in die Opferschicht 20.
  • Die Genauigkeit des Fräsprozesses hängt nur noch von der Toleranz für die Dicke bei der Herstellung der mehrlagigen Leiterplatte 5 und von der Toleranz für die Justierung des Abtragewerkzeugs 40 und von der Toleranz des eigentlichen Fräsvorgangs ab. Um die Zielschicht 11 bzw. die Schicht L2a der zweiten Lage 2 nicht zu beschädigen, muss die Dicke der Opferschicht 20 derart gewählt sein, dass Toleranzen der Dicke bei der Herstellung der Leiterplatte 5 und Toleranzen innerhalb des mechanischen Abtragungsprozesses stets dazu führen, dass die erste Ausnehmung 10 bis zu der Opferschicht 20 oder bis hinein in die Opferschicht 20 gefräst wird, diese aber nicht vollständig abgetragen wird. Für den Fall, dass das Abtragewerkzeug beispielsweise auf +/–15 µm genau positioniert werden kann und dass die Leiterplatte 5 in ihrer Dicke auf +/–5 µm genau hergestellt werden kann, ist eine Dicke für die Opferschicht 20 von 50 µm ausreichend, sodass auch bei einer Addition der Toleranzen stets die Opferschicht 20 getroffen wird und nicht die Lage L2a verletzt wird, wenn ihre Mitte (25 µm) anvisiert wird. Für den Fall, dass Abtragewerkzeuge mit einer höheren oder niedrigeren Positioniergenauigkeit verwendet werden, und/oder für den Fall, dass die Leiterplatte 5 mit einer höheren oder niedrigeren Genauigkeit gefertigt werden kann, kann die Dicke der Opferschicht 20 variiert werden.
  • Es ist auch möglich, dass das Abtragewerkzeug 40 im ausgeschalteten Zustand von oben in Richtung der Leiterplatte 5 bewegt wird, sodass eine weitere Detektionseinheit einen höheren Druck beim Auftreffen des Abtragewerkzeugs 40 auf die Außenfläche bzw. die Oberfläche 6 der mehrlagigen Leiterplatte 5 erfasst. Ausgehend von diesen Informationen kann ebenfalls ein genauer Offset-Wert bestimmt werden, sodass die Opferschicht 20 sicher getroffen wird.
  • 5A zeigt ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte 5, wobei in die Opferschicht 20 durch das Abtragewerkzeug 40 hineingefräst worden ist. Man kann auch sagen, dass die Opferschicht 20 freigelegt worden ist. Zu erkennen ist, dass die Opferschicht 20 aus 5A nicht mehr ganz so dick ist wie die Opferschicht 20 aus 4. Im Idealfall ist die Opferschicht 20 aus 5A nur noch halb so dick wie die Opferschicht aus 4, weil in diesem Fall das Abtragewerkzeug 40 genau die anvisierte Mitte der Opferschicht 20 getroffen hat.
  • 5B zeigt ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte 5, wobei die Opferschicht 20 entfernt worden ist, sodass die Zielschicht 11 freigelegt ist. Für das Entfernen der Opferschicht 20, die in dem Beispiel aus 5A aus einem Fotoresist 20 bzw. einen Trockenresist 20 besteht, der, wie in 2A gezeigt, belichtet worden ist, muss eine stärkere Lauge verwendet werden als zum Entfernen des nicht belichteten Teils der Opferschicht 20. Als Laugen können z.B. Natronlauge oder Kalilauge verwendet werden. Die Laugen haben bevorzugt eine Konzentration von etwa 5–10 %. Für den Fall, dass nicht die gesamte Opferschicht 20 durch ein Abtragewerkzeug 40 freigelegt worden ist, kann es sein, dass nach dem Herauslösen der Opferschicht 20 mit einer Lauge an den Rändern und/oder Ecken zwischen der ersten Ausnehmung 10 und der Zielschicht 11 noch Reste der Opferschicht 20 vorhanden sind. Die Opferschicht 20 sollte allerdings nicht über der gesamten Zielschicht 11 ausgebildet sein, bzw. stehen bleiben, weil sich ihre dielektrischen Eigenschaften negativ auf das Hochfrequenzsignal auswirken.
  • Weiterhin ist es jetzt möglich, die Kontakte auf der Zielschicht 11 und auf der Oberfläche 6 zu vergolden. Dies kann über einen galvanischen Prozess geschehen. Bevorzugt wird allerdings erst dann mit dem Vergolden begonnen, nachdem die zweite Tiefenfräsung erfolgt ist.
  • 6 zeigt ein erfindungsgemäßes Ausführungsbeispiel der mehrlagigen Leiterplatte 5 mit dem Abtragewerkzeug 40 zur Schaffung der weiteren Ausnehmung 12. Gut zu erkennen ist das Abtragewerkzeug 40, bei welchem es sich bevorzugt um einen Fräser handelt. Das Abtragewerkzeug 40 ist wiederum elektrisch leitend mit einer Detektionseinheit 41 verbunden, die mit einer Spannungsquelle 42 verbunden ist. Über die Spannungsquelle 42, die Detektionseinheit 41, den Nutzrahmen und das Abtragewerkzeug 40 wird ein Stromkreis 43 geschlossen, sobald das Abtragewerkzeug 40 die Schicht L2b berührt. Die Schicht L2b liegt dabei wahlweise auf der Bezugsmasse der Spannungsquelle 42 oder auf dem Potenzial der Spannungsquelle 42, wobei das Abtragewerkzeug 40 im Gegensatz dazu entweder auf dem Potenzial der Spannungsquelle 42 oder auf dem Massepotenzial der Spannungsquelle 42 liegt. Sobald das Abtragewerkzeug 40 die Schicht L2b berührt, ist der Stromkreis 43 geschlossen und die Detektionseinheit 41 detektiert das Fließen eines Stroms über das Abtragewerkzeug 40.
  • Im Folgenden wird die weitere Ausnehmung 12 in zumindest einen Teil der freigelegten Zielschicht 11 gefräst. In dem Ausgangsbeispiel aus 6 wird einzig ein Teil der Schicht L2a sowie ein Teil des Laminats der zweiten Lage 2 entfernt. Die Schicht L2b, bei welcher es sich bevorzugt um eine Masseschicht handelt, ist deutlich dicker als die übrigen Schichten, sodass diese durch das Abtragewerkzeug 40 zwar in ihrer Dicke geschmälert, aber nicht durchtrennt wird. Der Abtragungsvorgang wird dann beendet, wenn der beschriebene Stromkreis über der Schicht L2b geschlossen ist. Das Abtragewerkzeug 40 legt daher die Schicht L2b fehlerfrei frei. Die weitere Ausnehmung 12 ist in ihrer Erstreckung bevorzugt kleiner als die erste Ausnehmung 10. Die Schichtdicke der Schicht L2b muss mindestens so groß sein, dass die Toleranz beim Positionieren des Abtragewerkzeugs 40, die Toleranz beim Fräsvorgang selbst und die Toleranz beim Herstellen der zweiten Lage 2 auch bei einer Addition nicht dazu führen, dass das Abtragewerkzeug 40 die Schicht L2b durchtrennt, sondern ein signifikanter Rest der Schicht L2b noch stehen bleibt.
  • 7 zeigt den angestrebten Aufbau eines erfindungsgemäßen Ausführungsbeispiels der mehrlagigen Leiterplatte 5 mit den gewünschten Ausnehmungen 10, 12, die zur Aufnahme des elektronischen Bauteils 7 dienen. Wie bereits erläutert, sind die Oberfläche 6 und die freigelegte Zielschicht mittels eines Galvanisierungsprozesses bereits vergoldet. Diese Vergoldung erhöht die Oberflächenqualität und ist notwendig damit ein Bonddraht in einem Bondprozess von dem elektronischen Bauteil 7 kommend angebracht werden kann. Es ist die bevorzugte Ausführungsform, dass die Leiterplatte 5 aus 7, also mit der ersten Ausnehmung 10 und der weiteren Ausnehmung 12, durch einen Galvanisierungsprozess in einem weiteren Schritt vergoldet wird. Gut dargestellt ist ebenfalls, dass die Schicht L2b im Bereich der weiteren Ausnehmung 12 in ihrer Dicke kleiner ist als in den übrigen Bereichen.
  • Die mehrlagige Leiterplatte 5 kann natürlich mehrere dieser dargestellten Ausnehmungen 10, 12 enthalten und dadurch mehrere elektronische Bauelemente 7 aufweisen. Die erste Ausnehmung 10 kann auch mehrere der weiteren Ausnehmungen 12 aufweisen.
  • Es ist ebenfalls möglich, dass die weitere Ausnehmung 12 direkt zusammen mit der ersten Ausnehmung 10 geschaffen wird. Ein Teil der Opferschicht 20 würde in diesem Fall durch das Abtragewerkzeug 40 direkt entfernt werden und müsste nicht noch später durch einen weiteren Lösungsprozess mittels Natronlauge entfernt werden. Dies ist besonders dann einfach zu realisieren, wenn die Schicht L2b besonders dick ist. Eine Schichtdicke von in etwa 80 µm ist dabei mehr als ausreichend.
  • 8 zeigt ein erfindungsgemäßes Ausführungsbeispiel eines Flussdiagramms, das beschreibt, wie die Zielschicht 11 innerhalb einer mehrlagigen Leiterplatte 5 freigelegt wird. In den gezeigten Ausführungsbeispielen wird die Opferschicht 20 auf die Schicht L2a der zweiten Lage 2 aufgebracht. Es ist auch möglich, dass die Opferschicht 20 auf eine der Lagen L3a oder L4a der dritten Lage 3 oder der vierten Lage 4 aufgebracht wird. Bei der Opferschicht 20 handelt es sich wie bereits erläutert um einen Fotoresist, insbesondere einen Trockenresist, wie er auch zur Strukturierung der Leiterbahnen verwendet wird. Diese Opferschicht 20 wird bevorzugt vollständig auf der ganzen Zielschicht 11 aufgetragen. Es ist allerdings auch möglich, dass die Opferschicht 20 mittels entsprechender Masken nur direkt über der freizulegenden Zielschicht 11 aufgetragen wird.
  • Im Anschluss daran werden in einem zweiten Verfahrensschritt S2 die erste Lage 1 und die zumindest eine zweite Lage 2 zu der mehrlagigen Leiterplatte 5 verpresst. In dem Ausführungsbeispiel werden auch noch eine dritte Lage 3 und eine vierte Lage 4 miteinander und mit den ersten beiden Lagen 1, 2 verpresst, die insgesamt die erfindungsgemäße Leiterplatte 5 bilden. Es können allerdings auch noch weitere Lagen ausgebildet werden. Bei diesem Pressvorgang wird zwischen jede Lage eine Verbindungsschicht 8 1, 8 2, 8 3 eingebracht, die zwar den gleichen Temperaturkoeffizienten und ähnliche dielektrische Eigenschaften wie die darüber bzw. darunter liegenden Lagen 1, 2, 3, 4 aufweisen, allerdings einen niedrigeren Schmelzpunkt besitzen.
  • Im Anschluss daran wird in einem dritten Verfahrensschritt S3 eine erste Ausnehmung 10 von einer Oberfläche 6 der mehrlagigen Leiterplatte 5 bis zu der Opferschicht 20 oder bis hinein in die Opferschicht 20 der mehrlagigen Leiterplatte 5 durch einen Abtragungsprozess geschaffen. Bei einem solchen mechanischen Abtragungsprozess kann es sich, wie bereits erläutert, um einen Fräsprozess handeln. Die Opferschicht 20 weist dabei eine Dicke auf, die derart groß ist, dass auch die Toleranzen bezüglich der Positionierung des mechanischen Abtragewerkzeugs 40, die Toleranzen bezüglich des Fräsvorgangs selbst und die Toleranzen für die Dicke der erfindungsgemäßen Leiterplatte 5 nicht dazu führen, dass die an die Opferschicht 20 angrenzende Zielschicht 11 zerstört oder beschädigt wird.
  • Im Anschluss daran wird die verbleibende freigelegte Opferschicht 20 aus der mehrlagigen Leiterplatte 5 ausgelöst. Dies geschieht durch den Einsatz von Laugen, insbesondere einer Kalilauge oder einer Natronlauge. Die Laugen weisen dabei bevorzugt eine Konzentration von in etwa 50 % auf. Je nach Dicke der Opferschicht 20 kann die Konzentration der eingesetzten Lauge auch deutlich unter oder deutlich oberhalb von 50% liegen. Es können auch andere Laugen verwendet werden.
  • 9 zeigt ein weiteres erfindungsgemäßes Ausführungsbeispiel eines Flussdiagramms, das beschreibt, wie die Opferschicht 20 aufgetragen wird. Hierzu wird der Verfahrensschritt S1_1 ausgeführt, der bevorzugt innerhalb des Verfahrensschritts S1 ausgeführt wird. Innerhalb des Verfahrensschritts S1_1 wird eine Opferschicht 20, die aus einem Fotoresist, insbesondere einem Trockenresist, besteht, auf der Zielschicht 11 aufgebracht. Das Aufbringen erfolgt bevorzugt mittels eines Walzprozesses, wobei die Opferschicht 20 in Form einer Folie heiss aufgewalzt wird. Es ist auch möglich, dass z.B. mittels einer Maske die Opferschicht 20 nur auf der Stelle der Zielschicht 11 aufgebracht wird, die später freigelegt werden soll. Bei dem Fotoresist 20 handelt es sich um den Fotolack, der beispielsweise bereits zum Strukturieren der Leiterbahnen auf den Schichten L1a bis L4b verwendet wurde.
  • Im Anschluss daran wird der Verfahrensschritt S1_2 ausgeführt, in dem der zumindest eine Teil der Opferschicht 20, der auf dem zumindest einen Teil der Zielschicht 11 liegt, der in einem mechanischen Abtragungsprozess freigelegt werden soll, belichtet wird. Anschließend wird der Verfahrensschritt S1_3 ausgeführt, in welchem der nicht belichtete Teil der Opferschicht mittels einer Lauge, bevorzugt einer schwachen Lauge wie z.B. Kaliumcarbonat, herausgelöst wird.
  • 10 zeigt ein weiteres erfindungsgemäßes Ausführungsbeispiel eines Flussdiagramms, das beschreibt, wie das Abtragewerkzeug 40 zum Schaffen der Ausnehmung 10 kalibriert wird. Hierzu wird der Verfahrensschritt S3_1 ausgeführt, der bevorzugt innerhalb des Verfahrensschritts S3 ausgeführt wird. Innerhalb des Verfahrensschritts S3_1 wird eine Spannung zwischen eine Oberfläche 6 der mehrlagigen Leiterplatte 5 und dem Abtragewerkzeug 40 angelegt.
  • Im Anschluss daran wird der Verfahrensschritt S3_2 ausgeführt. Innerhalb des Verfahrensschritts S3_2 wird über eine Detektionseinheit 41 detektiert, dass ein Stromkreis 43 geschlossen ist, sobald das Abtragewerkzeug 40 die Oberfläche 6 berührt. Die Detektionseinheit 41 detektiert dabei einen Stromfluss über das Abtragewerkzeug 40. Das Abtragewerkzeug 40, bei welchem es sich insbesondere um einen Fräser handelt, nähert sich dabei stetig der Oberfläche 6 an. Das Abtragewerkzeug 40 kann dabei in Betrieb sein, der Fräser kann also rotieren.
  • Im Anschluss daran wird der Verfahrensschritt S3_3 ausgeführt. Innerhalb des Verfahrensschritts S3_3 wird das Detektionsergebnis genutzt, um die Position des Abtragewerkzeugs 40 im Bezug zu der Opferschicht 20 zu bestimmen. Diese Positionsbestimmung kann beispielsweise innerhalb der Detektionseinheit 41 oder innerhalb einer übergeordneten Steuereinheit erfolgen. Sobald das Abtragewerkzeug 40 die Oberfläche 6, berührt wird der Abstand des Abtragewerkzeugs 40 zu der Opferschicht 20 einzig durch die Dicke der entsprechenden Lagen der Leiterplatte 5 und durch die Dicke der Opferschicht 20 selbst definiert.
  • Im Anschluss daran wird der Verfahrensschritt S3_4 ausgeführt. Innerhalb des Verfahrensschritts S3_4 werden alle Lagen bis zu der Opferschicht 20 oder bis hinein in die Opferschicht 20 abgetragen, wodurch diese freigelegt ist, womit die erste Ausnehmung 10 geschaffen ist. Wichtig ist dabei, dass die Opferschicht 20 eine Dicke aufweist, die größer ist als die Toleranz für die Justierung des Abtragewerkzeugs 40 in Richtung der Opferschicht 20 und die größer ist, als die Toleranz für den Fräsvorgang selbst und die weiterhin größer ist, als die Toleranz für die Dicke in der Herstellung der Leiterplatte 5. Die Dicke der Opferschicht 20 muss dabei auch größer sein als eine Addition der beiden Toleranzen.
  • Schlussendlich beschreibt 11 ein weiteres erfindungsgemäßes Ausführungsbeispiel eines Flussdiagramms, das zeigt, wie innerhalb der Zielschicht 11 eine weitere Ausnehmung 12 geschaffen wird. Hierzu wird der Verfahrensschritt S5 ausgeführt. Der Verfahrensschritt S5 wird bevorzugt nach dem Verfahrensschritt S4 ausgeführt. Der Verfahrensschritt S5 kann allerdings auch gleich innerhalb des Verfahrensschritts S3 ausgeführt werden. Innerhalb des Verfahrensschritts S5 wird eine weitere Ausnehmung 12 innerhalb der Zielschicht 11 durch einen weiteren mechanischen Abtragungsprozess geschaffen. Hierzu wird bevorzugt wieder das Abtragewerkzeug 40 verwendet. Ein Teil der Zielschicht 11 wird dabei durch das Abtragewerkzeug 40 ausgefräst. Es ist möglich, dass die Position des Abtragewerkzeugs 40 abermals durch die Detektionseinheit 41 festgestellt wird. Der Stromkreis 43 wird dabei nicht über die Oberfläche 6, sondern über die Zielschicht 11 geschlossen. Sobald die Detektionseinheit 41 einen Stromfluss detektiert, berührt das Abtragewerkzeug 40 gerade die Zielschicht 11.
  • Im weiteren Verlauf wird die weitere Ausnehmung 12 geschaffen, wobei das Abtragewerkzeug 40 eine Schicht L2b der zweiten Lage 2 freilegt. Bei dieser Schicht handelt es sich bevorzugt um eine Massefläche auf die zusätzliches Kupfer aufgebracht worden ist, sodass sichergestellt ist, dass das Abtragewerkzeug 40 diese Schicht nicht durchtrennt. Diese Schicht L2b muss folglich eine Schichtdicke aufweisen, die größer ist als die Toleranzen bei der Positionierung des mechanischen Abtragewerkzeugs 40, sowie für den Fräsvorgang selbst und die Dicke für die Herstellung der Leiterplatte 5.
  • Es kann auch möglich sein, dass sich die weitere Ausnehmung 12 bis hin zur dritten Lage 3 oder bis hin zur vierten Lage 4 erstreckt. Der Einsatz einer weiteren Opferschicht 20 angrenzend zu einer der Lagen L3a, L3b oder L4a ist daher problemlos möglich. Aufgrund der Tatsache, dass die weitere Ausnehmung 12 innerhalb eines Teils der Zielschicht 11 ausgestaltet ist, ist der Erstreckung der weiteren Ausnehmung 12 kleiner als der Erstreckung der ersten Ausnehmung 10.
  • Im Anschluss an den Verfahrensschritt S5 wird der Verfahrensschritt S6 ausgeführt. Innerhalb des Verfahrensschritts S6 wird eine bondfähige Endoberfläche, wie z.B. ENIG (engl. Electroless Nickel Immersion Gold; dt. stromlosen Nickelplattierungsprozess oder einen Eintauch-Gold-Prozess) oder ENPIG (engl. Electroless Nickel Electroless Palladium Immersion Gold; dt. stromlosen Nickelplattierungsprozess oder stromlosen Palladiumplattierungsprozess oder einen Eintauch-Gold-Prozess) auf den Kontakten auf der Zielschicht 11, die durch die erste Ausnehmung 10 freigelegt worden sind, abgeschieden. Dies geschieht bevorzugt mittels eines Galvanisierungsprozesses und dient dazu, dass die Bonddrähte 13 von den elektronischen Bauelement 7 sicher mit den Kontaktstellen auf der Zielschicht 11 verbunden werden können und sich die HF-Qualität verbessert. In diesem Zusammenhang werden bevorzugt auch die Leiterbahnen oder die Massefläche auf der Oberfläche 6 und/oder auf der freigelegten Schicht L2b vergoldet.
  • Im Anschluss daran wird der Verfahrensschritt S7 ausgeführt. Innerhalb des Verfahrensschritts S7 wird zumindest ein elektrisches Bauelement 7 innerhalb der weiteren Ausnehmung 12 befestigt. Diese Befestigung geschieht bevorzugt durch eine Klebeverbindung. Die Befestigung kann auch durch eine Lötverbindung erfolgen.
  • In Anschluss daran wird der Verfahrensschritt S8 ausgeführt. Innerhalb des Verfahrensschritts S8 wird das elektrische Bauelement 7 mit den vergoldeten Kontakten auf der Zielschicht 11 durch zumindest einen Bonddraht 13 leitend verbunden. Um die Störfestigkeit zu erhöhen, kann die Oberfläche 6 noch mit einem leitenden Gehäuse versehen werden. Das elektrische Bauelement 7 ist in diesem Fall vollständig eingeschlossen.
  • Es ist auch möglich, dass in die zweite Ausnehmung 12 noch eine, bevorzugt aus einem Metall gebildete, Einlage eingesetzt bzw. eingeklebt wird, die als Höhenausgleich für das Bauteil 7 dient. Die zweite Ausnehmung 12 ist in diesem Fall etwas tiefer. Die Einlage, die auch als Inlay bezeichnet wird, weist einen Wärmeausdehnungskoeffizienten auf, der bevorzugt ähnlich groß ist wie der Wärmeausdehnungskoeffizient des Bauteils 7.
  • Im Rahmen der Erfindung sind alle beschriebenen und/oder gezeichneten Merkmale beliebig miteinander kombinierbar. Insbesondere kann statt einer mechanischen Abtragung zur Ausbildung der Ausnehmung auch eine chemische Abtragung durch eine Säure oder Lauge, mittels anisotropem Ätzen, erfolgen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 4340249 A1 [0003, 0004]

Claims (8)

  1. Verfahren zum Freilegen von zumindest einem Teil einer Zielschicht (11) innerhalb einer mehrlagigen Leiterplatte (5), die aus einer ersten Lage (1) und zumindest einer zweiten Lage (2) besteht, mittels eines Abtragungsprozesses, gekennzeichnet durch folgende Verfahrensschritte: – Aufbringen (S1) einer Opferschicht (20) auf zumindest einen Teil der freizulegenden Zielschicht (11) der zumindest einen zweiten Lage (2); – Verpressen (S2) der ersten Lage (1) und der zumindest einen zweiten Lage (2) zu der mehrlagigen Leiterplatte (5); – Schaffen (S3) einer ersten Ausnehmung (10) von einer Oberfläche (6) der mehrlagigen Leiterplatte (5) bis zu der Opferschicht (20) oder bis hinein in die Opferschicht (20) der mehrlagigen Leiterplatte (5) durch den Abtragungsprozess.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch, folgenden Verfahrensschritt: – Auslösen (S4) der verbleibenden freigelegten Opferschicht (20) aus der mehrlagigen Leiterplatte (5).
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Verfahrensschritt Aufbringen (S1) nachfolgende Unterverfahrensschritte umfasst: – Aufbringen (S1_1) einer Opferschicht (20), die aus einem Fotoresist, insbesondere einem Trockenresist besteht, auf die Zielschicht (11); – Belichten (S1_2) des zumindest einen Teils der Opferschicht (20), der auf dem zumindest einen Teil der Zielschicht (11) liegt, der in einem mechanischen Abtragungsprozess freigelegt werden soll; – Herauslösen (S1_3) des nicht belichteten Teils der Opferschicht (20).
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Verfahrensschritt Erschaffen (S3) der Ausnehmung (10) nachfolgende Unterverfahrensschritte umfasst: – Anlegen (S3_1) einer Spannung zwischen der Oberfläche (6) der mehrlagigen Leiterplatte (5) und dem Abtragewerkzeug (40); – Detektieren (S3_2) dass ein Stromkreis (43) geschlossen ist, sobald das Abtragewerkzeug (40) die Oberfläche (6) berührt; – Nutzen (S3_3) des Detektionsergebnisses zum Bestimmen der Position des Abtragewerkzeugs (40) in Bezug auf die Opferschicht (20); – Abtragen (S3_4) aller Lagen (1) bis zu der Opferschicht (20) und/oder bis hinein in die Opferschicht (20), wodurch die erste Ausnehmung (10) geschaffen ist.
  5. Verfahren nach einem der vorherigen Ansprüche, gekennzeichnet durch, folgende Verfahrensschritte: – Erschaffen (S5) einer weiteren Ausnehmung (12) innerhalb der Zielschicht (11) durch einen mechanischen Abtragungsprozess; – Abscheiden (S6) einer bondfähigen Endoberfläche mittels eines stromlosen Nickelplattierungsprozess oder eines stromlosen Palladiumplattierungsprozess oder eines Eintauch-Gold-Prozess auf den Kontakten auf der Zielschicht (11), die durch die erste Ausnehmung (10) freigelegt worden sind; – Befestigen (S7) zumindest eines elektrischen Bauelements (7) innerhalb der weiteren Ausnehmung (12); – Verbonden (S8) des zumindest einen elektrischen Bauelements (7) mit den bearbeiteten Kontakten.
  6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der nicht belichtete Teil der Opferschicht (20) mit einer schwach konzentrierten Lauge herausgelöst wird und/oder dass der verbleibende Teil der Opferschicht (20) mit einer stark konzentrierten Lauge ausgelöst wird und/oder dass die Dicke der Opferschicht (20) derart gewählt wird, dass Toleranzen in der Dicke bei der Herstellung der Leiterplatte (5) und Toleranzen innerhalb des Abtragungsprozesses und Toleranzen bei der Justierung des Abtragewerkzeugs (40) stets dazu führen, dass sich die erste Ausnehmung (10) bis zu der Opferschicht (20) und/oder bis hinein in die Opferschicht (20) erstreckt und/oder dass es sich bei dem Abtragungsprozesses um einen mechanischen Prozess, insbesondere einen Fräsprozess, handelt.
  7. Leiterplatte (5) mit einer ersten Lage (1) und zumindest einer zweiten Lage (2), die mittels einer Klebeverbindung und/oder einer mechanischen Verpressung fest miteinander verbunden sind, dadurch gekennzeichnet, dass eine erste Ausnehmung (10) eine Zielschicht (11) freilegt und dass an den Rändern und/oder Ecken zwischen der ersten Ausnehmung (10) und der Zielschicht (11) Reste einer Opferschicht (20) vorhanden sind.
  8. Leiterplatte nach Anspruch 7, dadurch gekennzeichnet, dass alle Kontakte der freigelegten Zielschicht (11) veredelt, insbesondere mit einer bondfähigen Endoberfläche versehen sind, die mittels eines stromlosen Nickelplattierungsprozess oder eines stromlosen Palladiumplattierungsprozess oder eines Eintauch-Gold-Prozess auf den Kontakten abgeschieden ist und/oder dass eine weitere Ausnehmung (12) innerhalb der Zielschicht (11) ausgebildet ist und dass in dieser weiteren Ausnehmung (12) zumindest ein elektrisches Bauelement (7) angeordnet ist und/oder dass das zumindest eine elektrische Bauelement (7) mit den veredelten, bzw. bearbeiteten Kontakten verbondet ist.
DE102012203318A 2011-12-22 2012-03-02 Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte Pending DE102012203318A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012203318A DE102012203318A1 (de) 2011-12-22 2012-03-02 Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011089533.7 2011-12-22
DE102011089533 2011-12-22
DE102012203318A DE102012203318A1 (de) 2011-12-22 2012-03-02 Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte

Publications (1)

Publication Number Publication Date
DE102012203318A1 true DE102012203318A1 (de) 2013-06-27

Family

ID=48575793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012203318A Pending DE102012203318A1 (de) 2011-12-22 2012-03-02 Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte

Country Status (1)

Country Link
DE (1) DE102012203318A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887780A1 (de) * 2013-12-19 2015-06-24 Robert Bosch Gmbh Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206354A1 (de) * 1982-02-22 1983-09-01 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Vorrichtung zum aendern oder reparieren von nicht sichtbaren leiterbahnmustern von mehrlagigen leiterplatten
DE4340249A1 (de) 1993-11-26 1995-06-01 Schmoll Gmbh Maschinen Vorrichtung zum Tiefenbohren von Leiterplatten o. dgl.
US20080264687A1 (en) * 2007-04-27 2008-10-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
DE102008040394A1 (de) * 2008-07-14 2010-01-21 Robert Bosch Gmbh Verfahren zur Herstellung eines Sensorelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206354A1 (de) * 1982-02-22 1983-09-01 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Vorrichtung zum aendern oder reparieren von nicht sichtbaren leiterbahnmustern von mehrlagigen leiterplatten
DE4340249A1 (de) 1993-11-26 1995-06-01 Schmoll Gmbh Maschinen Vorrichtung zum Tiefenbohren von Leiterplatten o. dgl.
US20080264687A1 (en) * 2007-04-27 2008-10-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
DE102008040394A1 (de) * 2008-07-14 2010-01-21 Robert Bosch Gmbh Verfahren zur Herstellung eines Sensorelements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887780A1 (de) * 2013-12-19 2015-06-24 Robert Bosch Gmbh Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte

Similar Documents

Publication Publication Date Title
EP1266402B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE102006036728B4 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE4135839A1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
EP1701600A1 (de) Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
DE112012002829T5 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE102012203318A1 (de) Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE60130108T2 (de) Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE102009033650A1 (de) Verfahren und Verbindung eines elektronischen Bauteils mit einer Leiterplatte
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE10206440A1 (de) Verfahren und Vorrichtung zum Herstellen elektrisch leitender Verbindungen
DE19515159A1 (de) Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE102006045836B4 (de) Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication