DE60130108T2 - Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement - Google Patents
Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement Download PDFInfo
- Publication number
- DE60130108T2 DE60130108T2 DE60130108T DE60130108T DE60130108T2 DE 60130108 T2 DE60130108 T2 DE 60130108T2 DE 60130108 T DE60130108 T DE 60130108T DE 60130108 T DE60130108 T DE 60130108T DE 60130108 T2 DE60130108 T2 DE 60130108T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- perforation
- dielectric layer
- prefabricated product
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
- Die Erfindung bezieht sich auf Verfahren zur Herstellung elektrischer Verbindungselemente wie gedruckte Schaltungen (PCB), High-Density-Interconnects (HDI), Kugelgitteranordnungs-(BGA-)Substrate, Chip Scale Packages (CSP), Multi-Chip-Modul-(MCM-)Substrate, usw. Sie bezieht sich auch auf ein elektrisches Verbindungselement, beziehungsweise ein Halbfabrikat.
- In der modernen Leiterplattentechnologie werden, aufgrund zunehmender Miniaturisierung, konventionell durchgebohrte Löcher zunehmend durch Mikro-Durchkontaktierungen ersetzt. Verfahren zur Herstellung von solchen Mikro-Durchkontaktierungen umfassen Laser- und Plasmabohren sowie photochemisches Strukturieren. Ein neues Verfahren zur Herstellung von Mikro-Durchkontaktierungen ist in
WO 00/130962 - Eine Mikroperforationsvorgang, wie z. B. in
WO 00/13062 -
JP 08335783 US 6,005,198 offenbart ein Verfahren zur Herstellung einer gedruckten Schaltung, welches das Prägen von kelchförmigen Vertiefungen und das Verteilen von leitendem Material innerhalb der Vertiefungen umfasst. - Es ist eine Aufgabe der vorliegenden Erfindung, die auf dieser Mikroperforations(MP)-Technologie basierende Herstellung von elektrischen Verbindungselementen weiter zu rationalisieren und zu vereinfachen.
- Diese Aufgabe ist durch die in den Patentansprüchen definiert Erfindung gelöst.
- Die Erfindung ist im Wesentlichen dadurch gekennzeichnet, dass ein paralleler Mikroperforations-(PMP-)Vorgangssschritt mit einem Laminations-Vorgangssschritt kombiniert ist.
- Zu diesem Zweck werden ein vorgefertigtes Produkt und eine zweite dielektrische Schicht zwischen eine Auflage und eine Perforationsform gebracht. Das vorgefertigte Produkt ist teilweise mit einer leitenden Schicht bedeckt, welche durch Mikro-Durchkontaktierungen zu kontaktierende Strukturen bildet – wie z. B. Bahnen, Kontaktflächen, Abschirmungen, usw. Druck wird auf die Perforationsform ausgeübt, während Perforationsspitzen der Perforationsform Vertiefungen für die Mikro-Durchkontaktierungen bilden. Eine Oberfläche der dielektrischen Schicht oder des vorgefertigten Produktes wird konfiguriert oder beschichtet, um an einer Oberfläche der anderen dielektrischen Schicht zu kleben, wenn Druck darauf ausgeübt wird.
- Das vorgefertigte Produkt kann ein vorgefertigter mehrschichtiger Aufbau sein, zu welchem mindestens eine weitere Schicht zugefügt werden muss, um ein elektrisches Kontaktelement zu bilden. Es kann auch eine reine dielektrische Schicht mit mindestens einer vorstrukturierten leitenden Beschichtung sein, welche durch weitere Schichten ergänzt werden muss, um ein PCB/HDI zu bilden.
- Gemäss einer Ausführungsform der Erfindung umfasst mindestens eine der dielektrischen Schichten und der vorgefertigten Produkte vor dem Laminations-/Perforationsschritt ein unausgehärtetes Dielektrikum. Die während der kombinierten Lamination/Perforation auf die Schichten angewandte Temperatur und der darauf ausgeübte Druck sind dann genügend hoch, um das Material quer zu vernetzen und auszuhärten. Nach der Lamination klebt die Schicht automatisch an der anderen dielektrischen Schicht.
- Gemäss einer anderen Ausführungsform der Erfindung, weist mindestens das vorgefertigte Produkt oder die dielektrische Schicht eine thermoplastische Folie auf, z. B. eine Flüssigkristallpolymer-(LCP-)Folie. In diesem Fall wird die Folie während dem kombinierten Laminations-/Perforationsschritt plastisch erweicht und klebt danach an der anderen Schicht.
- Gemäss einer noch anderen Ausführungsform der Erfindung, ist zwischen dem vorgefertigten Produkt und der dielektrischen Schicht ein dünne klebende Schicht vorhanden.
- Gemäss einer weiteren Ausführungsform der Erfindung, ist die dielektrische Schicht eine dünne klebende Schicht, welche an einer leitenden Schicht anklebt.
- Das Perforationswerkzeug und die zwei beschichteten dielektrischen Schichten können während des Perforations-/Laminationsschrittes durch Ausrichtungsmittel geführt sein.
- Im Folgenden werden bevorzugte Ausführungsformen der Erfindung mit Bezug auf Zeichnungen beschrieben. In den Zeichnungen zeigen
-
1a bis1g einen Herstellungsschritt gemäss dem Stand der Technik und -
2a -2g ,3a -3g ,4a -4g ,5a -5g und6a -6f schematisch die Vorgangssequenzen eines Beispiels eines erfindungsgemässen Verfahrens. - In
1a ist eine traditionell hergestellte gedruckte Schaltung (PCB)1 gezeigt. Sie weist zwei äusserste leitende Schichten3 ,5 auf, welche strukturiert sind, d. h. welche Leiterbahnen, Kontaktflächen (Beläge) usw. aufweisen. Ferner ist ina ein mechanisch gebohrtes und durchplattiertes Loch7 gezeigt. - Gemäss den
1b und1c werden zwei zusätzliche mit einem unausgehärteten Klebstoff11 ,11' beschichtete Kupferfolien9 ,9' an das PCB angebracht, mit den Kupferfolien auf den Aussenseiten. In1c sind zwei Auflageplatten13 ,13' einer Laminationspresse gezeigt. In dieser erwärmten Laminationspresse wird die Packung zusammengepresst. In diesem Vorgang härtet der Klebstoff aus, und ein neues Halbfabrikat wird gebildet. - Das Halbfabrikat
15 ist in1d gezeigt. In1e werden Löcher17 für Mikro-Durchkontaktierungen zu den darunterliegenden leitenden Flächen der äussersten Schicht des vorgefertigten Produktes1 in die Kupferfolien9 ,9' und den durch die Verwendung von Laser oder Plasmaentfernung ausgehärteten Klebstoff11 ,11' gebohrt. Das resultierende Produkt wird dann weiter mit einer Kupferschicht19 ,19' plattiert durch welchen Vorgang die Mikro-Durchkontaktierungen fertiggestellt werden (1f ). Schliesslich werden die äussersten Schichten photochemisch strukturiert, um Leiterbahnen, Beläge usw. zu erzeugen (1g ). - Dieses dem Stand der Technik gemässe Verfahren bringt den Nachteil mit sich, dass viele Produktionsschritte notwendig sind, einige davon sequentielle Produktionschritte.
- Mit Bezug auf die
2a -6f werden hauptsächlich die Unterschiede zum dem Verfahren gemäss dem Stand der Technik beschrieben. - Das vorgefertigte Produkt
1 in2a kann z. B. auch ein konventionell hergestelltes PCB sein. Wie oben kurz dargestellt funktionieren aber diese Ausführungsform und auch die unten beschriebenen Ausführungsformen des Verfahrens gemäss der Erfindung für jegliches vorgefertigtes Produkt, welches eine dielektrische Schicht und eine strukturierte äusserste Leiterschicht aufweist. Das vorgefertigte Produkt kann z. B. ein HDI mit durch Mikroperforation hergestellten Mikro-Durchkontaktierung sein. Dann werden in einem ersten Laminationsdurchlauf zwei Kupferschichten an das vorgefertigte Produkt laminiert, wie2b ,2c und2d zeigen. Dieser erste Laminationsdurchlauf entspricht weitgehend dem Laminationsvorgang der1b -1d . Der Klebstoff11 ,11' wird ausgehärtet, bis er eine plastisch verformbare Schicht bildet. Nach dem ersten Laminationsdurchlauf wird das Produkt zwischen zwei Perforationsformen21 ,23 oder zwischen eine Perforationsform und eine Auflage gebracht und Druck wird ausgübt (2e ). Durch den Perforationsvorgang wird das Kupfer der Kupferschichten9 ,9' verformt, der teilweise ausgehärtete Klebstoff zur Seite gedrängt und Mikro-Durchkontaktierungen25 werden gebildet. Die Länge der Perforationsspitzen entspricht in etwa der Summe der Dicken einer Kupferschicht9 und der klebenden Schicht11 . Die Form der Perforationsspitzen27 und die Dynamik, d. h. die Geschwindigkeit der Perforationsformen während des Vorgangs (bzw. der angelegte Druck) werden derart gewählt, dass der Perforationsschritt eine reine Verformung der Kupferschichten9 ,9' zur Folge hat und nicht deren Durchbohrung. Durch den angelegten Druck kann das Kupfer der Schichten9 ,9' und das leitende Material der darunterliegenden Beläge in einem Kaltschweissvorgang geschweisst werden. Eine detaillierte Beschreibung eines mit einem Kaltschweissvorgang kombinierten Perforationsvorganges ist in einer auf derselben Priorität basierenden Anmeldung („Verfahren und Vorrichtung zur Herstellung elektrischer Verbindungselemente und Verbindungselement") derselben Anmelderin beschrieben. Temperatur und Druck während dieses zweiten Laminationsdurchlaufs werden derart gewählt, dass der Klebstoff weiter einem Aushärtungsschritt unterzogen wird, wobei der Perforationsschritt dadurch auch ein zweiter Laminationsdurchlauf ist. Das aus diesem Schritt hervorgehende Produkt ist in2f gezeigt. Eine photochemische Strukturierung der äussersten Schichten folgt (2g ). - Aufgrund des ersten Laminationsdurchlaufes sind die dielektrischen Schichten
11 ,11' während des kombinierten Perforations-/Schweissschrittes nicht flüssig. Daher besteht kein Risiko, dass aufgrund der Drucke beteiligtes dielektrisches Material durch ein mangelhaftes Perforationsloch an die Oberfläche gelangt und die Perforationsform verunreinigt. - Das vorgefertigte Produkt in
3a kann auch ein auf traditionelle Weise hergestelltes PCB mit mechanisch gebohrten und durchplattierten Löchern sein. In3b ist dieses PCB zwischen zwei Klebstoffschichten11 ,11' angeordnet. Dann wird dieser Stapel, d. h. das vorgefertigte Produkt mit den zwei Klebstoffschichten11 ,11' in eine erwärmte, zwei Perforationsformen21 ,23 oder eine Perforationsform und eine Auflageplatte umfassende Laminationspresse gebracht (3c ). Beide Perforationsformen sind mit einer Ablösungsschicht beschichtet. Während des in3d gezeigten Laminations- /Perforationsvorganges wird der Klebstoff ausgehärtet und Löcher für Mikro-Durchkontaktierungen werden gleichzeitig gebildet. Nachher werden die Perforationswerkzeuge21 ,23 entfernt. Aufgrund der Ablösungsbeschichtung ist dies möglich, ohne dass Klebstoff daran kleben bleibt. Das resultierende, in3e gezeigte Produkt, wird anschliessend durch Plasmaätzen (optional) gereinigt, um elektrisch isolierende Rückstände von den zu kontaktierenden Stellen zu entfernen. Dann werden beide Seiten des Produktes mit zusätzlichen Kupferschichten27 ,27' plattiert, wie in3f dargestellt. Schliesslich werden die äussersten Schichten27 ,27' auf konventionelle Weise photochemisch strukturiert (3g ). - Die Ausführungsform des Verfahrens gemäss der mit Bezug auf
4a -4g beschriebenen Erfindung ist dem mit Bezug auf3a -3g beschriebenen Verfahren ähnlich. Jedoch werden anstelle von nur klebenden Schichten äusserste mit klebenden Schichten11 ,11' beschichtete Kupferschichten9 ,9' auf das vorgefertigte Produkt aufgebracht. Die Kupferschichten9 ,9' sind vorstrukturiert, so dass Öffnungen12 dort vorhanden sind, wo die Mikro-Durchkontaktierungen zu bilden sind. Die im Perforationsschritt (4c ,4d ) gebildeten Löcher werden daher nur in der klebenden Schicht gebildet. Nach dem Perforations-/Laminationsschritt wird das Produkt in Analogie zu3e -3g mit Plasma gereinigt, laminiert und photo-strukturiert. - Die mit Bezug auf
4a -4g beschriebene Ausführungsform kann auch als Abwandlung des mit Bezug auf2a -2g beschriebenen Verfahrens betrachtet werden, wobei, jedoch, die klebend beschichteten Kupferschichten9 ,9' photochemisch vorstrukturiert sind. Zusätzlich kann nur ein Laminationsdurchgang (dem zweiten Laminationsdurchgang in2a -2g entsprechend) durchgeführt werden, und nach dem Perforationsschritt wird ein Plasmareinigungsschritt durchgeführt. - Die in
5a -5g gezeigte Ausführungsform ist der Ausführungsform von4a -4g ähnlich. Die Kupferschichten9 ,9' sind jedoch nicht vorstrukturiert. Im Gegensatz zur Ausführungsform von2a -2g werden jedoch die Kupferschichten9 ,9' von den Perforationsspitzen durchbohrt, derart, dass die äussersten strukturierten Leiterschichten des vorgefertigten Produkts1 nicht oder nicht zuverlässig von den Kupferschichten9 ,9' kontaktiert sind. Zu diesem Zweck weisen die Perforationsspitzen z. B. eine scharfe Spitze oder scharfe Kante auf. Das Verhalten des Kupfermaterials während des Perforationsschrittes (d. h. ob es durchbohrt oder nur verformt wird) wird auch durch die Dynamik und die Dicke und Beschaffenheit der klebenden Schicht während des Laminationsvorganges beeinflusst. - Auch in den Ausführungsformen der
3a -3g ,4a -4g und5a -5g kann dem Perforations-/Laninationsschritt ein erster Laminationsdurchlauf vorausgehen. - Gemäss
6b werden zwei mit klebenden Schichten11 ,11' beschichtete Kupferfolien9 ,9' am in6a gezeigten vorgefertigten Produkt angebracht. Dann wird die Lamination in einer Laminationspresse durchgeführt, wobei die Presswerkzeuge alle Perforationsspitzen enthaltende Perforationsformen21 ,23 sind (6c ). Die Laminationspresse wird auf eine Temperatur erwärmt, bei welcher der Klebstoff quervernetzt wird. Während der Lamination verformen die Perforationsspitzen den Kupfer der äusseren Schichten9 ,9' und erzeugen gleichzeitig elektrische Kontakte mit den anliegenden inneren Schichten. (6d ). Wie bei der Ausführungsform von2a -2g werden die Form der Perforationsspitzen und Dynamik der Perforation derart gewählt, dass das Kupfer nicht durchbohrt wird und ein Kaltschweissvorgang zwischen dem Kupfer der äusseren Schichten9 ,9' und den anliegenden inneren Schichten statt findet.6e zeigt das Produkt nach der Lamination. Der Laminationsvorgang führt das Löcherbohren für die Mikro-Durchkontaktierungen durch und erzeugt gleichzeitig die elektrischen Verbindungen zwischen den Schichten, womit die Mikro-Durchkontaktierungen fertiggestellt sind. Die Oberflächen müssen nicht zusätzlich laminiert werden. Wie in6f ersichtlich ist, können die äussersten Schichten nachher photochemisch strukturiert werden, um Leiterbahnen, Beläge, usw. zu bilden. - Um die Unterschiede zwischen den verschiedenen Ausführungsformen in den obigen Beschreibungen deutlicher aufzuzeigen, wird immer auf dasselbe vorgefertigte Produkt, nämlich ein traditionell hergestelltes PCB, und auf dieselben Materialien Bezug genommen. Es sollte jedoch zur Kenntnis genommen werden, dass für alle Ausführungsformen von der ganzen Auswahl der verschiedenen möglichen vorgefertigten Produkte ausgegangen werden kann. Zusätzlich können natürlich die Materialien variieren. Während das Material der äussersten metallischen Schichten in den obigen Beispielen Kupfer oder eine Kupferlegierung ist, können natürlich auch andere leitende Beschichtungsmaterialien in Betracht gezogen werden, z. B. Silber oder Silberlegierungen.
- Das Material der klebenden Schichten
11 ,11' kann bekanntes, gemäss dem Stand der Technik für PCB-Herstellung bereits verwendetes klebendes Material sein. Eine solche klebende Schicht kann jedoch auch durch jegliche bekannte, möglicherweise mit einer dünnen klebenden Schicht beschichtete dielektrische Schicht ersetzt werden. Verfügbare Materialien umfassen jegliche dielektrische Materialien, z. B. Hartplastik wie Epoxidharz, Polyimid, Cyanatester usw. oder ein thermoplastisches Material wie ein LCP (Flüssigkristallpolymer) oder irgend ein anderes thermoplastisches Material. Es kann ferner eine Kunststoffolie, -folienbahn oder -platte von irgendeiner Dicke sein, insbesondere für die Ausführungsformen von3a -3g ,4a -4g und5a -5g . Zum Beispiel kann es eine Kunststoffolie von einer Dicke von zwischen 25 und 150 μm sein. - Das erfindungsgemässe Verfahren beruht nicht auf der gleichzeitigen Lamination von zwei dielektrischen (z. B. klebenden) Schichten. Es kann auch für die Lamination von nur einer Schicht auf einer Seite des vorgefertigten Produktes ausgeführt werden.
- Das vorgefertigte Produkt umfasst eine Oberfläche, welche nur teilweise aus einer strukturierten Leiterschicht aufgebaut ist. Das dielektrische Material, welches den Rest der Oberfläche bildet, kann auch klebende Mittel umfassen. Im Allgemeinen kann Lamination während dem kombinierten Perforations-/Laminationsvorgang durch eine oder eine entsprechende Kombination der folgenden Mittel erreicht werden:
- (i) Die dielektrische Schicht ist vor dem Schritt ein unausgehärtetes Dielektrikum. Durch den in diesem Schritt aufkommenden Druck und durch Wahl der entsprechenden Aushärtungstemperatur wird das Material quervernetzt. Die Quervernetzung resultiert in einer festen Verbindung zwischen dielektrischer Schicht und dem vorgefertigten Produkt. Diese Anordnung entspricht den zwei Beispielen in den Figuren, wo die dielektrische Schicht eine Klebeschicht ist.
- (ii) Die Oberfläche des vorgefertigten Produktes umfasst mindestens teilweise ein unausgehärtetes Dielektrikum.
- (iii) Die dielektrische Schicht und/oder Teile der Oberfläche des vorgefertigten Produktes ist/sind aus einem thermoplastischen Material. Die Temperatur der Auflage und der Perforationsform wird dann so gewählt, dass das Material erweicht oder schmilzt. Dieses Erweichen kann durch den angelegten Druck unterstützt werden. Nach dem Schritt kleben die dielektrische Schicht und das vorgefertigte Produkt aneinander.
- (iv) Ein Klebstoff der obigen Art wird zwischen die dielektrische Schicht und das vorgefertigte Produkt gebracht.
- Die Perforationswerkzeuge sind z. B. als Metallplatten mit einer harten Oberfläche und mit Perforationsspitzen ausgebildet. Die Form der Perforationsspitzen entspricht der Form der erwünschten Mikro-Durchkontaktierung und hängt auch von den Prozessparametern ab und davon, ob die Spitzen die leitenden Schichten durchbohren sollen oder nicht. Die Laminationspresse kann ferner Ausrichtungsmittel (nicht dargestellt) aufweisen. Diese können z. B. an einer Auflageplatte befestigt und dazu ausgebildet sein, die Schichten und das Perforationswerkzeug während der Perforation zu führen.
- Für den Perforationsvorgang, welcher, gemäss der vorliegenden Erfindung gleichzeitig mit dem Laminationsvorgang ausgeführt wird und möglicherweise auch mit einem Aushärtungsvorgang, kann die Spitzenform der Perforationsspitzen wichtig sein, wie oben kurz dargestellt. Bisher sind zur Bildung von Perforationsformen hauptsächlich chemische Ätzverfahren verwendet worden: Ein Materialblock mit einer flachen Oberfläche wird mit einer Ätzabdeckschicht versehen mit Öffnungen an den Stellen, wo die Spitzen zu bilden sind. Dann wird Material in diesen Stellen durch ein Ätzmittel entfernt, was Löcher zur Folge hat. Nach dem Entfernen der Abdeckschicht dient die Blockoberfläche als negative Form für einen Nachbildungsvorgang durch Galvanoformung. Der Nachteil dieses Verfahrens liegt darin, dass die Löcher und folglich die resultierenden Spitzen aufgrund des Herstellungsverfahrens eher flach sind und deren Form schwach definiert ist. Im Folgenden wird ein beispielhaftes Herstellungsverfahren von Perforationsformen, womit sich jede mögliche Form von Spitze herstellen lässt, beschrieben.
- Ein Druckvorlagenwerkzeug umfasst eine mechanisch gefertigte Spitze aus sehr harten Materialien wie z. B. Hartmetall, Saphir oder gar Diamant. Sie kann in jeder gewünschten Form hergestellt werden. Das Druckvorlagenwerkzeug wird in ein sequentiell arbeitendes Perforationsgerät eingebaut. Dieses Gerät empfängt die digitalen Daten, welche normalerweise von mechanischen Bohrmaschinen verwendet werden und erzeugt sehr genau definierte Vertiefungen in einen Block aus weichem Material, z. B. aus Kupfer oder gar aus Kunststoff. Die resultierende negative Form wird dann zur Nachbildung in einem Galvanoformungsvorgang verwendet. Ein derartiger Galvanoformungsvorgang kann z. B. zwei Schritte umfassen. Der erste Schritt ist dann das Ausstatten der negativen Form mit einer harten Metallbeschichtung, z. B. einer ca. 100 μm dicken Nickelschicht. Anschliessend wird eine relativ dicke Schicht eines anderen Materials angebracht. Diese Schicht wird nachher zusammen mit der Beschichtung von der negativen Form entfernt und als Perforationsform verwendet.
- Beispiele von mit diesem Verfahren hergestellten Spitzenformen umfassen meisselartige Formen, sehr scharfe Spitzen, Spitzen mit schneidenden Kanten usw. Soll ein Kaltschweissvorgang ausgeführt werden, sind die Spitzen auf spezielle Weise geformt, derart dass auf einer Mikrometerskala keine scharfen Spitzen oder Kanten vorhanden sind.
Claims (13)
- Verfahren zur Herstellung vom elektrischen Verbindungselementen oder Halbfabrikaten, wobei ein vorgefertigtes Produkt (
1 ) mit einer ersten Oberfläche, welche teilweise mit einer strukturierten elektrisch leitenden Schicht bedeckt ist, und eine dielektrische Schicht (11 ,11' ), welche eine elektrisch leitende Schicht (9 ,9' ) aufweist, zur Verfügung gestellt werden, eine Oberfläche der genannten dielektrischen Schicht, welche die genannte leitende Schicht (9 ,9' ) nicht aufweist, durch ein Perforationswerkzeug mit Perforationsspitzen gegen die erste Schicht des vorgefertigten Produkts gepresst wird, wodurch in der Oberfläche der dielektrischen Schicht Löcher für Mikro-Durchkontaktierungen gebildet werden, wobei die dielektrische Schicht und die erste Schicht des vorgefertigten Produktes in einer Weise ausgebildet und/oder beschichtet sind, dass sie Mittel aufweisen, um, als Folge davon, dass sie gegeneinander gepresst werden, aneinander laminiert zu werden, und wobei Temperatur und Druck während des Pressens der dielektrischen Schicht gegen die erste Schicht derart gewählt werden, dass das vorgefertigte Produkt und die dielektrische Schicht aneinander laminiert werden. - Verfahren gemäss Anspruch 1, wobei nach dem Perforationsschritt die perforierte Oberfläche der zweiten dielektrischen Schicht weiter galvanisiert wird.
- Verfahren gemäss Anspruch 2, wobei die perforierte Oberfläche der zweiten dielektrischen Schicht nach dem Perforationsschritt und vor dem Galvanisierschritt plasmagereinigt wird.
- Verfahren gemäss Anspruch 2 oder 3, wobei die leitende Schicht (
9 ,9' ) während des Perforationsschrittes durchstochen wird. - Verfahren gemäss Anspruch 2 oder 3 und wobei die leitende Schicht (
9 ,9' ) an den Stellen, wo Mikro-Durchkontaktierungen zu bilden sind Öffnungen aufweist, derart, dass die Perforation sich nicht auf dies auswirkt. - Verfahren gemäss Anspruch 1, wobei die dielektrische Schicht (
11 ,11' ), von der ausgegangen wird, eine leitende Schicht (9 ,9' ) bestehend aus leitendem Material aufweist, welches leitende Material während des Perforationschrittes verformt wird und das Material der dielektrischen Schicht (11 ,11' ) zur Seite gedrängt wird, derart, dass das Leitermaterial der leitenden Schicht versetzt wird, sodass es in Kontakt mit Leitermaterial einer äussersten leitenden Schicht des vorgefertigten Produktes kommt und elektrisch und mechanisch mit leitendem Material der besagten leitenden zweiten leitenden Schicht verbunden ist. - Verfahren gemäss irgend einem der vorangehenden Ansprüche, wobei mindestens eine der dielektrischen Schicht (
11 ,11' ) und eine Oberflächenschicht des vorgefertigten Produktes (1 ) aus einem unausgehärteten Nichtleiter besteht und wobei dieser unausgehärtete Nichtleiter quervernetzt wird, während Druck durch das Perforationswerkzeug ausgeübt wird. - Verfahren gemäss irgend einem der vorangehenden Ansprüche, wobei die dielektrische Schicht (
11 ,11' ) und/oder eine Oberflächenschicht des vorgefertigten Produktes (1 ) aus einem thermoplastischen Material besteht/bestehen und wobei diese während Druck durch das Perforationswerkzeug ausgeübt wird, bei einer Temperatur gehalten wird/werden, bei welcher es/sie erweicht/erweichen oder schmilzt/schmelzen. - Verfahren gemäss irgend einem der vorangehenden Ansprüche, wobei ein zusätzliches Haftmittel zwischen der dielektrischen Schicht (
11 ,11' ) und dem vorgefertigten Produkt (1 ) eingeführt wird. - Verfahren gemäss irgend einem der vorangehenden Ansprüche, in welchem Ausrichtungsmittel verwendet werden, um die seitliche Position der dielektrischen Schicht (
11 ,11' ), des vorgefertigten Produktes (1 ) und der Perforationspressform (23 ,25 ) zueinender zu definieren. - Verfahren gemäss irgend einem der vorangehenden Ansprüche, in welchem der kombinierte Perforations-/Laminierungsschritt auf einen ersten Laminierungsschritt folgt.
- Verfahren gemäss irgend einem der vorangehenden Ansprüche, in welchem an jede der zwei Oberflächen des vorgefertigten Produktes (
1 ) eine dielektrische Schicht (11 ,11' ) laminiert wird. - Elektrisches Verbindungselement oder Halbfabrikat, hergestellt nach einem Verfahren gemäss irgend einem der vorangehenden Ansprüche
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19337000P | 2000-03-31 | 2000-03-31 | |
US193370P | 2000-03-31 | ||
PCT/CH2001/000201 WO2001076336A1 (en) | 2000-03-31 | 2001-03-30 | Method for fabricating electrical connecting elements, and connecting element |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60130108D1 DE60130108D1 (de) | 2007-10-04 |
DE60130108T2 true DE60130108T2 (de) | 2008-08-07 |
Family
ID=42830459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60130108T Expired - Lifetime DE60130108T2 (de) | 2000-03-31 | 2001-03-30 | Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030121146A1 (de) |
EP (1) | EP1269808B1 (de) |
AU (1) | AU2001244016A1 (de) |
DE (1) | DE60130108T2 (de) |
WO (1) | WO2001076336A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026322A (ja) * | 2003-06-30 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
CN101636041B (zh) * | 2008-07-24 | 2011-05-11 | 富葵精密组件(深圳)有限公司 | 基板表面平坦化系统及基板表面平坦化方法 |
DE102010045780A1 (de) * | 2010-09-17 | 2012-03-22 | Rohde & Schwarz Gmbh & Co. Kg | Kalibriereinheit für ein Messgerät |
TWI527173B (zh) | 2013-10-01 | 2016-03-21 | 旭德科技股份有限公司 | 封裝載板 |
WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3346950A (en) * | 1965-06-16 | 1967-10-17 | Ibm | Method of making through-connections by controlled punctures |
US3616193A (en) * | 1968-05-14 | 1971-10-26 | Trw Inc | Thermoset polydiene resin adhesive bonded laminates and methods of making same |
NL8403755A (nl) * | 1984-12-11 | 1986-07-01 | Philips Nv | Werkwijze voor de vervaardiging van een meerlaags gedrukte bedrading met doorverbonden sporen in verschillende lagen en meerlaags gedrukte bedrading vervaardigd volgens de werkwijze. |
EP0645805B1 (de) * | 1993-09-29 | 2000-11-29 | Matsushita Electric Industrial Co., Ltd. | Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf |
JPH08335783A (ja) * | 1995-06-07 | 1996-12-17 | Toshiba Corp | 印刷配線板の製造方法 |
DE19522338B4 (de) * | 1995-06-20 | 2006-12-07 | Pac Tech-Packaging Technologies Gmbh | Chipträgeranordnung mit einer Durchkontaktierung |
US6005198A (en) * | 1997-10-07 | 1999-12-21 | Dimensional Circuits Corporation | Wiring board constructions and methods of making same |
WO1999049708A1 (en) * | 1998-03-27 | 1999-09-30 | Minnesota Mining And Manufacturing Company | Method for making electrical connections between conductors separated by a dielectric |
DE59915155D1 (de) * | 1998-08-28 | 2010-05-27 | Dyconex Ag | Verfahren zur mikrolocherzeugung |
-
2001
- 2001-03-30 AU AU2001244016A patent/AU2001244016A1/en not_active Abandoned
- 2001-03-30 WO PCT/CH2001/000201 patent/WO2001076336A1/en active IP Right Grant
- 2001-03-30 DE DE60130108T patent/DE60130108T2/de not_active Expired - Lifetime
- 2001-03-30 EP EP01916828A patent/EP1269808B1/de not_active Expired - Lifetime
- 2001-03-30 US US10/239,731 patent/US20030121146A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1269808B1 (de) | 2007-08-22 |
WO2001076336A1 (en) | 2001-10-11 |
DE60130108D1 (de) | 2007-10-04 |
EP1269808A1 (de) | 2003-01-02 |
US20030121146A1 (en) | 2003-07-03 |
AU2001244016A1 (en) | 2001-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE69325404T2 (de) | Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen | |
DE69622606T2 (de) | Gedruckte Schaltungsplatte | |
DE69532832T2 (de) | Elektrische Verbindungen mit verformbaren Kontakten | |
DE69634597T2 (de) | Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen | |
EP2259311B1 (de) | Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement | |
DE60224611T2 (de) | Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung | |
DE69220892T2 (de) | Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats | |
DE69708879T2 (de) | Z-achsenzwischenverbindungsverfahren und schaltung | |
DE69312983T2 (de) | Höckerförmige Anschlusselektrode auf einem Substrat für Flipchip-Verbindung | |
DE102007058497B4 (de) | Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte | |
DE10309188A1 (de) | Steif-flexible Leiterplatte und Verfahren zu deren Herstellung | |
DE69216658T2 (de) | Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente | |
DE112008003532T5 (de) | Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats | |
DE112006001506T5 (de) | Platinenstruktur und Verfahren zu ihrer Herstellung | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE102006036728B4 (de) | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte | |
EP0610360B1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung | |
DE60116744T2 (de) | Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement | |
DE60130108T2 (de) | Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement | |
WO2009065543A1 (de) | Flexibles schaltungssubstrat für elektrische schaltungen und verfahren zur herstellung desselben | |
EP1703781B1 (de) | Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement | |
DE69005961T2 (de) | Verfahren zur Herstellung einer defektfreien Oberfläche auf einem porösen keramischen Substrat. | |
DE102005027276B3 (de) | Verfahren zur Herstellung einer Stapelanordnung | |
DE2049163C3 (de) | Verfahren zur Herstellung elektrischer Schaltungen mit wenigstens einer elektrisch isolierten Überkreuzung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |