CN112312671B - 电路板以及电路板的制备方法 - Google Patents
电路板以及电路板的制备方法 Download PDFInfo
- Publication number
- CN112312671B CN112312671B CN201910696773.0A CN201910696773A CN112312671B CN 112312671 B CN112312671 B CN 112312671B CN 201910696773 A CN201910696773 A CN 201910696773A CN 112312671 B CN112312671 B CN 112312671B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- circuit board
- pattern opening
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 93
- 239000011889 copper foil Substances 0.000 claims abstract description 50
- 239000010949 copper Substances 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- 238000007747 plating Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000009713 electroplating Methods 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 109
- -1 polypropylene Polymers 0.000 description 13
- 239000004743 Polypropylene Substances 0.000 description 9
- 229920001155 polypropylene Polymers 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 7
- 239000004721 Polyphenylene oxide Substances 0.000 description 6
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 6
- 239000011112 polyethylene naphthalate Substances 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- 229920006380 polyphenylene oxide Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种电路板的制备方法，包括：提供一铜箔层并在所述铜箔层的表面覆盖一介电层，所述介电层包括第一图形开口；在所述第一图形开口中电镀铜以形成一镀铜层；蚀刻至少部分所述铜箔层以形成一第一内侧导电线路，从而得到一电路基板；以及在所述电路基板的至少一表面依次形成一绝缘层以及一外侧导电线路，从而得到所述电路板。本发明还提供一种由上述方法制得的电路板。
Description
技术领域
本发明涉及一种电路板以及所述电路板的制备方法。
背景技术
随着手机等便携式电子设备的功能的不断增加，电路板也朝向多元化多类别的方向发展。虽然电路板的轻、薄、短、小是未来发展的趋势，然而，基于承载电流、散热、阻抗控制等需求(例如，电子设备电源消耗的增加导致电源不能满足电子设备的续航要求，由于快速充电技术在一定程度上解决了这一问题，因此需要电路板可满足大电流充电的需求)，需要电路板具有较大的铜厚。
传统的工艺制作出的厚铜板品质很难达到要求，会存在侧蚀问题。
发明内容
有鉴于此，本发明提供一种能够用于制备具有较大铜厚的电路板的方法，能够避免侧蚀现象产生。
另，还有必要提供一种由上述制备方法获得的电路板。
本发明提供一种电路板的制备方法，包括：提供一铜箔层并在所述铜箔层的表面覆盖一介电层，所述介电层包括第一图形开口；在所述第一图形开口中电镀铜以形成一镀铜层；蚀刻至少部分所述铜箔层以形成一第一内侧导电线路，从而得到一电路基板；以及在所述电路基板的至少一表面依次形成一绝缘层以及一外侧导电线路，从而得到所述电路板。
本发明还提供一种电路板，包括：一介电层，所述介电层包括图形开口；一第一内侧导电线路，包括第一导体部和第二导体部，所述第一导体部位于所述图形开口内，所述第二导体部形成于所述第一导体部上，所述第一导体部与所述第二导体部在沿垂直于所述电路板的延伸方向的投影相互重合；一第二内侧导电线路，形成于所述介电层上，所述第一内侧导电线路的线路厚度大于所述第二内侧导电线路的线路厚度；至少一绝缘层，覆盖所述第一内侧导电线路；以及至少一外侧导电线路，每一所述外侧导电线路形成于其中一所述绝缘层上。
相较于现有技术，本发明由于所述镀铜层的厚度可通过控制电镀时间来调整，可以通过设置电镀时间获得厚铜线路；由于仅对所述铜箔层进行蚀刻(并不对内嵌于所述介电层的镀铜层作蚀刻)，因此，有利于减小蚀刻的铜厚并避免侧蚀现象产生；而且，由于所述镀铜层直接形成于所述图形开口内，而所述图形开口的侧壁可以设置为垂直于所述铜箔层，因此所述镀铜层的侧面也垂直设置，从而防止厚线路蚀刻时造成的侧蚀现象，利于制备厚度大且间距小的导电线路。
附图说明
图1是本发明提供的第一铜箔层的剖视图。
图2是在图1所示的铜箔层的表面覆盖介电层后的剖视图。
图3是在图2所示的介电层中开设第一图形开口后的剖视图。
图4是在图3所示的第一铜箔层上覆盖第一保护层后的剖视图。
图5是在图4所示的第一图形开口中形成镀铜层后的剖视图。
图6是将图5所示的第一保护层移除后的剖视图。
图7是在图6所示的介电层和镀铜层上覆盖第二保护层后的剖视图。
图8是本发明第一实施方式中蚀刻图7所示的部分第一铜箔层后的剖视图。
图9是将图8所示的第二保护层移除后得到的电路基板的剖视图。
图10是在图9所示的电路基板上形成绝缘层和第二铜箔层后的剖视图。
图11是蚀刻图10所示的第二铜箔层并覆盖防焊层后得到的电路板的剖视图。
图12是本发明第二实施方式中在图7所示的第一铜箔层上覆盖图形化干膜后的剖视图。
图13是蚀刻图12所示的部分第一铜箔层后的剖视图。
图14是本发明第三实施方式中在图7所示的第一铜箔层上覆盖图形化干膜后的剖视图。
图15是蚀刻图14所示的部分第一铜箔层后的剖视图。
图16是在图13后继续制作形成的电路板的剖视图。
图17是在图15后继续制作形成的电路板的剖视图。
符号说明
铜箔层 10
镀铜层 11
图形化干膜 12
介电层 20
第一图形开口 21
第一保护层 30
第二保护层 40
绝缘层 50
第二铜箔层 60
外侧导电线路 61
防焊层 70
电路基板 100
第一内侧导电线路 101
第二内侧导电线路 102
第二图形开口 120
电路板 200a、200b、200c
第一导体部 1011
第二导体部 1012
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本发明作进一步说明。
第一实施方式
请参阅图1至图11，本发明第一实施方式提供一种电路板的制备方法，包括如下步骤：
步骤S1，请参阅图1，提供一第一铜箔层10。
步骤S2，请参阅图2，在所述第一铜箔层10的表面覆盖一介电层20。
在本实施方式中，所述介电层20的材质可选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。
所述介电层20可通过涂布的方式形成。
步骤S3，请参阅图3，在所述介电层20中开设第一图形开口21。
在本实施方式中，所述第一图形开口21可通过激光工艺开设。
步骤S4，请参阅图4，在所述第一铜箔层10远离所述介电层20的表面覆盖一第一保护层30。
其中，所述第一保护层30可为一干膜。
步骤S5，请参阅图5，在所述第一图形开口21中电镀铜，从而形成一镀铜层11。
可以理解，所述镀铜层11可通过一次或至少两次电镀步骤形成。所述镀铜层11的厚度可通过控制电镀时间来调整。所述镀铜层11的厚度可大致等于所述介电层20的厚度，因此可根据所述镀铜层11所需的厚度涂布所述介电层20。进一步地，由于电镀液可能于不同深度处具有不同的浓度，因此可在电镀过程中或者两次电镀步骤之间改变所述第一铜箔层10的方位(如上下颠倒)，从而提高所述镀铜层11厚度的均匀性。
步骤S6，请参阅图6，移除所述第一保护层30。
进一步地，可研磨所述介电层20和/或所述镀铜层11远离所述第一铜箔层10的表面，以使所述介电层20和所述镀铜层11表面齐平。
步骤S7，请参阅图7，在所述介电层20以及所述镀铜层11上覆盖一第二保护层40。
其中，所述第二保护层40可为一干膜。
步骤S8，请参阅图8，蚀刻至少部分所述第一铜箔层10以形成一第一内侧导电线路101。
在本实施方式中，所述第一铜箔层10被全部蚀刻，此时所述第一内侧导电线路101仅包括所述镀铜层11。
步骤S9，请参阅图9，移除所述第二保护层40，从而得到一电路基板100。
步骤S10，请参阅图10，在所述电路基板100相对的两个表面均依次一绝缘层50和一第二铜箔层60。
在本实施方式中，所述绝缘层50的材质可选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。可选的，所述绝缘层50的材质为聚丙烯。
步骤S11，请参阅图11，蚀刻每一第二铜箔层60以形成一外侧导电线路61，并在所述外侧导电线路61上覆盖一防焊层70，从而得到所述电路板200a。
在本实施方式中，所述防焊层70的材质为防焊油墨。所述防焊层70可用于暴露部分所述外侧导电线路61以形成多个焊垫(图未标)。
第二实施方式
本发明第二实施方式提供一种电路板的制备方法，所述方法在步骤S1-S7均与第一实施方式相同，此不赘述。与第一实施方式不同之处在于：
如图12所示，在步骤S8中，首先在所述第一铜箔层10上覆盖一图形化干膜12，所述图形化干膜12包括第二图形开口120，所述第二图形开口120用于暴露部分所述介电层20。即，所述图形化干膜12除所述第二图形开口120的区域对应所述镀铜层11以及另一部分所述介电层20。
然后，如图13所示，以所述图形化干膜12为光罩蚀刻所述第一铜箔层10。此时，所述镀铜层11(以下称为：“第一导体部1011”)以及所述第一铜箔层10与所述镀铜层11对应的区域(以下称为：“第二导体部1012”)共同形成所述第一内侧导电线路101。所述第一铜箔层10蚀刻后还形成一第二内侧导电线路102，所述第二内侧导电线路102形成于所述介电层20上。其中，所述第一内侧导电线路101的线路厚度大于所述第二内侧导电线路102的线路厚度。
第三实施方式
本发明第二实施方式提供一种电路板的制备方法，所述方法在步骤S1-S7均与第二实施方式相同，此不赘述。与第二实施方式不同之处在于：
如图14所示，在步骤S8中，所述图形化干膜12的第二图形开口120用于暴露全部所述镀铜层11。如图15所示，以所述图形化干膜12为光罩蚀刻所述第一铜箔层10后仅形成所述第一内侧导电线路101，所述第一内侧导电线路101包括所述第一导体部1011和所述第二导体部1012。
在上述制备方法中，所述镀铜层11的厚度可通过控制电镀时间来调整，因此可以通过设置电镀时间获得厚铜线路。由于仅对所述第一铜箔层10进行蚀刻(并不对内嵌于所述介电层20的镀铜层11作蚀刻)，因此，有利于减小蚀刻的铜厚并避免侧蚀现象产生。而且，由于所述镀铜层11直接形成于所述第一图形开口21内，而所述第一图形开口21的侧壁可以设置为垂直于所述第一铜箔层10，因此所述镀铜层11的侧面也垂直设置，从而防止厚线路蚀刻时造成的侧蚀现象，利于制备厚度大且间距小的导电线路(如，厚度为2OZ时间距达50-100微米，厚度为3OZ时间距达75-175微米)。
请参阅图11，本发明还提供由上述第一实施方式的制备方法制得的电路板200a，所述电路板200a包括一介电层20、一第一内侧导电线路101、至少一绝缘层50和至少一外侧导电线路61。
所述介电层20包括第一图形开口21。所述第一内侧导电线路101包括第一导体部1011。所述第一导体部1011位于所述第一图形开口21内。
所述绝缘层50覆盖所述第一内侧导电线路101。每一所述外侧导电线路61形成于其中一所述绝缘层50上。
在本实施方式中，所述电路板200还包括至少一防焊层70，每一所述防焊层70覆盖其中一所述外侧导电线路61。
请参阅图16，本发明还提供由上述第二实施方式的制备方法制得的电路板200b。与所述电路板200a不同之处在于，所述第一内侧导电线路101还包括第二导体部1012，所述第二导体部1012形成于所述第一导体部1011上，所述第一导体部1011与所述第二导体部1012在沿垂直于所述电路板200的延伸方向的投影相互重合。所述电路板200b还包括第二内侧导电线路102，所述第二内侧导电线路102形成于所述介电层20上，所述第一内侧导电线路101的线路厚度大于所述第二内侧导电线路102的线路厚度。所述第二导体部1012的高度等于所述第二内侧导电线路102的高度。
请参阅图17，本发明还提供由上述第三实施方式的制备方法制得的电路板200c。与所述电路板200b不同之处在于所述第二内侧导电线路102可以省略。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。
Claims (7)
1.一种电路板的制备方法，其特征在于，包括：
提供一铜箔层并在所述铜箔层的表面覆盖一介电层，所述介电层包括第一图形开口，所述第一图形开口通过激光工艺开设；
在所述第一图形开口中电镀铜以形成一镀铜层；
蚀刻全部所述铜箔层，使所述镀铜层形成一第一内侧导电线路，从而得到一电路基板；以及
在所述电路基板的至少一表面依次形成一绝缘层以及一外侧导电线路，从而得到所述电路板。
2.一种电路板的制备方法，其特征在于，包括：
提供一铜箔层并在所述铜箔层的表面覆盖一介电层，所述介电层包括第一图形开口，所述第一图形开口通过激光工艺开设；
在所述第一图形开口中电镀铜以形成一镀铜层；
在所述铜箔层上覆盖一图形化干膜，所述图形化干膜包括第二图形开口，所述第二图形开口用于暴露部分所述介电层，所述图形化干膜除所述第二图形开口的区域对应所述镀铜层以及另一部分所述介电层；
以所述图形化干膜为光罩蚀刻所述铜箔层，以使所述铜箔层与所述镀铜层对应的区域以及所述镀铜层共同形成第一内侧导电线路，从而得到一电路基板，所述铜箔层蚀刻后还形成一第二内侧导电线路，所述第二内侧导电线路形成于所述介电层上；以及
在所述电路基板的至少一表面依次形成一绝缘层以及一外侧导电线路，从而得到所述电路板。
3.如权利要求2所述的电路板的制备方法，其特征在于，所述第一内侧导电线路的线路厚度大于所述第二内侧导电线路的线路厚度。
4.如权利要求2所述的电路板的制备方法，其特征在于，所述镀铜层通过至少两次电镀步骤形成，每两次电镀步骤之间改变所述铜箔层的方位，从而得到所述镀铜层。
5.一种电路板，其特征在于，包括：
一介电层，所述介电层包括图形开口；
一第一内侧导电线路，包括第一导体部和第二导体部，所述第一导体部位于所述图形开口内，所述第二导体部形成于所述第一导体部上，所述第一导体部与所述第二导体部在沿垂直于所述电路板的延伸方向的投影相互重合；
一第二内侧导电线路，形成于所述介电层上，所述第一内侧导电线路的线路厚度大于所述第二内侧导电线路的线路厚度；
至少一绝缘层，覆盖所述第一内侧导电线路；以及
至少一外侧导电线路，每一所述外侧导电线路形成于其中一所述绝缘层上。
6.如权利要求5所述的电路板，其特征在于，所述第二导体部的高度等于所述第二内侧导电线路的高度。
7.如权利要求5所述的电路板，其特征在于，还包括至少一防焊层，每一所述防焊层覆盖其中一所述外侧导电线路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910696773.0A CN112312671B (zh) | 2019-07-30 | 2019-07-30 | 电路板以及电路板的制备方法 |
| TW108128165A TWI735019B (zh) | 2019-07-30 | 2019-08-07 | 電路板以及電路板的製備方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910696773.0A CN112312671B (zh) | 2019-07-30 | 2019-07-30 | 电路板以及电路板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112312671A CN112312671A (zh) | 2021-02-02 |
| CN112312671B true CN112312671B (zh) | 2024-03-12 |
Family
ID=74485225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910696773.0A Active CN112312671B (zh) | 2019-07-30 | 2019-07-30 | 电路板以及电路板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112312671B (zh) |
| TW (1) | TWI735019B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148828A (ja) * | 1994-11-18 | 1996-06-07 | Hitachi Ltd | 薄膜多層回路基板およびその製造方法 |
| JP2000101231A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Aic Inc | プリント配線板の製造方法 |
| US6197407B1 (en) * | 1998-05-14 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| JP2012044093A (ja) * | 2010-08-23 | 2012-03-01 | Fujikura Ltd | プリント配線基板の製造方法 |
| KR20170029297A (ko) * | 2015-09-07 | 2017-03-15 | 주식회사 티엘비 | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 |
| CN107087341A (zh) * | 2016-01-28 | 2017-08-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN108696996A (zh) * | 2017-04-07 | 2018-10-23 | 南亚电路板股份有限公司 | 电路板结构及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY144574A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
| CN104219892A (zh) * | 2013-05-29 | 2014-12-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
| CN104219867A (zh) * | 2013-05-31 | 2014-12-17 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN109661125B (zh) * | 2017-10-12 | 2021-11-16 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| TW201917795A (zh) * | 2017-10-18 | 2019-05-01 | 鈺橋半導體股份有限公司 | 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法 |
-
2019
- 2019-07-30 CN CN201910696773.0A patent/CN112312671B/zh active Active
- 2019-08-07 TW TW108128165A patent/TWI735019B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148828A (ja) * | 1994-11-18 | 1996-06-07 | Hitachi Ltd | 薄膜多層回路基板およびその製造方法 |
| US6197407B1 (en) * | 1998-05-14 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| JP2000101231A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Aic Inc | プリント配線板の製造方法 |
| JP2012044093A (ja) * | 2010-08-23 | 2012-03-01 | Fujikura Ltd | プリント配線基板の製造方法 |
| KR20170029297A (ko) * | 2015-09-07 | 2017-03-15 | 주식회사 티엘비 | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 |
| CN107087341A (zh) * | 2016-01-28 | 2017-08-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN108696996A (zh) * | 2017-04-07 | 2018-10-23 | 南亚电路板股份有限公司 | 电路板结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI735019B (zh) | 2021-08-01 |
| TW202106136A (zh) | 2021-02-01 |
| CN112312671A (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| US10966324B2 (en) | Wiring board, multilayer wiring board, and method of manufacturing wiring board | |
| CN101616549B (zh) | 电镀加成法制作单侧厚铜台阶板的方法 | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| US20240274345A1 (en) | Manufacturing method of magnetic element | |
| US8058566B2 (en) | Packaging substrate structure and manufacturing method thereof | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| CN112312671B (zh) | 电路板以及电路板的制备方法 | |
| TWI462660B (zh) | 電路板及其製作方法 | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| CN107404804B (zh) | 电路板及其制作方法 | |
| JP2009239105A (ja) | 多層回路基板の製造方法 | |
| TW202310693A (zh) | 電路板及其製造方法 | |
| KR100462835B1 (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
| CN106851977A (zh) | 印刷电路板及其制作方法 | |
| CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| TWI737425B (zh) | 內埋式線路板及其製作方法 | |
| US12101891B2 (en) | Circuit board and manufacturing method therefor | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2000353726A (ja) | フィルムキャリアの製造方法 | |
| JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |