KR20040023773A - 도체 배선 패턴의 형성 방법 - Google Patents

도체 배선 패턴의 형성 방법 Download PDF

Info

Publication number
KR20040023773A
KR20040023773A KR1020030063155A KR20030063155A KR20040023773A KR 20040023773 A KR20040023773 A KR 20040023773A KR 1020030063155 A KR1020030063155 A KR 1020030063155A KR 20030063155 A KR20030063155 A KR 20030063155A KR 20040023773 A KR20040023773 A KR 20040023773A
Authority
KR
South Korea
Prior art keywords
pattern
layer
insulating layer
forming
wiring pattern
Prior art date
Application number
KR1020030063155A
Other languages
English (en)
Inventor
이토다이스케
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040023773A publication Critical patent/KR20040023773A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명에서는, 반도체 웨이퍼의 표면에 제 1 절연층을 형성하고, 이 제 1 절연층에 제 2 감광성 절연 수지층을 형성하는 공정과, 제 2 절연층을 노광 및 현상하여 패턴 그루브(pattern groove)의 저면에 제 1 절연층이 노출되도록 패턴 그루브를 형성하는 공정과, 패턴 그루브의 내면을 포함하는 제 2 절연층에 도금용 시드층(seed layer)을 형성하고 나서 패턴 그루브의 부분을 제외하고 시드층에 레지스트 패턴을 형성하는 공정과, 시드층을 전원층으로서 사용하는 전해 도금에 의해 패턴 그루브를 도체로 충전하는 공정과, 레지스트 패턴을 제거하고 제 2 절연층의 표면에 노출되는 시드층을 제거하여 패턴 그루브 내에 남아있는 도체로 이루어진 배선 패턴을 형성하는 공정을 포함하는 도체 배선 패턴의 형성 방법이 제공된다.

Description

도체 배선 패턴의 형성 방법{METHOD OF FORMING CONDUCTOR WIRING PATTERN}
본 발명은 배선 형성 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 웨이퍼, 배선 기판 등의 전자 부품에 배선을 형성하는 방법에 관한 것이다.
반도체 웨이퍼의 전극 단자 형성면에 재배선 패턴을 형성하고, 재배선 패턴에 외부 접속 단자를 접속하고 반도체 웨이퍼를 개별 조각으로 다이싱하는 반도체 장치를 제조하는 방법이 제공된다. 도 5는 전극 단자(12)가 형성되는 반도체 웨이퍼(10)의 면을 절연층(14)으로 덮고, 전극 단자(12)에 전기적으로 접속되는 재배선 패턴(16)을 절연층(14)의 표면상에 형성하는 구조를 나타내는 도면이다. 참조번호(18)는 외부 접속 단자로서 사용되는 솔더 볼이다.
상기의 반도체 장치의 제조 방법에서, 미세한 재배선 패턴(16)을 형성할 필요가 있기 때문에, 미세한 배선을 형성할 수 있는 소위 "세미-애디티브(semi-additive)" 방법을 채택하여 재배선 패턴(16)을 형성한다.
도 6a 내지 도 6e는 세미-애디티브 방법에 의해 재배선 패턴(16)을 형성하는 종래의 방법을 나타내는 도면이다. 재배선 패턴을 형성하는 방법에 있어서는, 미국특허 제 6,200,888호(일본특허공개 제 2001-28371호에 대응), 일본특허공개 제 2001-127095호 및 일본특허공개 제 2001-53075호를 참조한다. 도 6a는 반도체 웨이퍼(10)의 전극 형성면이 폴리이미드로 이루어진 절연층(14)으로 덮이고 절연층(14)의 표면이 도금용 시드층(seed layer; 20)으로 피복된 상태를 나타내는 도면이다. 시드층(20)은 동을 스퍼터링하여 형성될 수 있다. 이 접속에서, 배선 패턴과 절연층(14)과의 밀착성을 향상시키기 위해, 우선적으로 절연층(14)에 대해서 밀착성이 우수한 크롬을 스퍼터링하고 나서 동을 스퍼터링하여 시드층(20)을 형성한다.
도 6b는 시드층(20)이 노출되는 레지스트 패턴(22)을 형성하는 상태를 나타내는 도면이다. 시드층(20)의 표면을 감광성 레지스트로 피복하고 이를 노출 및 현상하여 배선 패턴이 형성될 부분에 이 시드층(20)을 형성한다. 참조번호(20a)는 시드층(20)의 노출된 부분이다.
도 6c는 시드층(20)을 도금용 급전층으로서 사용하는 경우 전해 동도금을 행하고, 노출부(20a)에 폭(t)이 대략 8μ인 도체(24)(동도금)를 쌓아올려 형성하는 상태를 나타내는 도면이다. 도 6d는 레지스트 패턴(22)을 제거하고 레지스트 패턴(22)으로 피복된 시드층(20)을 노출하는 상태를 나타내는 도면이다. 도 6e는 절연층(14)의 표면상에 노출된 시드층(20)을 에칭하여 재배선 패턴(16)을 형성하는 상태를 나타내는 도면이다.
도 7a 내지 도 7c는 시드층(20) 상의 노출부(20a)에 도체(24)를 쌓아올린 후, 급전층으로서 시드층(20)을 사용하는 경우 니켈 도금을 행하여 배리어 층(barrier layer; 26)을 형성하는 종래의 일례를 나타내는 도면이다. 도 7a는 도체(24)의 표면상에 배리어 층(26)을 형성하는 상태를 나타내는 도면이다. 도 7b는 레지스트 패턴(22)이 제거된 상태를 나타내는 도면이다. 도 7c는 절연층(14)의 표면상에 형성되어 외부로 노출된 시드층(20)을 제거하고 재배선 패턴(16)을 형성하는 상태를 나타내는 도면이다.
반도체 웨이퍼의 전극 단자 형성면에 재배선 패턴(16)을 형성하는 위의 경우와 같이, 세미-애디티브 방법에 의해 배선 패턴을 형성하는 경우, 시드층을 형성하고 나서 배선 패턴이 되는 도체를 형성하고 시드층의 불필요한 부분을 에칭에 의해 제거한다. 위의 일례에서, 절연층(14)의 표면상에 노출된 시드층(20)을 에칭에 의해 제거한다. 시드층(20)의 두께는 대략 1㎛이하로, 시드층(20)의 두께는 매우 작다. 이것은 시드층(20)을 에칭에 의해 용이하게 제거할 수 있다는 것을 의미한다. 그럼에 불구하고, 시드층(20)을 제거한 경우, 도체(24)와 배리어 층(26)을 레지스트 등으로 피복하지 않고 시드층(20)을 에칭한다. 그 이유는 레지스트 등에 의해 도체(24)를 보호하지 않고 에칭을 행하는 경우에도 배선 패턴의 완성된 프로파일에 어떠한 문제도 초래되지 않는다는 것이다.
그렇지만, 반도체 웨이퍼의 전극 단자 형성면에 형성될 재배선 패턴의 패턴 폭과 패턴 간격, 및 배선 기판에 형성될 배선 패턴의 패턴 폭과 패턴 간격이 20㎛이하로 매우 작은 경우, 즉 재배선 패턴과 배선 패턴의 패턴 폭과 패턴 간격이 매우 미세한 경우, 배선 패턴이 되는 도체를 시드층을 에칭하는 동시에 에칭하는 것을 무시할 수 없게 된다. 따라서, 소정의 완성된 정확도의 배선 패턴을 형성할 수 없게 된다.
도 8a 및 도 8b는 시드층(20)을 에칭하여 배선 패턴을 형성하는 경우에 시드층(20)과 배선 패턴이 되는 도체(24)가 에칭되는 상태를 나타내는 도면이다. 파선은 에칭을 행하기 전의 도체(24)의 측면 위치를 나타낸다. 도 8a는 시드층(20)과 도체(24)가 형성되는 경우를 나타내고, 도 8b는 시드층(20), 도체(24) 및 배리어 층(26)이 형성되는 경우를 나타낸다.
시드층(20)을 에칭하는 경우, 도체(24)의 외표면은 에칭액(etchant)에 노출되어 에칭된다. 이 경우, 상층에 비해서 하층 측이 침식되는 경향이 있다. 따라서, 도면에 도시된 바와 같이, 시드층(20)의 폭을 도체층(24)의 폭보다 더 감소시켜 에칭을 행한다. 따라서, 도체(24)를 소정의 폭으로 에칭하는 경우에도, 시드층(20)은 과도하게 에칭된다. 도체(24)와 배리어 층(26)이 서로 다른 금속으로 이루어진 도 8b에 도시된 경우에, 각 층의 에칭에 의한 침식 정도는 다르다. 따라서, 배선 패턴의 측면 프로파일은 균일하게 형성될 수 없다.
상술한 바와 같이, 시드층(20)을 에칭하는 경우에 도체(24)의 측면이 에칭되어 침식되는 작용은 패턴 폭이 20㎛이하로 작은 배선 패턴의 경우에 무시될 수 없다. 따라서, 배선 패턴을 오버 에칭하여 소정의 사이즈로 패턴 폭을 완성할 수 없다는 문제가 초래된다. 배선 패턴이 오버 에칭될 수 없도록 에칭을 제어하는 경우에, 배선 패턴간의 시드층(20)의 간격이 감소되면, 배선 패턴간의 시드층은 완전히에칭될 수 없고 배선 패턴은 전기적으로 단락된다.
세미-애디티브 방법에 의해 배선 기판에 매우 미세한 배선 패턴을 형성하는 경우에 상기의 문제점들이 초래된다.
본 발명은 이러한 문제점들을 해결하기 위한 것이다. 본 발명의 목적은 반도체 장치 또는 배선 기판이 형성되는 경우, 배선 패턴의 폭이 소정의 사이즈를 벗어나고 배선 패턴의 위치는 미리 설계된 위치로부터 변위된다는 문제를 해결할 수 있는 배선 형성 방법을 제공하는 것이다. 따라서, 본 발명의 배선 형성 방법은 매우 미세한 배선 패턴을 형성을 형성하는 경우에도 매우 정밀한 배선 패턴을 확실하게 형성할 수 있다.
본 발명에 따라, 기판의 표면에 제 1 절연층을 형성하고, 이 제 1 절연층에 제 2 감광성 절연 수지층을 형성하는 공정과, 제 2 절연층을 노광 및 현상하여 패턴 그루브(pattern groove)의 저면에 제 1 절연층이 노출되도록 패턴 그루브를 형성하는 공정과, 패턴 그루브의 내면을 포함하는 제 2 절연층에 도금용 시드층(seed layer)을 형성하고 나서 패턴 그루브의 부분을 제외하고 도금용 시드층에 레지스트 패턴을 형성하는 공정과, 도금용 시드층을 전원층으로서 사용하는 전해 도금에 의해 패턴 그루브를 도체로 충전하는 공정과, 레지스트 패턴을 제거하고 제 2 절연층의 표면에 노출되는 시드층을 제거하여 패턴 그루브 내에 남아있는 도체로 이루어진 배선 패턴을 형성하는 공정을 포함하는 도체 배선 패턴의 형성 방법이 제공된다.
패턴 그루브가 전해 도금에 의해 도체로 충전되는 경우, 도체로서 복수의 서로 다른 금속층이 사용된다. 복수의 서로 다른 금속층은 동 기저층과 니켈 배리어 층으로 이루어진 적어도 2개의 금속층이다.
제 1 절연층은 감광성 절연 수지로 구성되고, 제 1 절연층을 노광 및 현상하여, 기판에 형성된 제 1 배선 패턴이 제 1 절연층에 형성될 제 2 배선 패턴에 전기적으로 접속되는 개구부를 형성한 후, 제 1 절연층을 열경화시킨다.
기판으로서 반도체 웨이퍼를 사용하고, 반도체 웨이퍼는 제 1 절연층과 제 2 절연층이 형성되는 전극 단자 형성면을 갖고, 반도체 웨이퍼의 전극 단자와 전기적으로 접속되는 배선 패턴이 형성된다.
도 1a 내지 도 1h는 본 발명의 배선 형성 방법을 나타내는 구성도.
도 2는 배선 패턴의 형성을 나타내는 확대 단면도.
도 3a 내지 도 3f는 본 발명의 배선 형성 방법에 의해 반도체 웨이퍼의 전극 단자 형성면에 재배선 패턴을 형성하는 구성도.
도 4a 내지 도 4e는 본 발명의 배선 형성 방법에 의해 다층 배선 기판을 형성하는 방법을 나타내는 구성도.
도 5는 반도체 웨이퍼의 전극 단자 형성면에 재배선 패턴을 형성하는 상태를 나타내는 단면도.
도 6은 세미-애디티브(semi-additive) 방법에 의해 배선 패턴을 형성하는 방법을 나타내는 구성도.
도 7a 내지 도 7c는 또 다른 배선 패턴의 형성 방법을 나타내는 구성도.
도 8a 및 도 8b는 배선 패턴이 되는 도체의 측면을 에칭하는 상태를 나타내는 구성도.
도면 부호의 설명
10 반도체 웨이퍼 12 전극 단자
14 절연층 16 재배선 패턴
20 시드층 24 도체
26 배리어 층 40 기판
41 제 1 절연층 41a 개구부
42 제 2 절연층 44 패턴 그루브(pattern groove)
46 시드층(seed layer) 48 레지스트 패턴
50 동 도금층 51 배리어 층
첨부된 도면을 참조하여, 다음과 같이 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1a 내지 도 1h는 본 발명의 배선 형성 방법, 예컨대 반도체 웨이퍼 또는 배선 기판 등의 기판(40) 상에 배선 패턴을 형성하는 기본 제조 공정을 나타내는 구성도이다. 본 발명의 배선 형성 방법은 반도체 웨이퍼 또는 배선 기판 등의 기판 상에 배선 패턴을 형성하는 경우, 제 1 및 제 2 절연층을 포함하는 2개의 층 구조로 이루어진 절연층을 사용하여 배선 패턴이 형성된다는 것을 특징으로 한다.
도 1a는 기판(40)의 표면에 제 1 절연층(41)이 형성되는 상태를 나타내는 도면이다. 절연층(41)은 감광성 수지 필름(예컨대, 폴리이미드 필름)을 적층하여 형성될 수 있다. 제 1 절연층(41)은 기판(40)에 배열된 전극 단자와 배선 패턴을 기판(40) 상에 형성된 배선 패턴으로부터 전기적으로 절연시킬 목적으로 형성된다. 필요시, 제 1 절연층(41) 상에는, 기판의 표면에 형성되는 전극 단자 또는 배선 패턴을 제 1 절연층의 표면에 형성되는 배선 패턴과 전기적으로 접속시키는 개구부가 형성된다. 제 1 절연층(41) 상에 소정의 처리를 행한 후, 가열 및 경화시킨다.
도 1b는 제 1 절연층(41)의 표면에 제 2 절연층(42)을 형성하는 상태를 나타내는 도면이다. 제 2 절연층(42)은 폴리이미드 등의 수지로 이루어진 감광성 필름을 적층하여 형성된다. 이점에 있어서, 제 1 절연층(41) 및 제 2 절연층(42) 모두는 수지 필름을 적층하여 형성될 수 있다. 이 이외에, 전기 절연성을 갖는 감광성 수지가 소정의 두께로 피복되는 경우에 제 1 절연층(41)과 제 2 절연층(42)이 또한 형성될 수 있다. 즉, 제 1 절연층(41)과 제 2 절연층(42)을 형성하는 방법은 위의 특정 실시예로 제한되지 않는다.
도 1c는 제 2 절연층(42)을 노출 및 현상하고 제 1 절연층(41)의 표면에 형성될 소정의 배선 패턴에 따라 패턴 그루브(44)를 형성하는 상태를 나타내는 도면이다. 이점에 있어서, 도 1c는 배선 패턴의 종방향에 수직한 방향으로 취해진 단면도를 나타내는 도면이다. 제 1 절연층(41)이 가열 및 경화되었기 때문에, 제 2 절연층(42)을 노출 및 현상하는 경우, 제 2 절연층(42) 만이 패터닝되고, 제 1 절연층(41)은 패턴 그루브(44)의 저면에 노출된다.
도 1d는 패턴 그루브(44)의 내면을 포함하는 제 2 절연층(42)의 표면에 도금용 시드층(46)이 형성되는 상태를 나타내는 도면이다. 시드층(46)은 이것이 도금용 급전층으로서 사용될 수 있도록 형성된다. 따라서, 시드층(46)의 두께는 작아질 수 있는데, 즉 시드층(46)의 두께는 1㎛ 이상이 되지 않도록 형성될 수 있다. 시드층(46)은 전해 도금, 스퍼터링, 증착 등의 방법에 의해 형성될 수 있다.
도 1e는 시드층(46)의 표면에 감광 레지스트를 피복하고 나서 노출 및 현상하여 배선 패턴이 형성되는 시드층(46)의 표면 상의 부분(패턴 그루브)이 노출되는 레지스트 패턴(48)을 형성하는 상태를 나타내는 도면이다.
도 1f는 시드층(46)을 도금용 급전층으로서 사용하면서 전해 동 도금과 전해 니켈 도금을 이 순서로 행하여, 니켈 도금층으로 이루어진 배리어 층(51) 및 동 도금층(50)을 포함하는 도체(52)가 패턴 그루브(44) 내에 형성될 수 있는 상태를 나타내는 도면이다. 동 도금층(50)은 도금용 급전층으로서 시드층(46)이 사용되는 전해 도금에 의해 패턴 그루브(44) 내에 동 도금된 부분을 쌓아올릴 수 있도록 형성된다.
패턴 그루브(44) 내에 형성되는 도체(52)는 제 2 절연층(42)의 두께와 거의 동일한 두께로 동 도금을 쌓아올리거나 또는 제 2 절연층의 두께의 2배로 동 도금을 쌓아올려 형성된다. 달리 말하면, 제 2 절연층(42)은 형성될 배선 패턴의 두께와 거의 동일한 두께로 형성되거나 또는 제 2 절연층(42)은 형성될 배선 패턴의 두께의 절반으로 형성된다.
도 1g는 제 2 절연층(42)의 표면상의 시드층(46)이 외부로 노출되도록 레지스트 패턴(48)이 제거되는 상태를 나타내는 도면이다. 도 1h는 제 2 절연층(42)의 표면상의 시드층(46)이 에칭에 의해 제거되고 동 도금층(50)과 배리어 층(51)으로 이루어진 도체(52)를 포함하는 배선 패턴(52a)이 형성되는 상태를 나타내는 도면이다.
시드층(46)의 두께가 패턴 그루브(44) 내에 충전된 도체(52)의 두께보다 훨씬 더 작기 때문에, 시드층(46)이 에칭에 의해 제거되는 경우, 패턴 그루브(44)에 충전되는 도체(52)를 보호하지 않고 레지스트 등에 의해 에칭을 행할 수 있다.
도 2는 도 1h에 도시된 배선 패턴(52a)의 확대도이다. 본 실시예의 배선 형성 방법에 따라, 도체(52)가 패턴 그루브(44) 내에 충전되는 상태에서 시드층(46)을 에칭하기 때문에, 시드층(46)을 에칭하는 경우, 도체(52)의 측면 부분은 제 2 절연층(42)에 의해 보호되고 외부로 노출되지 않는다. 따라서, 도체(52)의 측면은 에칭 공정에 사용되는 에칭액에 의해 침식되지 않는다. 따라서, 제 2 절연층(42)에 형성되는 패턴 그루브(44)의 모양에 따라 배선 패턴(52a)이 형성된다. 도체(52)의 폭이 변동하거나 또는 도체(52)의 단면이 시드층(46)을 에칭하는 공정 중에 균일하게 형성되지 않을 가능성은 없다. 배선 패턴(52a)을 구성하는 도체(52)에 배리어 층(51)이 형성되는 경우에서와 같이 도체(52)가 서로 다른 금속의 적층으로 이루어지는 경우에도, 배선 패턴(52a)의 형성 정밀도가 낮아질 가능성은 없다.
본 실시예의 배선 형성 방법에 따라, 완성된 배선 패턴(52a)의 정밀도는 제 2 절연층(42)을 노출 및 현상하여 형성되는 패턴 그루브(44)의 정밀도에 의해 결정된다.
세미-애디티브 방법에 의해 배선 패턴을 형성하는 경우, 도 6a 내지 도 6e에 도시된 바와 같이, 감광성 레지스트가 노출 및 현상되어 레지스트 패턴(22)을 형성하고 나서, 도금에 의해 쌓아올려진 시드층(20) 상의 노출 부분(20a)에 도체(24)가 형성된다. 따라서, 감광 레지스트의 두께는 도체(24)의 두께보다 더 크다. 다른 한편, 본 실시예의 배선 형성 방법에 사용되는 제 2 절연층(42)의 두께는 배선 패턴(52a)의 두께와 동일하거나 또는 배선 패턴(52a)의 두께보다 더 작다. 따라서, 제 2 절연층(42)을 노출 및 현상하는 경우에서의 패턴 그루브(44)의 정밀도는 레지스트를 노출 및 현상하여 형성되는 종래의 배선 패턴의 정밀도보다 더 높다. 따라서, 본 발명에 따라, 종래의 세미-애디티브 방법에 의해 형성된 것보다 더 미세한 배선 패턴을 형성할 수 있다.
배선 패턴(52a)을 형성하는 도체(52)가 패턴 그루브(44) 내에 충전되어 유지되기 때문에, 안정하게 유지될 수 있다. 따라서, 패턴 폭과 패턴 간격이 각각 20㎛이하인 매우 미세한 배선 패턴을 형성하는 경우에도, 배선 패턴(52a)의 단락의 발생을 방지하고 매우 정밀한 배선 패턴을 형성할 수 있다.
도 3a 내지 도 3f는 상술한 배선 형성 방법에 의해 반도체 웨이퍼(10)의 전극 단자 형성면 상의 재배선 패턴(16)을 이용하여 반도체 장치를 형성하는 방법을 나타내는 도면이다.
도 3a는 반도체 웨이퍼(40)의 전극 단자 형성면에 제 1 절연층(41)이 형성되는 상태를 나타내는 도면이다. 재배선 패턴을 전극 단자(12)와 전기적으로 접속하기 위해, 전극 단자(12)가 배치되는 위치와 일치하는 제 1 절연층(41)에 개구 홀(opening hole; 41a)이 형성된다. 제 1 절연층(41)은 예컨대 감광성 수지 필름이 적층, 노출 및 현상되어 개구(41a)를 형성하고 나서 수지 필름이 가열 및 경화되는 방식으로 형성된다.
도 3b는 제 2 절연층(42)이 제 1 절연층(41)에 형성되고 노출 및 현상되어 재배선 패턴을 형성하기 위한 패턴 그루브(44)를 형성하는 상태를 나타내는 도면이다. 제 1 절연층(41)의 표면은 패턴 그루브(44)의 저면에 노출된다. 본 도면은 재배선 패턴의 종방향과 평행한 방향으로부터 취해진다.
도 3c는 도금용 시드층(46)이 동의 스퍼터링에 의해 형성되고, 배선 패턴이 형성되는 시드층(46) 상의 부분(패턴 그루브)이 노출될 수 있도록 레지스트 패턴(48)이 형성되는 상태를 나타내는 도면이다. 시드층(46)은 패턴 그루브(44)의 내면, 개구(41a)의 내면 및 제 2 절연층(42)의 표면이 시드층(46)으로 피복되도록 형성된다. 제 1 절연층(41)과 배선 패턴과의 밀착성을 향상시키기 위해, 먼저 크롬을 스퍼터링하고 나서 동을 스퍼터링하여 시드층(46)에 2개의 층 구조를 형성하는 방법을 채택할 수 있다. 시드층(46)은 그 두께가 매우 작을 수 있도록 형성되는데, 즉 시드층(46)은 그 두께가 1㎛이하가 될 수 있도록 형성된다.
도 3d는 도금용 급전층으로서 시드층(46)을 사용하면서 전해 동 도금을 행하고 시드층(46)의 노출 부분에 도금하여 동 도금층(50)을 쌓아올리는 상태를 나타내는 도면이다.
동 도금층(50)의 두께는 패턴 그루브(44)가 동 도금층(50)으로 충전되는 값이 되도록 결정된다. 참조 번호(51)는 동 도금층(50)의 표면을 피복할 수 있도록 형성되는 배리어 층이다. 상술한 바와 같이, 패턴 그루브(44) 내에 충전되는 도체(52)의 주요 부분은 동 도금층(50)과 배리어 층(51)으로 구성된다. 이점에 있어서, 배리어 층(51)은 적절히 형성되고, 배리어 층(51)에 사용되는 금속은 적절히 선택될 수 있다.
도 3e는 레지스트 패턴(48)을 제거하고, 배선 패턴(52a)이 형성되도록 에칭에 의해 제 2 절연층(42)의 표면에 노출되는 시드층(46)을 제거하는 상태를 나타내는 도면이다. 패턴 그루브(44) 내에, 도체(52)로 구성된 배선 패턴(52a)이 형성되는데, 즉 재배선 패턴(16)이 형성된다. 재배선 패턴(16)은 반도체 웨이퍼(10)의 전극 단자(12)와 전기적으로 접속되는 상태에서 제 1 절연층(41)의 표면에 형성된다.
도 3f는 재배선 패턴(16)이 형성되는 면을 솔더 레지스트로 이루어진 보호 필름(43)으로 피복하고, 외부 접속 단자와 접속될 랜드(16a)를 재배선 패턴(16)의 인출 단측에 노출하는 상태를 나타내는 도면이다. 랜드(16a)가 솔더 볼 등의 외부 접속 단자와 접속되는 경우, 전극 단자(12)와 외부 접속 단자가 재배선 패턴(16)을 통해서 서로 전기적으로 접속되는 반도체 장치를 제공할 수 있다.
본 실시예에서, 도체(52)는 제 2 절연층(42) 상에 형성된 패턴 그루브(44) 내에 충전된다. 시드층(46) 상의 노출 부분이 에칭되는 경우, 도체(52)의 측면은 제 2 절연층(42)에 의해 보호되어, 외부로 노출되지 않는다. 따라서, 재배선 패턴(16)은 제 2 절연층(42) 상에 형성되는 패턴 그루브(44)의 프로파일에 따라 형성될 수 있다. 따라서, 매우 미세한 재배선 패턴(16)을 형성하는 경우에도, 매우 정밀한 재배선 패턴(16)을 형성할 수 있다.
도 4a 내지 도 4e는 본 발명의 배선 형성 방법이 다층 배선 기판의 제조에적용되는 일례를 나타내는 도면이다. 도 4a는 코어 기판(60)의 배선 패턴(62)이 형성되는 표면을 제 1 절연층(41)으로 피복하고 배선 패턴(62)과 일치하는 위치에 개구(41a)를 형성하는 상태를 나타내는 도면이다. 도 4b는 제 1 절연층(41)을 제 2 절연층(42)으로 피복하는 상태를 나타내는 도면이다. 도 4c는 제 2 절연층(42)을 노출 및 현상하여 배선 패턴을 형성하는 패턴 그루브(44)가 형성되는 상태를 나타내는 도면이다.
도 4d는 패턴 그루브(44)의 내면을 포함하는 제 2 절연층의 표면에 시드층(46)을 형성하고, 패턴 그루브(44)가 형성되는 부분이 노출될 수 있도록 시드층의 표면에 레지스트 패턴을 형성하고, 도금용 급전층으로서 시드층을 사용하면서 전해 동 도금을 행하여 동 도금으로 이루어진 도체(64)로 패턴 그루브(44)를 충전하고, 레지스트 패턴을 제거하고 에칭에 의해 시드층의 노출 부분을 제거하는 방식으로 배선 패턴(62)과 전기적으로 접속되는 배선 패턴(64a)을 형성하는 상태를 나타내는 도면이다.
도 4e는 상술한 방법과 동일한 방법으로 배선 패턴(64a)과 전기적으로 접속되는 상층 배선 패턴(65)을 형성하는 상태를 나타내는 도면이다. 참조 번호(411)는 배선 패턴(65)을 형성하는 경우에 제공되는 제 1 절연층이고, 참조 번호(421)는 제 2 절연층이다. 배선 패턴(64a)과 배선 패턴(65)은 비어(65a)를 통해 서로 전기적으로 접속되고, 배선 패턴(64a)과 배선 패턴(62)은 비어(64b)를 통해 서로 전기적으로 접속된다.
전술한 설명이 본 발명의 바람직한 실시예의 일부에만 관련하고, 본 발명의사상 및 범위를 벗어나지 않고 다양한 변화 및 개량이 이루어질 수 있다는 것을 당업자는 이해할 것이다.
상술한 바와 같이, 다층 배선 기판을 형성하는 경우에도, 배선 패턴이 형성되는 절연층이 2층 구조로 구성되고 패턴 그루브가 제 2 절연층에 형성되어 배선 패턴을 형성하는 경우, 정밀도가 높은 매우 미세한 배선 패턴을 형성할 수 있다.
본 발명의 배선 형성 방법에 따라, 상술한 바와 같이, 정밀도가 매우 높은 미세한 배선 패턴을 형성할 수 있다. 따라서, 본 발명의 배선 형성 방법은 배선 패턴이 높은 정밀도로 형성되어야 하는 반도체 장치 또는 배선 기판을 제조하는 경우에 적용될 수 있는 것이 바람직하다. 따라서, 매우 정밀하고 신뢰성 있는 반도체 장치 또는 배선 기판을 제공할 수 있다.

Claims (5)

  1. 도체 배선 패턴을 형성하는 방법으로서,
    기판의 표면에 제 1 절연층을 형성하고, 이 제 1 절연층에 제 2 감광성 절연 수지층을 형성하는 공정과,
    상기 제 2 절연층을 노광 및 현상하여 패턴 그루브(pattern groove)의 저면에 상기 제 1 절연층이 노출되도록 패턴 그루브를 형성하는 공정과,
    상기 패턴 그루브의 내면을 포함하는 상기 제 2 절연층에 도금용 시드층(seed layer)을 형성하고 나서 상기 패턴 그루브의 부분을 제외하고 상기 도금용 시드층에 레지스트 패턴을 형성하는 공정과,
    상기 도금용 시드층을 전원층으로서 사용하는 전해 도금에 의해 상기 패턴 그루브를 도체로 충전하는 공정과,
    상기 레지스트 패턴을 제거하고 상기 제 2 절연층의 표면에 노출되는 시드층을 제거하여 상기 패턴 그루브 내에 남아있는 도체로 이루어진 배선 패턴을 형성하는 공정
    을 포함하는 것을 특징으로 하는 도체 배선 패턴의 형성 방법.
  2. 제 1항에 있어서,
    상기 패턴 그루브가 전해 도금에 의해 도체로 충전되는 경우, 상기 도체로서 복수의 서로 다른 금속층이 사용되는 것을 특징으로 하는 도체 배선 패턴의 형성방법.
  3. 제 2항에 있어서,
    상기 복수의 서로 다른 금속층은 동(copper) 기저층과 니켈 배리어 층(barrier layer)으로 이루어진 적어도 2개의 금속층인 것을 특징으로 하는 도체 배선 패턴의 형성 방법.
  4. 제 1항에 있어서,
    상기 제 1 절연층은 감광성 절연 수지로 구성되고,
    상기 제 1 절연층을 노광 및 현상하여, 상기 기판에 형성된 제 1 배선 패턴이 상기 제 1 절연층에 형성될 제 2 배선 패턴에 전기적으로 접속되는 개구부를 형성한 후, 상기 제 1 절연층을 열경화시키는 것을 특징으로 하는 도체 배선 패턴의 형성 방법.
  5. 제 1항에 있어서,
    기판으로서 반도체 웨이퍼를 사용하고, 상기 반도체 웨이퍼는 상기 제 1 절연층과 상기 제 2 절연층이 형성되는 전극 단자 형성면을 갖고, 상기 반도체 웨이퍼의 전극 단자와 전기적으로 접속되는 배선 패턴이 형성되는 것을 특징으로 하는 도체 배선 패턴의 형성 방법.
KR1020030063155A 2002-09-11 2003-09-09 도체 배선 패턴의 형성 방법 KR20040023773A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002265227A JP2004103911A (ja) 2002-09-11 2002-09-11 配線形成方法
JPJP-P-2002-00265227 2002-09-11

Publications (1)

Publication Number Publication Date
KR20040023773A true KR20040023773A (ko) 2004-03-18

Family

ID=31986565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030063155A KR20040023773A (ko) 2002-09-11 2003-09-09 도체 배선 패턴의 형성 방법

Country Status (4)

Country Link
US (1) US6998339B2 (ko)
JP (1) JP2004103911A (ko)
KR (1) KR20040023773A (ko)
TW (1) TWI317610B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US20060234499A1 (en) * 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus
US20060253476A1 (en) * 2005-05-09 2006-11-09 Roth Mary A Technique for relationship discovery in schemas using semantic name indexing
JP4731984B2 (ja) * 2005-05-10 2011-07-27 株式会社フジクラ 半導体装置およびその製造方法
JP5098211B2 (ja) * 2006-04-26 2012-12-12 ソニー株式会社 半導体装置及びその製造方法
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7923059B2 (en) * 2007-09-26 2011-04-12 Intel Corporation Method of enabling selective area plating on a substrate
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
JP2015177382A (ja) * 2014-03-15 2015-10-05 キヤノン株式会社 素子電極が貫通配線と繋がったデバイス、及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4624749A (en) * 1985-09-03 1986-11-25 Harris Corporation Electrodeposition of submicrometer metallic interconnect for integrated circuits
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP3524441B2 (ja) 1999-08-10 2004-05-10 新光電気工業株式会社 配線形成方法
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
JP2001127095A (ja) 1999-10-29 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6998339B2 (en) 2006-02-14
JP2004103911A (ja) 2004-04-02
TW200410615A (en) 2004-06-16
US20040048465A1 (en) 2004-03-11
TWI317610B (en) 2009-11-21

Similar Documents

Publication Publication Date Title
US7093356B2 (en) Method for producing wiring substrate
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR100304317B1 (ko) 전기회로상에영구결속을위한융기된금속접촉부형성방법
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
US8186043B2 (en) Method of manufacturing a circuit board
US6629366B1 (en) Method of producing a multilayer wiring board
JP2003198085A (ja) 回路基板およびその製造方法
US8105938B2 (en) Semiconductor substrate and method of manufacturing the same
CN115226301A (zh) 线路板及其制造方法
US7427716B2 (en) Microvia structure and fabrication
JP4219266B2 (ja) 配線基板の製造方法
TWI829396B (zh) 電路板結構及其製作方法
KR20150009671A (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP2005108941A (ja) 多層配線板及びその製造方法
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
CN116489875A (zh) 电路板结构及其制作方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid