CN116489875A - 电路板结构及其制作方法 - Google Patents
电路板结构及其制作方法 Download PDFInfo
- Publication number
- CN116489875A CN116489875A CN202210871081.7A CN202210871081A CN116489875A CN 116489875 A CN116489875 A CN 116489875A CN 202210871081 A CN202210871081 A CN 202210871081A CN 116489875 A CN116489875 A CN 116489875A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- patterned
- circuit layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 239000011889 copper foil Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 270
- 239000012792 core layer Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000002335 surface treatment layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种电路板结构及其制作方法。电路板结构包括电路基板、第一线路层以及第二线路层。电路基板具有表面且包括至少一导电结构与至少一图案化线路层。导电结构与图案化线路层电性连接,且导电结构的上表面切齐于表面。第一线路层直接配置于电路基板的表面上,且与导电结构电性连接。第一线路层的线宽小于或等于图案化线路的线宽的1/4。第二线路层直接配置于第一线路层上且与第一线路层电性连接。本发明的电路板结构可缩短信号传输路径,可具有较佳的信号完整性。
Description
技术领域
本发明涉及一种基板结构及其制作方法,尤其涉及于一种电路板结构及其制作方法。
背景技术
高密度连接板(high-density interconnect,HDI)具有体积小、速度快、频率高的优势,是个人计算机、便携计算机、手机及个人数字助理的主要零组件。一般来说,薄膜重分布层(thin-film redistribution layers)与高密度连接板的接合需要先形成转接层,才会形成具有细线宽的线路层。因为需要转接层,因而增加了制程复杂度,且于信号传递上增加了传输路径,进而降低信号完整性。再者,高密度连接板的最上层多以减层法(Subtractive)来制作,而转接层的线路制程极限为线宽/铜厚的比值是1/1.25。在现今追求细线宽的市场趋势,当所需线宽限制为10微米时,其铜厚仅能12.5微米,在使用在探针卡测试端的多层有机载板(Multi-Layer Organic,MLO),则因其线路截面积过小,电阻过大,而有线路融断的风险。此外,若采用以焊锡及填充胶体所形成的连接层来连接重分布层(RLD)与高密度连接板,则会产生接合后共面性不佳的问题。
发明内容
本发明是针对一种电路板结构,其可缩短信号传输路径,可具有较佳的信号完整性。
本发明是针对一种电路板结构的制作方法,用以制作上述的电路板结构。
根据本发明的实施例,电路板结构包括电路基板、第一线路层以及第二线路层。电路基板具有表面且包括至少一导电结构与至少一图案化线路层。导电结构与图案化线路层电性连接,且导电结构的上表面切齐于表面。第一线路层直接配置于电路基板的表面上,且与导电结构电性连接。第一线路层的线宽小于或等于图案化线路的线宽的1/4。第二线路层直接配置于第一线路层上且与第一线路层电性连接。
在根据本发明的实施例的电路板结构中,上述的电路基板包括高密度互连基板。
在根据本发明的实施例的电路板结构中,上述的第一线路层包括至少一线路。线路的线宽/厚度的比值大于等于1/2.5。
在根据本发明的实施例的电路板结构中,上述的线路的线宽与线距分别为小于等于10微米。
在根据本发明的实施例的电路板结构中,上述的第一线路层包括至少一接垫。接垫的直径小于等于导电结构的直径的1/5。
根据本发明的实施例,电路板结构的制作方法包括以下步骤。提供电路基板。电路基板具有表面且包括至少一导电结构与至少一图案化线路层。导电结构与图案化线路层电性连接,且导电结构的上表面切齐于表面。形成第一线路层于电路基板的表面上。第一线路层直接接触表面且与导电结构电性连接。第一线路层的线宽小于或等于图案化线路的线宽的1/4。形成第二线路层于第一线路层上,其中第二线路层直接接触第一线路层且与第一线路层电性连接。
在根据本发明的实施例的电路板结构的制作方法中,上述形成第一线路层于电路基板的表面上的步骤包括:形成种子层于电路基板的表面上。形成图案化光阻层于种子层上。以图案化光阻层为电镀罩幕,以电镀导电材料于种子层上。移除图案化光阻层及其下的部分种子层,而形成第一线路层。
在根据本发明的实施例的电路板结构的制作方法中,上述提供电路基板时,铜箔层覆盖在表面与导电结构上,形成第一线路层于电路基板的表面上的步骤包括:形成图案化光阻层于铜箔层上。蚀刻暴露于图案化光阻层外的铜箔层,而暴露出电路基板的部分表面。移除图案化光阻层,而形成第一线路层于电路基板的表面上。
在根据本发明的实施例的电路板结构的制作方法中,上述提供电路基板时,铜箔层覆盖在表面与导电结构上,形成第一线路层于电路基板的表面上的步骤包括对铜箔层进行激光程序,而形成第一线路层于电路基板的表面上。
在根据本发明的实施例的电路板结构的制作方法中,上述的电路基板包括高密度互连基板。
基于上述,在本发明的电路板结构的设计中,第一线路层是直接配置于电路基板的表面上,且与电路基板的导电结构电性连接,其中第一线路层的线宽小于或等于电路基板的图案化线路的线宽的1/4。也就是说,本发明的电路板结构无须设置现有技术中的转接层,而是可以直接在电路基板上形成细线宽的第一线路层,可有效地缩短信号传输路径,而具有较佳的信号完整性。
附图说明
图1A是依照本发明的一实施例的一种电路板结构的剖面示意图;
图1B是图1A的电路板结构的电路基板的图案化线路层与第一线路层的线路的局部俯视示意图;
图1C是图1A的电路板结构的电路基板的导电结构与第一线路层的接垫的局部俯视示意图;
图2A至图2Q为图1的电路板结构的制作方法的剖面示意图;
图3是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图4A至图4D为图3的电路板结构的一种制作方法的局部剖面示意图;
图5为图3的电路板结构的另一种制作方法的局部剖面示意图。
附图标记说明
100a、100b:电路板结构;
110、110’:电路基板;
111:核心层;
112:导电通孔;
113:图案化线路层;
114、115:导电结构;
115a:上表面;
116:介电层;
117:防焊层;
118:第一金属层;
119:第二金属层;
120a、120b:第一线路层;
122、142、162、S1、S2、S3:种子层;
124:线路;
125:接垫;
130、150:绝缘层;
131、151:表面;
140:第二线路层;
144、164:导电图案;
145:第三线路层;
160:第四线路层;
C1、C2、C3:导电材料;
D1、D2:直径;
L:激光光;
L1、L2:线宽;
M、M’:铜箔层;
O1、O2、O3:开口;
P:光阻层;
P1、P2、P3、P4:图案化光阻层;
T:表面。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1A是依照本发明的一实施例的一种电路板结构的剖面示意图。图1B是图1A的电路板结构的电路基板的图案化线路层与第一线路层的线路的局部俯视示意图。图1C是图1A的电路板结构的电路基板的导电结构与第一线路层的接垫的局部俯视示意图。
请先参考图1A,在本实施例中,电路板结构100a包括电路基板110、第一线路层120a以及第二线路层140。电路基板110具有表面T且包括至少一导电结构115(示意地绘示多个)与至少一图案化线路层113(示意地绘示多个)。导电结构115与图案化线路层113电性连接,且导电结构115的上表面115a切齐于电路基板110的表面T。第一线路层120a直接配置于电路基板110的表面T上,且与导电结构115电性连接。第一线路层120a的线宽小于或等于图案化线路113的线宽的1/4。第二线路层140直接配置于第一线路层120a上且与第一线路层120a电性连接。
在本实施例中,电路基板110例如是高密度互连基板。详细来说,电路基板110包括核心层111、贯穿核心层111且彼此分离的多个导电通孔112、连接导电通孔112的相对两端且与多层介电层116交替排列的图案化线路层113以及连接相邻两图案化线路层的导电结构114。图案化线路层113、介电层116以及导电结构114可定义出增层线路结构,分别位于核心层111的相对两侧上。也就是说,电路基板110为高密度的双面线路板。核心层111的一侧包括导电结构115,其中导电结构115与图案化线路层113电性连接,且导电结构115的表面115a切齐于电路基板110的表面T。此处,电路基板110的表面T与导电结构115的表面115a可定义出连接面,用以与第一线路层120a结构性且电性连接。核心层111的另一侧还包括防焊层117以及表面处理层,其中防焊层117覆盖在介电层116的表面上且暴露出图案化线路层113,而表面处理层配置在被防焊层117所暴露出的图案化线路层113上。此处,表面处理层包括第一金属层118与配置于第一金属层118上的第二金属层119,其中第一金属层118的材质与第二金属层119的材质例如是镍层、金层、银层、镍钯金层或其他适当的金属或合金,可保护图案化线路层113以避免产生氧化。
请同时参考图1A、图1B以及图1C,在本实施例中,第一线路层120a包括至少一线路124,特别是,线路124的线宽/厚度的比值例如是大于等于1/2.5,意即具有较高的深宽比。于一实施例中,线路124的线宽为L1,而图案化线路层113的线宽为L2,其中线路124的线宽L1与线距例如分别为小于等于10微米,而图案化线路层113的线宽L2与线距例如分别为40微米。再者,本实施例的第一线路层120a还包括至少一接垫125,特别是,接垫125的直径D1例如是小于等于导电结构115的直径D2的1/5。此处,接垫125的直径D1例如是小于50微米,可增大第一线路层120a的布线面积。因制程方式,本实施例的第一线路层120a还包括种子层122,其中种子层122是位于线路124与接垫125的下方,且直接连接并对应线路124与接垫125设置。
此外,请再参考图1A,本实施例的电路板结构100a还可包括绝缘层130、绝缘层150、第三线路层145以及第四线路层160。绝缘层130覆盖第一线路层120a,而第二线路层140埋设于绝缘层150且与第一线路层120a电性连接。第二线路层140包括导电图案144与位于导电图案144下方的种子层142。第三线路层145与第二线路层140电性连接,其中第三线路层145与第二线路层140是由同一道制程所形成,因此彼此之间为无缝连接。绝缘层150覆盖第三线路层145,而第四线路层160配置于绝缘层150且穿过绝缘层150与第三线路层145电性连接。第四线路层160包括导电图案164与位于导电图案164下方的种子层162。
本实施例的电路板结构100a于电路基板110上具有四层的线路结构,相较于现有技术因多一层转接层而有五层线路结构而言,本实施例的电路板结构100a可减少层数,以有效地缩短信号传输路径,而具有较佳的信号完整性。再者,第一线路层120a是直接配置于电路基板110的表面T上,且与电路基板110的导电结构115电性连接,其中第一线路层120a的线宽小于或等于电路基板110的图案化线路113的线宽的1/4。也就是说,本实施例的电路板结构100a可以直接在电路基板110上形成细线宽的第一线路层120a,可使布线面积增大,减少布线层数。此外,由于本实施例没有使用现有技术中以焊锡及填充胶体所形成的连接层,因此本实施例的电路板结构100a可具有较佳的共平面性。
图2A至图2Q为图1A的电路板结构的制作方法的剖面示意图。在制程上,首先,请先参考图2A,提供电路基板110’,其中电路基板110’例如是高密度互连基板。电路基板110’包括核心层111、贯穿核心层111且彼此分离的多个导电通孔112、连接导电通孔112的相对两端且与多层介电层116交替排列的图案化线路层113以及连接相邻两图案化线路层的导电结构114。图案化线路层113、介电层116以及导电结构114可定义出增层线路结构,分别位于核心层111的相对两侧上。电路基板110彼此相对的两侧上还包括有铜箔层M,其中铜箔层M配置于最外侧的介电层116上,且覆盖最外侧的导电结构114、115。
接着,请同时参考图2A以及图2B,进行蚀刻程序,以完全移除核心层111上方铜箔层M,而暴露出最外侧的介电层116以及最外侧的导电结构115。导电结构115的表面115a切齐于表面T,此处,表面T与导电结构115的表面115a可定义出连接面。此处,连接面可是为电路基板110最外侧的表面或称为上表面。接着,对核心层111下方的铜箔层M进行微影黄光程序,而形成下方最外侧的图案化线路层113。接着,形成防焊层117以及表面处理层于核心层111下方最外侧的图案化线路层113上。防焊层117覆盖在介电层116的表面上且暴露出图案化线路层113,而表面处理层配置在被防焊层117所暴露出的图案化线路层113上。此处,表面处理层包括第一金属层118与配置于第一金属层118上的第二金属层119,其中第一金属层118的材质与第二金属层119的材质例如是镍层、金层、银层、镍钯金层或其他适当的金属或合金,可保护图案化线路层113以避免产生氧化。此处,已完成球栅数组封装(Ball GridArray)面的制作,其中球栅数组封装面可视为是电路基板110最外侧的表面或称为下表面。需说明的是,本实施例并不限制制作连接面与球栅数组封装面的顺序。于一实施例中,亦可先制作球栅数组封装面,而再制作连接面,此仍属于本发明所欲保护的范围。至此,已完成电路基板110的制作。
接着,请参考图2C,溅镀种子层S1于电路基板110的表面T上,以覆盖电路基板110的表面T与导电结构115的表面115a。此时,种子层S1是形成在连接面上。
接着,请参考图2D,通过涂布湿膜光阻、黄光微影光阻而形成图案化光阻层P1于种子层S1上,其中图案化光阻层P1具有多个开口O1,其中开口O1暴露出部分种子层S1。此处,图案化光阻层P1为湿膜光阻,以涂布的方式形成在种子层S1上,而后进行微影蚀刻而形成图案化光阻层P1。
接着,请参考图2E,以图案化光阻层P1为电镀罩幕,以电镀导电材料C1于种子层S1上,其中导电材料C1填满开口O1且连接种子层S1。
接着,请同时参考图2E及图2F,移除图案化光阻层P1及其下的部分种子层S1,而形成第一线路层120a于电路基板110的表面T上。此时,电路基板110的表面T也被暴露出来,且第一线路层120a直接接触表面T并结构性与电性连接导电结构115。较佳地,第一线路层120a的线宽L1(请看图1B)小于或等于图案化线路113的线宽L2(请看图1B)的1/4。
接着,请参考图2G,以涂布(coating)的方式形成绝缘层130,以覆盖第一线路层120a、电路基板110的表面T以及导电结构115的表面115a。
接着,请参考图2H,以黄光微影绝缘层130,而形成盲孔135于绝缘层130上,其中盲孔135暴露出部分第一线路层120a。
接着,请参考图2I,溅镀种子层S2于绝缘层130上,其中种子层S2覆盖绝缘层130的表面以及盲孔135的内壁。
接着,请参考图2J,涂布光阻层,并以黄光微影光阻层而形成图案化光阻层P2于种子层S2上,其中图案化光阻层P2具有多个开口O2,其中开口O2暴露出部分种子层S2。
接着,请参考图2K,以图案化光阻层P2为电镀罩幕,以电镀导电材料C2于种子层S2上,其中导电材料C2填满开口O2且连接种子层S2。
接着,请同时参考图2K以及图2L,移除图案化光阻层P2及其下的部分种子层S2,而形成第二线路层140于绝缘层130的开口135内以及形成第三线路层145于绝缘层135的表面131上。此时,第二线路层140形成于第一线路层120a上,其中第二线路层140直接接触第一线路层120a且与第一线路层120a电性连接。
接着,请参考图2M,以涂布的方式形成绝缘层150,以覆盖第三线路层145。以黄光微影绝缘层150而形成盲孔155,其中盲孔155暴露出部分第三线路层145。
接着,请参考图2N,溅镀种子层S3于绝缘层150上,其中种子层S3覆盖绝缘层150的表面以及盲孔155的内壁。
接着,请参考图2O,涂布光阻层,并以黄光微影光阻层而形成图案化光阻层P3于种子层S3上,其中图案化光阻层P3具有多个开口O3,其中开口O3暴露出部分种子层S3。
之后,请参考图2P,以图案化光阻层P3为电镀罩幕,以电镀导电材料C3于种子层S3上,其中导电材料C3填满开口O3且连接种子层S3。
最后,请同时参考图2P以及图2Q,移除图案化光阻层P3及其下的部分种子层S3,而形成包括导电图案164及其下方种子层162的第四线路层160于绝缘层150的开口155内以及绝缘层150的表面151上。至此,已完成电路板结构100a的制作。
由于第一线路层120a可直接形成在电路基板110的表面T上,因此本实施例的电路板结构100a的制作方法可具有降低制程层数及减少制作流程,增加布线面积及提高生产效率,以及降低信号传输路径而提升信号完整性的优势。
在此必须说明的是,下述实施例沿用前述实施例的组件标号与部分内容,其中采用相同的标号来表示相同或近似的组件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图3是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参考图1A及图3,本实施例的电路板结构100b与图1A的电路板结构100a相似,两者的差异在于:本实施例的第一线路层120b为单层结构,其材质例如是铜箔,但不以此为限。
图4A至图4D为图3的电路板结构的一种制作方法的局部剖面示意图。在制程上,于图2A的步骤后,请参考图4A,可选择性地先完成核心层111下方的球栅数组封装面的制作后,再将核心层111上方的铜箔层M进行减薄程序,而形成铜薄层M’。接着,请参考图4B,以涂布的方式,形成光阻层P于铜薄层M’上。此处,光阻层P为湿膜光阻,适于制作细线路,且具有较佳的分辨率。接着,请参考图4C,以黄光微影光阻层P,而形成图案化光阻层P4于铜箔层M’上。之后,请同时参考图4C以及图4D,蚀刻暴露于图案化光阻层P4外的铜箔层M’,而暴露出电路基板110的部分表面T。接着,移除图案化光阻层P4,而形成第一线路层120b于电路基板110的表面T上。最后,接续图2G至图2Q的步骤,即可完成图3的电路板结构100b。简言之,本实施例是通过蚀刻电路基板110’上的铜薄层M’,来形成第一线路层120b。
图5为图3的电路板结构的另一种制作方法的局部剖面示意图。在制程上,于图4A的步骤后,请参考图5,对铜箔层M’进行激光程序,以激光光L激光铜箔层M’而形成第一线路层120b于电路基板110的表面T上。之后,最后,接续图2G至图2Q的步骤,即可完成图3的电路板结构100b。简言之,本实施例是通过对电路基板110’上的铜薄层M’进行激光雕刻,而形成第一线路层120b。
综上所述,在本发明的电路板结构的设计中,第一线路层是直接配置于电路基板的表面上,且与电路基板的导电结构电性连接,其中第一线路层的线宽小于或等于电路基板的图案化线路的线宽的1/4。也就是说,本发明的电路板结构无须设置现有技术中的转接层,而是可以直接在电路基板上形成细线宽的第一线路层,可有效地缩短信号传输路径,而具有较佳的信号完整性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种电路板结构,其特征在于,包括:
电路基板,具有表面且包括至少一导电结构与至少一图案化线路层,其中所述至少一导电结构与所述至少一图案化线路层电性连接,且所述至少一导电结构的上表面切齐于所述表面;
第一线路层,直接配置于所述电路基板的所述表面上,且与所述至少一导电结构电性连接,其中所述第一线路层的线宽小于或等于所述至少一图案化线路的线宽的1/4;以及
第二线路层,直接配置于所述第一线路层上,且与所述第一线路层电性连接。
2.根据权利要求1所述的电路板结构,其特征在于,所述电路基板包括高密度互连基板。
3.根据权利要求1所述的电路板结构,其特征在于,所述第一线路层包括至少一线路,且所述至少一线路的线宽/厚度的比值大于等于1/2.5。
4.根据权利要求3所述的电路板结构,其特征在于,所述至少一线路的线宽与线距分别为小于等于10微米。
5.根据权利要求1所述的电路板结构,其特征在于,所述第一线路层包括至少一接垫,且所述至少一接垫的直径小于等于所述至少一导电结构的直径的1/5。
6.一种电路板结构的制作方法,其特征在于,包括:
提供电路基板,所述电路基板具有表面且包括至少一导电结构与至少一图案化线路层,其中所述至少一导电结构与所述至少一图案化线路层电性连接,且所述至少一导电结构的上表面切齐于所述表面;
形成第一线路层于所述电路基板的所述表面上,其中所述第一线路层直接接触所述表面且与所述至少一导电结构电性连接,所述第一线路层的线宽小于或等于所述至少一图案化线路的线宽的1/4;以及
形成第二线路层于所述第一线路层上,其中所述第二线路层直接接触所述第一线路层且与所述第一线路层电性连接。
7.根据权利要求6所述的电路板结构的制作方法,其特征在于,形成所述第一线路层于所述电路基板的所述表面上的步骤包括:
形成种子层于所述电路基板的所述表面上;
形成图案化光阻层于所述种子层上;
以所述图案化光阻层为电镀罩幕,以电镀导电材料于所述种子层上;以及
移除所述图案化光阻层及其下的部分所述种子层,而形成所述第一线路层。
8.根据权利要求6所述的电路板结构的制作方法,其特征在于,提供所述电路基板时,铜箔层覆盖在所述表面与所述至少一导电结构上,形成所述第一线路层于所述电路基板的所述表面上的步骤包括:
形成图案化光阻层于所述铜箔层上;
蚀刻暴露于所述图案化光阻层外的所述铜箔层,而暴露出所述电路基板的部分所述表面;以及
移除所述图案化光阻层,而形成所述第一线路层于所述电路基板的所述表面上。
9.根据权利要求6所述的电路板结构的制作方法,其特征在于,提供所述电路基板时,铜箔层覆盖在所述表面与所述至少一导电结构上,形成所述第一线路层于所述电路基板的所述表面上的步骤包括:
对所述铜箔层进行激光程序,而形成所述第一线路层于所述电路基板的所述表面上。
10.根据权利要求6所述的电路板结构的制作方法,其特征在于,所述电路基板包括高密度互连基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263299015P | 2022-01-13 | 2022-01-13 | |
US63/299,014 | 2022-01-13 | ||
US63/299,015 | 2022-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116489875A true CN116489875A (zh) | 2023-07-25 |
Family
ID=87214326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210871081.7A Pending CN116489875A (zh) | 2022-01-13 | 2022-07-22 | 电路板结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116489875A (zh) |
-
2022
- 2022-07-22 CN CN202210871081.7A patent/CN116489875A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
US20080041621A1 (en) | Circuit board structure and method for fabricating the same | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
EP1255300A2 (en) | Semiconductor package | |
US7614146B2 (en) | Method for fabricating circuit board structure | |
US9295150B2 (en) | Method for manufacturing a printed circuit board | |
CN104576596B (zh) | 半导体基板及其制造方法 | |
US20090308652A1 (en) | Package substrate having double-sided circuits and fabrication method thereof | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
US8243464B2 (en) | Printed circuit board structure | |
US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
TWI419627B (zh) | 線路板結構及其製作方法 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
US8378225B2 (en) | Printed circuit board and method for fabricating the same | |
KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
CN116489875A (zh) | 电路板结构及其制作方法 | |
TWI822197B (zh) | 電路板結構及其製作方法 | |
CN211457534U (zh) | 微细层间线路结构 | |
US20230225050A1 (en) | Circuit board structure and manufacturing method thereof | |
TWI651022B (zh) | 多層線路結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |