TWI651022B - 多層線路結構及其製作方法 - Google Patents

多層線路結構及其製作方法 Download PDF

Info

Publication number
TWI651022B
TWI651022B TW106135062A TW106135062A TWI651022B TW I651022 B TWI651022 B TW I651022B TW 106135062 A TW106135062 A TW 106135062A TW 106135062 A TW106135062 A TW 106135062A TW I651022 B TWI651022 B TW I651022B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
blind
dielectric layer
vias
Prior art date
Application number
TW106135062A
Other languages
English (en)
Other versions
TW201916757A (zh
Inventor
陳昌甫
陳君豪
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW106135062A priority Critical patent/TWI651022B/zh
Priority to US15/836,923 priority patent/US10383226B2/en
Application granted granted Critical
Publication of TWI651022B publication Critical patent/TWI651022B/zh
Publication of TW201916757A publication Critical patent/TW201916757A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

一種多層線路結構包括核心層、第一線路結構、第二線路結構以及增層線路結構。第一線路結構與第二線路結構分別設置於核心層的相對兩表面。增層線路結構包括設置於第一線路結構上的第一介電層、多個第一導電盲孔、設置於第一介電層上的第二介電層、多個第二導電盲孔以及設置於第二介電層上的圖案化線路層。這些第一導電盲孔貫穿第一介電層，且電性接觸第一線路結構。這些第二導電盲孔貫穿第二介電層，且分別電性接觸這些第一導電盲孔。圖案化線路層電性接觸這些第二導電盲孔。另提出一種多層線路結構的製作方法。

Description

多層線路結構及其製作方法
本發明是有關於一種線路結構及其製作方法，且特別是有關於一種多層線路結構及其製作方法。
隨著印刷電路板(PCB)製作技術的發展，為使印刷電路板能夠在有限的面積內承載更多的電子元件，印刷電路板上的線路的線寬與線路之間的間距日趨縮小。
目前，印刷電路板上的線路的製作步驟大多如下：於介電層上形成種子層；接著，於種子層上形成光阻層，並依據線路的佈局移除部分光阻層(即透過曝光顯影的方式圖案化光阻層)，以暴露出特定區域的種子層；接著，於暴露在光阻層外的種子層上電鍍形成導電層；最後移除光阻層，便能製作得到線路。然而，倘若介電層的平整度不佳，則會造成後續製作得到的線路的線寬與線路之間的間距變異過大，甚至產生短路。
本發明提供一種多層線路結構，具有良好的可靠度。
本發明提供一種多層線路結構的製作方法，有助於提高製程良率。
本發明的多層線路結構包括核心層、第一線路結構、第二線路結構以及增層線路結構。核心層具有相對的第一表面與第二表面。第一線路結構設置於第一表面上。第二線路結構設置於第二表面上，且電性連接第一線路結構。增層線路結構包括第一介電層、多個第一導電盲孔、第二介電層、多個第二導電盲孔以及圖案化線路層。第一介電層設置於第一線路結構上。這些第一導電盲孔貫穿第一介電層，且電性接觸第一線路結構。第二介電層設置於第一介電層上。這些第二導電盲孔貫穿第二介電層，且分別電性接觸這些第一導電盲孔。圖案化線路層設置於第二介電層上，且電性接觸這些第二導電盲孔。
在本發明的一實施例中，上述的每一個第一導電盲孔與對應的第二導電盲孔相對準。
在本發明的一實施例中，上述的每一個第二導電盲孔的最大外徑小於對應的第一導電盲孔的最大外徑。
在本發明的一實施例中，上述的每一個第二導電盲孔的底面接觸對應的第一導電盲孔的頂面，且每一個第二導電盲孔的底面的面積小於對應的第一導電盲孔的頂面的面積。
在本發明的一實施例中，上述的多層線路結構更包括多個導電貫孔。這些導電貫孔貫穿核心層，以電性連接第一線路結構與第二線路結構。
本發明的多層線路結構的製作方法包括以下步驟：分別形成第一線路結構與第二線路結構於核心層的相對兩表面，且第一線路結構與第二線路結構彼此電性連接；形成第一介電層於第一線路結構上；形成多個第一導電盲孔於第一介電層中，並使這些第一導電盲孔電性接觸第一線路結構；形成第二介電層於第一介電層上；形成多個第二導電盲孔於第二介電層中，並使這些第二導電盲孔分別電性接觸這些第一導電盲孔；以及形成圖案化線路層於第二介電層上，並使成圖案化線路層電性接觸這些第二導電盲孔。
在本發明的一實施例中，上述的多層線路結構的製作方法更包括：圖案化第一介電層，以形成多個第一盲孔，且這些第一盲孔暴露出第一線路結構；形成第一導電層於第一介電層上，並使第一導電層進一步填滿這些第一盲孔以接觸第一線路結構；以及，透過刷磨的方式移除位於第一介電層上的第一導電層，並移除部分第一介電層，其中位於這些第一盲孔內的第一導電層形成這些第一導電盲孔。
在本發明的一實施例中，上述的多層線路結構的製作方法更包括：圖案化第二介電層，以形成多個第二盲孔，其中這些第二盲孔分別對準於這些第一導電盲孔，且分別暴露出這些第一導電盲孔；形成光阻層於第二介電層上；圖案化光阻層，以形成多個第三盲孔與多個第四盲孔，其中這些第四盲孔分別對準於這些第二盲孔，且分別暴露出這些第二盲孔；形成第二導電層於這些第三盲孔與這些第四盲孔內，並使位於這些第四盲孔內的第二導電層進一步填滿這些第二盲孔以接觸這些第一導電盲孔；移除光阻層，其中位於這些第二盲孔內的第二導電層形成這些第二導電盲孔，且位於第二介電層上的第二導電層形成圖案化線路層。
在本發明的一實施例中，上述的多層線路結構的製作方法更包括：在分別形成第一線路結構與第二線路結構於核心層的相對兩表面之前，形成貫穿核心層的多個導電貫孔，以電性連接第一線路結構與第二線路結構。
基於上述，本發明的多層線路結構的製作方法係在平整的第一介電層上形成第二介電層，故第二介電層也能具有良好的平整度。也因此，得使後續形成於第二介電層上的線路不會產生歪斜、扭曲或其他變形的情況，不僅能符合窄線寬與細間距的需求，也能避免產生短路。換言之，本發明的多層線路結構的製作方法有助於提高製程良率，且製作所得的多層線路結構可具有良好的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1至圖9是本發明一實施例的多層線路結構的製作流程的剖面示意圖。請先參考圖1，提供雙面線路結構110，其中雙面線路結構110包括核心層111、第一線路結構112以及第二線路結構113，且第一線路結構112的線路層的層數與第二線路結構113的線路層的層數分別至少為兩層。核心層111具有相對的第一表面111a與第二表面111b，其中第一線路結構112設置於第一表面111a上，且第二線路結構113設置於第二表面111b上。進一步而言，雙面線路結構110更包括多個導電貫孔114，這些導電貫孔114貫穿核心層111(或稱貫通第一表面111a與第二表面111b)，以電性連接第一線路結構112與第二線路結構113。
就雙面線路結構110的製作步驟而言，首先，提供核心層111，並形成貫穿核心層111的多個導電貫孔114。接著，形成第一線路結構112於第一表面111a上，且第一線路結構112中與第一表面111a相連接的線路層電性接觸這些導電貫孔114的其中一端。另一方面，形成第二線路結構113於第二表面111b上，且第二線路結構113中與第二表面111b相連接的線路層電性接觸這些導電貫孔114的另一端。也就是說，這些導電貫孔114配置用以電性連接第一線路結構112與第二線路結構113。
接著，請參考圖2，形成第一介電層120於第一線路結構112上，且第一介電層120與核心層111分別位於第一線路結構112的相對兩側。接著，請參考圖3，透過雷射開口(Laser drill)或電漿蝕刻(Plasma etching)等方式圖案化第一介電層120，以形成多個第一盲孔121，且這些第一盲孔121暴露出第一線路結構112。接著，請參考圖4，透過濺鍍或沉積等方式形成種子層130於第一介電層120上與這些第一盲孔121內，且位於這些第一盲孔121內的種子層130接觸第一線路結構112。種子層130為薄層，故位於這些第一盲孔121內的種子層130並未將這些第一盲孔121填滿。接著，透過電鍍的方式形成第一導電層131於第一介電層120上，並使第一導電層131進一步填滿這些第一盲孔121以接觸第一線路結構112。進一步而言，第一導電層131電鍍形成於種子層130上，且位於這些第一盲孔121內的第一導電層131透過種子層130接觸第一線路結構112。
接著，請參考圖5，透過刷磨或其他整平方式移除位於第一介電層120上的第一導電層131與種子層130，並移除部分第一介電層120，使得第一介電層120中暴露於外的表面具有良好的平整度。因此，圖5中的第一介電層120的厚度薄於圖4中的第一介電層120的厚度。另一方面，位於這些第一盲孔121內且未被移除的第一導電層131與種子層130形成多個第一導電盲孔132。至此，已完成形成多個第一導電盲孔132於第一介電層120中，並使這些第一導電盲孔132電性接觸第一線路結構112的製作步驟。
接著，請參考圖6，形成第二介電層140於第一介電層120上，因第一介電層120中暴露於外的表面具有良好的平整度，形成於第一介電層120上的第二介電層140也能具有良好的平整度，如此可避免後續形成於第二介電層140上的線路產生歪斜、扭曲或其他變形的情況，不僅能符合窄線寬與細間距的需求，也能避免產生短路。接著，透過雷射開口或電漿蝕刻等方式圖案化第二介電層140，以形成多個第二盲孔141，這些第二盲孔141分別對準於這些第一導電盲孔132，且分別暴露出這些第一導電盲孔132。其中，每一個第二盲孔141的最大外徑小於對應的第一導電盲孔132的最大外徑。
接著，請參考圖7，透過濺鍍或沉積等方式形成種子層150於第二介電層140上以及這些第二盲孔141內，其中種子層150為薄層，故位於這些第二盲孔141內的種子層150並未將這些第二盲孔141填滿。接著，形成光阻層160於第二介電層140上，並透過曝光顯影的方式圖案化光阻層160，以形成多個第三盲孔161與多個第四盲孔162。這些第三盲孔161暴露出位於第二介電層140上的種子層150。這些第四盲孔162分別對準於這些第二盲孔141，且分別暴露出位於這些第二盲孔141內的種子層150。舉例來說，這些第四盲孔162的孔徑可為等徑，且每一個第四盲孔162的孔徑可大於或等於對應的第二盲孔141的最大外徑。
接著，請參考圖8，透過電鍍的方式形成第二導電層151於這些第三盲孔161內及每一組相對準的第四盲孔162與第二盲孔141內，其中這些第三盲孔161被第二導電層151所填滿，且每一組相對準的第四盲孔162與第二盲孔141被第二導電層151所填滿。位於這些第三盲孔161內的第二導電層151透過種子層150接觸第二介電層140，且位於每一組相對準的第四盲孔162與第二盲孔141內的第二導電層151透過種子層150接觸這些第一導電盲孔132。
最後，請參考圖9，移除光阻層160與被光阻層160所覆蓋的種子層150，其中位於這些第二盲孔141內的第二導電層151與種子層150形成多個第二導電盲孔152，且位於第二介電層140上的第二導電層151與種子層150形成圖案化線路層153。至此，已完成形成多個第二導電盲孔152於第二介電層140中，並使這些第二導電盲孔152分別電性接觸這些第一導電盲孔132的製作步驟，以及形成圖案化線路層153於第二介電層140上，並使圖案化線路層153電性接觸這些第二導電盲孔152的製作步驟。
因本實施例的多層線路結構100於製作過程中，特別是在形成增層線路結構101時對第一介電層120進行整平的動作，故能使後續形成於第一介電層120上的第二介電層140具有良好的平整度，也因此，得使後續形成於第二介電層140上的圖案化線路層153不會產生歪斜、扭曲或其他變形的情況，不僅能符合窄線寬與細間距的需求，也能避免產生短路。換言之，本發明的多層線路結構100的製作方法有助於提高製程良率，且製作所得的多層線路結構100可具有良好的可靠度。
請參考圖9，在本實施例中，增層線路結構101包括第一介電層120、多個第一導電盲孔132、第二介電層140、多個第二導電盲孔152以及圖案化線路層153，其中第一介電層120設置於第一線路結構112上。這些第一導電盲孔132貫穿第一介電層120，且電性接觸第一線路結構112。第二介電層140設置於第一介電層120上，其中這些第二導電盲孔152貫穿第二介電層140，且分別電性接觸這些第一導電盲孔132。圖案化線路層153設置於第二介電層140上，且電性接觸這些第二導電盲孔152。
進一步而言，每一個第一導電盲孔132與對應的第二導電盲孔152相對準，且每一個第二導電盲孔152的最大外徑D1小於對應的第一導電盲孔132的最大外徑D2。另一方面，每一個第二導電盲孔152的底面152a接觸對應的第一導電盲孔132的頂面132a，且每一個第二導電盲孔152的底面152a的面積小於對應的第一導電盲孔132的頂面132a的面積。也就是說，位於第一介電層120與第二介電層140的相對兩側的線路可透過每一組相對準的第一導電盲孔132與第二導電盲孔152電性連接。
綜上所述，本發明的多層線路結構的製作方法係透過刷磨的方式移除部分第一介電層，以使第一介電層暴露於外的表面具有良好的平整度。接著，在第一介電層暴露於外的表面上形成第二介電層，故第二介電層也能具有良好的平整度。也因此，得使後續形成於第二介電層上的線路不會產生歪斜、扭曲或其他變形的情況，不僅能符合窄線寬與細間距的需求，也能避免產生短路。換言之，本發明的多層線路結構的製作方法有助於提高製程良率，且製作所得的多層線路結構可具有良好的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧多層線路結構
101‧‧‧增層線路結構
110‧‧‧雙面線路結構
111‧‧‧核心層
111a‧‧‧第一表面
111b‧‧‧第二表面
112‧‧‧第一線路結構
113‧‧‧第二線路結構
114‧‧‧導電貫孔
120‧‧‧第一介電層
121‧‧‧第一盲孔
130、150‧‧‧種子層
131‧‧‧第一導電層
132‧‧‧第一導電盲孔
132a‧‧‧頂面
140‧‧‧第二介電層
141‧‧‧第二盲孔
151‧‧‧第二導電層
152‧‧‧第二導電盲孔
152a‧‧‧底面
153‧‧‧圖案化線路層
160‧‧‧光阻層
161‧‧‧第三盲孔
162‧‧‧第四盲孔
D1、D2‧‧‧最大外徑
圖1至圖9是本發明一實施例的多層線路結構的製作流程的剖面示意圖。

Claims (12)

  1. 一種多層線路結構，包括：一核心層，具有相對的一第一表面與一第二表面；一第一線路結構，設置於該第一表面上；一第二線路結構，設置於該第二表面上，且電性連接該第一線路結構；以及一增層線路結構，包括：一第一介電層，設置於該第一線路結構上；多個第一導電盲孔，貫穿該第一介電層，且電性接觸該第一線路結構；一第二介電層，設置於該第一介電層上；多個第二導電盲孔，貫穿該第二介電層，且直接接觸相對應之該些第一導電盲孔；以及一圖案化線路層，設置於該第二介電層上，且電性接觸該些第二導電盲孔。
  2. 如申請專利範圍第1項所述的多層線路結構，其中每一該第一導電盲孔與對應的該第二導電盲孔相對準。
  3. 如申請專利範圍第1項所述的多層線路結構，其中每一該第二導電盲孔的最大外徑小於對應的該第一導電盲孔的最大外徑。
  4. 如申請專利範圍第1項所述的多層線路結構，其中每一該第二導電盲孔的底面接觸對應的該第一導電盲孔的頂面，且每 一該第二導電盲孔的底面的面積小於對應的該第一導電盲孔的頂面的面積。
  5. 如申請專利範圍第1項所述的多層線路結構，更包括：多個導電貫孔，貫穿該核心層，以電性連接該第一線路結構與該第二線路結構。
  6. 一種多層線路結構的製作方法，包括：分別形成一第一線路結構與一第二線路結構於一核心層的相對兩表面，且該第一線路結構與該第二線路結構彼此電性連接；形成一第一介電層於該第一線路結構上；形成多個第一導電盲孔於該第一介電層中，並使該些第一導電盲孔電性接觸該第一線路結構；形成一第二介電層於該第一介電層上；形成多個第二導電盲孔於該第二介電層中，並使該些第二導電盲孔分別電性接觸該些第一導電盲孔；以及形成一圖案化線路層於該第二介電層上，並使該圖案化線路層電性接觸該些第二導電盲孔。
  7. 如申請專利範圍第6項所述的多層線路結構的製作方法，更包括：圖案化該第一介電層，以形成多個第一盲孔，且該些第一盲孔暴露出該第一線路結構；形成一第一導電層於該第一介電層上，並使該第一導電層進一步填滿該些第一盲孔以接觸該第一線路結構；以及 透過刷磨的方式移除位於該第一介電層上的該第一導電層，並移除部分該第一介電層，其中位於該些第一盲孔內的該第一導電層形成該些第一導電盲孔。
  8. 如申請專利範圍第7項所述的多層線路結構的製作方法，更包括：圖案化該第二介電層，以形成多個第二盲孔，其中該些第二盲孔分別對準於該些第一導電盲孔，且分別暴露出該些第一導電盲孔；形成一光阻層於該第二介電層上；圖案化該光阻層，以形成多個第三盲孔與多個第四盲孔，其中該些第四盲孔分別對準於該些第二盲孔，且分別暴露出該些第二盲孔；形成一第二導電層於該些第三盲孔與該些第四盲孔內，並使位於該些第四盲孔內的該第二導電層進一步填滿該些第二盲孔以接觸該些第一導電盲孔；以及移除該光阻層，其中位於該些第二盲孔內的該第二導電層形成該些第二導電盲孔，且位於該第二介電層上的該第二導電層形成該圖案化線路層。
  9. 如申請專利範圍第6項所述的多層線路結構的製作方法，其中每一該第一導電盲孔與對應的該第二導電盲孔相對準。
  10. 如申請專利範圍第6項所述的多層線路結構的製作方法，其中每一該第二導電盲孔的最大外徑小於對應的該第一導電盲孔的最大外徑。
  11. 如申請專利範圍第6項所述的多層線路結構的製作方法，其中每一該第二導電盲孔的底面接觸對應的該第一導電盲孔的頂面，且每一該第二導電盲孔的底面的面積小於對應的該第一導電盲孔的頂面的面積。
  12. 如申請專利範圍第6項所述的多層線路結構的製作方法，更包括：在分別形成該第一線路結構與該第二線路結構於該核心層的相對兩表面之前，形成貫穿該核心層的多個導電貫孔，以電性連接該第一線路結構與該第二線路結構。
TW106135062A 2017-10-13 2017-10-13 多層線路結構及其製作方法 TWI651022B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106135062A TWI651022B (zh) 2017-10-13 2017-10-13 多層線路結構及其製作方法
US15/836,923 US10383226B2 (en) 2017-10-13 2017-12-11 Multi-layer circuit structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106135062A TWI651022B (zh) 2017-10-13 2017-10-13 多層線路結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI651022B true TWI651022B (zh) 2019-02-11
TW201916757A TW201916757A (zh) 2019-04-16

Family

ID=66096235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135062A TWI651022B (zh) 2017-10-13 2017-10-13 多層線路結構及其製作方法

Country Status (2)

Country Link
US (1) US10383226B2 (zh)
TW (1) TWI651022B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943877B2 (en) 2022-01-24 2024-03-26 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TWI283055B (en) 2005-01-12 2007-06-21 Phoenix Prec Technology Corp Superfine-circuit semiconductor package structure
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943877B2 (en) 2022-01-24 2024-03-26 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20190116667A1 (en) 2019-04-18
TW201916757A (zh) 2019-04-16
US10383226B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
TWI446847B (zh) 佈線板，其製造方法及半導體封裝
KR101420543B1 (ko) 다층기판
US20110042128A1 (en) Coreless packaging substrate and method for fabricating the same
JP4558776B2 (ja) 回路基板の製造方法
TWI478640B (zh) 電路板及其製作方法
US20050251997A1 (en) Method for forming printed circuit board
JP2009283739A (ja) 配線基板および配線基板の製造方法
TWI606765B (zh) 電路板及其製作方法
US20060054588A1 (en) Method of Manufacturing Double-Sided Printed Circuit Board
US20070272654A1 (en) Method for Manufacturing Circuit Board
US20140034359A1 (en) Printed circuit board and method of manufacturing printed circuit board
US20060243482A1 (en) Circuit board structure and method for fabricating the same
TWI419627B (zh) 線路板結構及其製作方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI651022B (zh) 多層線路結構及其製作方法
TWI393229B (zh) 封裝基板的製作方法及其結構
JPH05327211A (ja) 多層フレキシブルプリント基板およびその製法
CN110366310B (zh) 软硬复合板及其制法
CN109673099B (zh) 多层线路结构及其制作方法
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
TWI808706B (zh) 電路板結構的製作方法及所製成的電路板結構
TW201446099A (zh) 電路板製作方法
CN112153802B (zh) 电路板结构及其制造方法
TWI463929B (zh) 電路板及其製作方法