TWI606765B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI606765B
TWI606765B TW104119874A TW104119874A TWI606765B TW I606765 B TWI606765 B TW I606765B TW 104119874 A TW104119874 A TW 104119874A TW 104119874 A TW104119874 A TW 104119874A TW I606765 B TWI606765 B TW I606765B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
pattern
copper foil
surface treatment
Prior art date
Application number
TW104119874A
Other languages
English (en)
Other versions
TW201703598A (zh
Inventor
蘇威碩
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201703598A publication Critical patent/TW201703598A/zh
Application granted granted Critical
Publication of TWI606765B publication Critical patent/TWI606765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

電路板及其製作方法
本發明涉及一種電路板及其製作方法。
一般而言，為了在形成防焊層後能對暴露在在防焊層開口中的焊墊區域區域做表面處理，會將焊墊與一些向外延伸至板邊區域的線路相連，此線路不用做信號傳輸，僅用作電連接焊墊以能夠在焊墊上電鍍金屬，故，一般稱為電鍍導線，在最後成品中，被防焊層覆蓋的電鍍導線將無法被移除而殘留在防焊層，這部分殘留的電鍍導線將會對信號傳輸造成不利影響。另外，金手指區域的電鍍導線較薄，且鄰接於端子部，在重複多次插拔動作下，電鍍導線易與外部機構發生摩擦或彎折，抗撓折性較差。
有鑑於此，本發明提供一種無電鍍導線殘留的電路板及其製作方法。
一種電路板的製作方法，包括步驟：提供基板，包括基底層及形成於所述基底層一側的連續第一銅箔層；在所述第一銅箔層部分區域上電鍍形成導電層；在所述導電層的部分表面電鍍形成表面處理圖形；之後，蝕刻，去除未被所述導電層覆蓋的第一銅箔層，同時減薄未被所述表面處理圖形覆蓋的所述導 電層；在所述基底層表面保留下來的第一銅箔層及所述導電層成為導電線路圖形，得到電路板。
一種電路板，包括：基底層、形成於基底層一側表面的第一導電線路圖形、形成於第一導電線路圖形部分表面的第一表面處理圖形；所述第一導電線路圖形包括第一銅箔層及形成於第二銅箔層上的第一導電層；被第一表面處理圖形覆蓋的第一導電線路圖形的各側面傾斜於所述基底層，從而所述被第一表面處理圖形覆蓋的第一導電線路圖形的截面大致呈梯形，且其尺寸自基底層向遠離基底層的方向逐漸減小。
相較於先前技術，本技術方案之電路板及製作方法在電路基板的銅箔層的表面通過電鍍的方式形成導電層，此時因未對銅箔層進行蝕刻，從而所述銅箔層為連續，故整個電路基板都相電導通，從而未被導電層覆蓋的銅箔層即可充當電鍍導線在需要的導電層表面電鍍形成表面處理圖形，從而不需要另行設計電鍍導線，避免殘留的電鍍導線對信號傳輸造成不利影響，確保了電路板的電性品質，並且不設電鍍導線還能增進佈線空間，有利於細線路設計。
10‧‧‧電路板
11‧‧‧基板
110‧‧‧基底層
111‧‧‧第一銅箔層
112‧‧‧第二銅箔層
113‧‧‧通孔
120‧‧‧晶種層
121‧‧‧第一圖案化阻層
122‧‧‧第二圖案化阻層
123‧‧‧第三圖案化阻層
124‧‧‧第四圖案化阻層
130‧‧‧導電通孔
131‧‧‧第一導電層
132‧‧‧第二導電層
133‧‧‧第一導電線路層
134‧‧‧第二導電線路層
135‧‧‧第一表面處理圖形
136‧‧‧第二表面處理圖形
137‧‧‧電鍍導線
141‧‧‧第一防焊層
142‧‧‧第二防焊層
143‧‧‧第一連接部
144‧‧‧第二連接部
圖1是本實施例提供的電路基板的剖面示意圖。
圖2是在圖1中電路基板形成通孔的剖面示意圖。
圖3是在圖2中的銅箔層表面及通孔孔壁形成一晶種層的剖面示意圖。
圖4是在圖3中的化銅層上形成第一和第二圖案化阻層的剖面示意圖。
圖5是在圖4第二導電層中未覆蓋圖案化阻層的晶種層上電鍍形成第一和第二導電層的剖面示意圖。
圖6是在圖5的圖案化阻層及導電線路層表面形成第三和第四圖案化阻層的剖面示意圖。
圖7是在暴露於第三和第四圖案化阻層的部分導電線路層上形成表面處理圖形的剖面示意圖。
圖8是去除圖7中的第一至第四圖案化阻層後的剖面示意圖。
圖9是蝕刻圖8的電路基板形成第一和第二導電線路層的剖面示意圖。
圖10是在圖9的第一及第二導電線路層側形成防焊層後得到的電路板的剖面示意圖。
本發明實施例提供一種電路板10的製作方法，包括步驟：
第一步，請參閱圖1，提供一基板11，其包括基底層110及形成於所述基底層110兩相對表面的連續的第一銅箔層111和連續的第二銅箔層112。
本實施例中，所述基底層110為柔性樹脂層，如聚醯亞胺(Polyimide,PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polythylene Naphthalate,PEN)；在其他實施例中，所述基底層110也可以為多層柔性基板，包括交替排列的多層樹脂層與多層導電線路層。所述第一銅箔層111及第二銅箔層112的厚度均一，本實施例中，所述第一銅箔層111及第二銅箔層112的厚度相同。
第二步，請參閱圖2，採用機械鑽孔或鐳射蝕孔的方式在所述基板11上形成至少一個通孔113。所述通孔113貫穿所述第一銅箔層111、所述基底層110及所述第二銅箔層112。
第三步，請參閱圖3，在所述第一銅箔層111表面、第二銅箔層112表面及通孔113的孔壁形成晶種層120。
所述晶種層120可以通過黑化、黑影、化學鍍等工藝形成。本實施例中，所述晶種層120是通過化學鍍形成的化銅層。在其他實施例中，也可以僅在所述通孔113的孔壁形成晶種層120。
第四步，請參閱圖4~5，在所述第一銅箔層111側的所述晶種層120的表面形成圖案化的第一圖案化阻層121，和在所述第二銅箔層112側的所述晶種層120的表面第二圖案化阻層122；之後，通過電鍍工藝在所述第一銅箔層111側的所述晶種層120的暴露於所述第一圖案化阻層121的表面形成第一導電層131，在所述第二銅箔層112側的所述晶種層120的暴露於所述第二圖案化阻層122的表面形成第二導電層132，以及在所述通孔113孔壁的晶種層120表面形成電鍍層從而將所述通孔113製作形成導電通孔130，所述導電通孔130電連接所述第一導電層131和第二導電層132。所述第一圖案化阻層121為乾膜。
所述第一及第二導電層131、132的厚度均一，本實施例中，所述第一及第二導電層131、132的厚度相同且大於所述第一及第二銅箔層111、112的厚度，本實施例中，還大於第一銅箔層111與晶種層120的厚度和。其中，未被所述第一導電層131及第二導電層132覆蓋的第一及第二銅箔層111、112及晶種層120形成電鍍導線137。
第五步，請參閱圖6~7，在所述第一導電層131及第一圖案化阻層121的表面形成圖案化的第三圖案化阻層123，所述第三圖案化阻層123完全覆蓋所述第一圖案化阻層121，且部分覆蓋所述第一導電層131；在第二導電層132及第二圖案化阻層122的表面形成圖案化的第四圖案化阻層124，所述第四圖案化阻層124完全覆蓋所述第二圖案化阻層122，且部分覆蓋所述第二導電層132。
之後，對露出於所述第三圖案化阻層123的第一導電層131及露出於第四圖案化阻層124的第二導電層132進行表面處理，以在露出於所述第三圖案化阻層123的第一導電層131的表面形成第一表面處理圖形135，在露出於第四圖案 化阻層124的第二導電層132的表面形成第二表面處理圖形136，以保護所述第一及第二導電層131、132。所述第一及第二表面處理圖形135、136為鎳金層或鎳鈀金層。未被所述第一導電層131及第二導電層132覆蓋的第一及第二銅箔層111、112及晶種層120，也即所述電鍍導線137，起到將圖案化的第一及第二導電層131、132電連接起來的作用，從而可以不另設電鍍導線，即可在第一及第二導電層131、132表面電鍍第一及第二表面處理圖像135、136。
第六步，請參閱圖8~9，去除第一至第四圖案化阻層121、122、123、124；之後，蝕刻從而在基底層110兩側分別形成第一導電線路層133及第二導電線路層134。
具體地，蝕刻去除未被第一及第二導電層131、132覆蓋的晶種層120、第一銅箔層111和第二銅箔層112，也即蝕刻去除所述電鍍導線137；被第一及第二表面處理圖形135、136覆蓋的第一及第二導電層131、132因第一及第二表面處理圖形135、136的保護作用不被蝕刻；因未被第一及第二表面處理圖形135、136覆蓋的第一及第二導電層131、132也暴露於蝕刻液中，且厚度大於第一銅箔層111和第二銅箔層112的厚度，故在蝕刻去除未被第一及第二導電層131、132保護的晶種層120、第一銅箔層111和第二銅箔層112時，未被第一及第二表面處理圖形135、136覆蓋的第一及第二導電層131、132被減薄；從而，基底層110兩側的銅箔層、晶種層及導電層被蝕刻形成第一導電線路層133及第二導電線路層134，並且，被所述第一及第二表面處理圖形135、136覆蓋處的所述第一導電線路層133及第二導電線路層134的厚度大於未被所述第一及第二表面處理圖形135、136覆蓋處的所述第一導電線路層133及第二導電線路層134的厚度。
本實施例中，蝕刻後，由於厚度不同帶來蝕刻程度的不同，使被第一及第二表面處理圖形135、136覆蓋的第一及第二導電線路層133、134的各側面並非垂直於所述基底層110即相對傾斜於所述基底層110，從而使此位置的第一 導電線路層133和第二導電線路層134處的截面大致呈梯形，且自基底層110向遠離基底層110的方向尺寸逐漸減小。
第七步，請參閱圖10，在所述第一導電線路層133和第二導電線路層134側分別形成第一防焊層141和第二防焊層142，從而形成電路板10。
本實施例中，所述第一防焊層141覆蓋自所述第一表面處理圖形135中暴露出的第一導電線路層133，還覆蓋部分所述第一表面處理圖形135，部分所述第一表面處理圖形135暴露於所述第一防焊層141，形成第一連接部143，本實施例中，位於所述電路板10中間位置的第一連接部143為焊墊，位於所述電路板10邊緣位置的所述第一連接部143為金手指；所述第二防焊層142覆蓋自所述第二表面處理圖形136中暴露出的第二導電線路層134，還覆蓋部分所述第二表面處理圖形136，部分所述第二表面處理圖形136暴露於所述第二防焊層142，形成第二連接部144，本實施例中，位於所述電路板10中間位置的第二連接部144為焊墊，位於所述電路板10邊緣位置的所述第二連接部144為金手指。
可以理解，本製作方法還包括去除電路板的部分廢料的步驟。
所述電路板10包括基底層110、形成於基底層110相對兩側的第一導電線路層133和第二導電線路層134、形成於第一導電線路層133部分表面的第一表面處理圖形135、形成於第二導電線路層134部分表面的第二表面處理圖形136、形成於第一導電線路層133側的第一防焊層141以及形成於第二導電線路層134側的第二防焊層142。所述第一防焊層141覆蓋自所述第一表面處理圖形135中暴露出的第一導電線路層133，還覆蓋部分所述第一表面處理圖形135，部分所述第一表面處理圖形135暴露於所述第一防焊層141，形成第一連接部143；所述第二防焊層142覆蓋自所述第二表面處理圖形136中暴露出的第二導電線路層134，還覆蓋部分所述第二表面處理圖形136，部分所述第二表面處理圖形136暴露於所述第二防焊 層142，形成第二連接部144。所述電路板10還包括至少一導電通孔130，所述導電通孔130電性連接所述第一導電線路層133和第二導電線路層134。
可以理解，本案的基板11上可以包括有多個基板單元，用於形成多個電路板10，此中情況下，在形成防焊層後可對電路板進行單體切割分離，形成多個電路板10。
相較於先前技術，本技術方案之電路板及製作方法在電路基板的第一及第二銅箔層的表面通過電鍍的方式形成導電層，此時因未對第一及第二銅箔層進行蝕刻，從而所述第一及第二銅箔層為連續，在通孔孔壁形成晶種層後，整個電路基板都相電導通，未形成導電層的銅箔層及晶種層即可充當電鍍導線，從而可在需要的導電層表面電鍍形成表面處理圖形，從而避免了殘留的電鍍導線對信號傳輸造成不利影響，確保了電路板的電性品質，並且不需要另外設計電鍍導線還能增進佈線空間，有利於細線路設計。另外，本技術方案通過電鍍方式形成導電線路還具有較佳的抗撓折性。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之請求項。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下請求項內。
10‧‧‧電路板
110‧‧‧基底層
111‧‧‧第一銅箔層
112‧‧‧第二銅箔層
120‧‧‧晶種層
131‧‧‧第一導電層
132‧‧‧第二導電層
135‧‧‧第一表面處理圖形
136‧‧‧第二表面處理圖形
141‧‧‧第一防焊層
142‧‧‧第二防焊層
143‧‧‧第一連接部
144‧‧‧第二連接部

Claims (9)

  1. 一種電路板的製作方法，包括步驟：提供基板，包括基底層及形成於所述基底層一側的連續第一銅箔層；在連續的所述第一銅箔層部分區域上電鍍形成導電層，從而部分所述第一銅箔層暴露於所述導電層；在所述導電層的部分表面電鍍形成表面處理圖形，從而部分所述導電層暴露於所述表面處理圖形；之後，蝕刻，去除暴露於所述導電層的第一銅箔層，同時減薄暴露於所述表面處理圖形的所述導電層；在所述基底層表面保留下來的第一銅箔層及所述導電層成為導電線路圖形，得到電路板，其中，所述電路板中，被所述表面處理圖形覆蓋處的所述導電線路圖形的厚度大於暴露於所述表面處理圖形中的所述導電線路圖形的厚度。
  2. 如請求項1所述的電路板的製作方法，其中：所述表面處理圖形的材質為鎳金或鎳鈀金。
  3. 如請求項1所述的電路板的製作方法，其中：在蝕刻形成所述導電線路圖形之後，還在所述導電線路圖形表面形成防焊層，所述防焊層覆蓋未被所述表面處理圖形覆蓋的導電線路圖形及部分的表面處理圖形，未被所述防焊層覆蓋的所述表面處理圖形即暴露於所述防焊層成為連接部。
  4. 如請求項1所述的電路板的製作方法，其中：所述基板還包括位於所述基底層相對另一側的第二銅箔層，在所述第一銅箔層部分區域上電鍍形成導電層之前，還包括步驟：在所述基板上形成通孔，以及在所述通孔的孔壁、所述第一及第二銅箔層表面形成晶種層；在所述第一銅箔層部分區域上電鍍形成導電層的同時，還在所述通孔的孔壁的晶種層表面以及所述第一銅箔層部分區域上電鍍形成導電層；未被所述導電層覆蓋的第一及第二銅箔層形成電鍍導線；去除所述未被所述導電層覆蓋的第一銅箔層時還去除未被所述導電層覆蓋的晶種層、第二銅箔層，之後，在所述基底層表面保留下來的第一、第二銅箔層、晶種層及所述導電層成為導電線路圖形。
  5. 如請求項1所述的電路板的製作方法，其中：在所述第一銅箔層部分區域上電鍍形成導電層時，使所述導電層厚度均一，且使所述導電層的厚度大於所述第一銅箔層的厚度。
  6. 一種電路板，包括：基底層、形成於基底層一側表面的第一導電線路圖形、形成於第一導電線路圖形部分表面的第一表面處理圖形；所述第一導電線路圖形包括第一銅箔層及形成於第一銅箔層上的第一導電層；被第一表面處理圖形覆蓋的第一導電線路圖形的各側面傾斜於所述基底層，從而所述被第一表面處理圖形覆蓋的第一導電線路圖形的截面大致呈梯形，且其尺寸自基底層向遠離基底層的方向逐漸減小，其中，所述電路板中，被所述表面處理圖形覆蓋處的所述導電線路圖形的厚度大於暴露於所述表面處理圖形中的所述導電線路圖形的厚度。
  7. 如請求項6所述的電路板，還包括：第一防焊層，所述第一防焊層覆蓋未被所述第一表面處理圖形覆蓋的第一導電線路圖形及部分的第一表面處理圖形，未被所述第一防焊層覆蓋的所述第一表面處理圖形即暴露於所述防焊層成為連接部，所述連接部為焊墊或金手指。
  8. 如請求項6所述的電路板，其中：還包括：形成於所述基底層相對另一側的第二導電線路圖形、形成於第二導電線路圖形部分表面的第二表面處理圖形；所述第二導電線路圖形包括第二銅箔層及形成於第二銅箔層上的第二導電層；被第二表面處理圖形覆蓋的第二導電線路圖形的各側面傾斜於所述基底層，從而所述被第二表面處理圖形覆蓋的第二導電線路圖形的截面大致呈梯形，且其尺寸自基底層向遠離基底層的方向逐漸減小；所述第一導電線路圖形通過至少一導通孔與所述第二導電線路圖形導通。
  9. 如請求項6所述的電路板，其中：所述第一導電線路圖形還包括晶種層，所述晶種層形成於所述第一銅箔層表面，所述第一導電層形成於所述晶種層表面。
TW104119874A 2015-05-27 2015-06-18 電路板及其製作方法 TWI606765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510279753.5A CN106304662B (zh) 2015-05-27 2015-05-27 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201703598A TW201703598A (zh) 2017-01-16
TWI606765B true TWI606765B (zh) 2017-11-21

Family

ID=57397264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119874A TWI606765B (zh) 2015-05-27 2015-06-18 電路板及其製作方法

Country Status (3)

Country Link
US (2) US9788437B2 (zh)
CN (1) CN106304662B (zh)
TW (1) TWI606765B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429442B (zh) * 2017-08-31 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109561602B (zh) * 2017-09-27 2020-08-21 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109688733B (zh) * 2017-10-19 2021-11-30 宏启胜精密电子(秦皇岛)有限公司 多层软性电路板及其制作方法
JP2020181852A (ja) * 2019-04-23 2020-11-05 イビデン株式会社 コイル基板の製造方法
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法
CN115023063A (zh) * 2022-07-05 2022-09-06 博敏电子股份有限公司 一种光模块印制电路板及其防擦花方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209920A (ja) * 2004-01-23 2005-08-04 Casio Micronics Co Ltd プリント配線基板、その製造方法および製造装置、配線回路パターン、ならびにプリント配線板
TWI407534B (zh) 2008-06-03 2013-09-01 Unimicron Technology Corp 具雙面線路之封裝基板及其製法
TWI483360B (zh) * 2011-12-08 2015-05-01 Unimicron Technology Corp 封裝基板及其製法
CN103841767A (zh) * 2012-11-22 2014-06-04 富葵精密组件(深圳)有限公司 透明印刷电路板及其制作方法
TWI532424B (zh) * 2014-01-29 2016-05-01 旭德科技股份有限公司 蓋板結構及其製作方法

Also Published As

Publication number Publication date
TW201703598A (zh) 2017-01-16
CN106304662B (zh) 2019-06-11
US20160353582A1 (en) 2016-12-01
CN106304662A (zh) 2017-01-04
US9788437B2 (en) 2017-10-10
US20170367191A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI606765B (zh) 電路板及其製作方法
JP2014131017A (ja) 多層基板
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
US20070272654A1 (en) Method for Manufacturing Circuit Board
TW201446103A (zh) 電路板及其製作方法
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
TWI492691B (zh) 多層電路板及其製作方法
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
TWI661751B (zh) 電路板及其製作方法
TWI606763B (zh) 電路板及其製作方法
TW201611673A (zh) 印刷配線板及其製造方法
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
TWI676404B (zh) 鏤空柔性電路板及製作方法
CN106332444B (zh) 电路板及其制作方法
TWI691243B (zh) 印刷電路板的製造方法
TWI651022B (zh) 多層線路結構及其製作方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
TWI420992B (zh) 電路板製作方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
TWI394246B (zh) 封裝基板及其製法
KR20100052216A (ko) 랜드리스 인쇄회로기판 및 그 제조방법
TWI519219B (zh) 印刷電路板及印刷電路板製造方法
TW201705319A (zh) 封裝基板及其製作方法
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법