KR20100052216A - 랜드리스 인쇄회로기판 및 그 제조방법 - Google Patents

랜드리스 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100052216A
KR20100052216A KR1020080111140A KR20080111140A KR20100052216A KR 20100052216 A KR20100052216 A KR 20100052216A KR 1020080111140 A KR1020080111140 A KR 1020080111140A KR 20080111140 A KR20080111140 A KR 20080111140A KR 20100052216 A KR20100052216 A KR 20100052216A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring
printed circuit
circuit board
layer
Prior art date
Application number
KR1020080111140A
Other languages
English (en)
Other versions
KR101044106B1 (ko
Inventor
박정우
유제광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080111140A priority Critical patent/KR101044106B1/ko
Publication of KR20100052216A publication Critical patent/KR20100052216A/ko
Application granted granted Critical
Publication of KR101044106B1 publication Critical patent/KR101044106B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 랜드리스 인쇄회로기판은, 제1 배선이 형성된 제1 절연층, 상기 제1 절연층에 형성된 제2 절연층, 상기 제2 절연층과 평평하도록 매립된 제2 배선, 및 상기 제1 배선과 상기 제2 배선을 연결하는 필드 비아를 포함하는 것을 특징으로 하며, 매립배선과 연결되는 필드 비아 구조를 가짐으로써 상부 랜드가 없기 때문에 기판의 박판화 및 고 밀도화가 가능하고, 별도의 솔더 범프 형성용 패드가 필요 없게 된다.
랜드리스, 매립, 필드 비아, 필도금층

Description

랜드리스 인쇄회로기판 및 그 제조방법{A landless printed circuit board and a fabricating method of the same}
본 발명은 랜드리스 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 매립패턴과 연결되는 필드 비아를 갖는 랜드리스 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로 패턴 구현 공법이 고안, 제시되어 적용되고 있다.
도 1은 종래의 일 예에 따른 인쇄회로기판(10A)을 도시한 개략 사시도로서, 이를 참조하면, 종래의 인쇄회로기판(10A)은 기판(20)의 표면에 형성된 회로 패 턴(30)들이 미세한 폭(W)으로 형성됨에도 불구하고, 비아홀(22) 주변에서 비아홀의 상부 랜드(32)를 포함하여 형성되기 때문에 해당 영역에서 미세화를 구현되지 못하고 있음을 알 수 있다.
예컨대, 비아홀(22)의 직경(D2)이 대략 200 ㎛ 인 경우에 그 주변의 상부 랜드(32)는 가공 오차 등을 고려하여 대략 350 ㎛ 의 폭으로 형성됨으로써, 결과적으로 상부 랜드(32)의 직경(D1)은 대략 900 ㎛가 된다.
이처럼, 상부 랜드를 형성하는 경우 기판 표면의 회로 패턴에 대한 고밀도화가 어렵게 된다.
따라서, 이러한 문제점을 해결하기 위해 비아홀의 상부 랜드를 배제한 랜드리스 비아홀을 구비한 인쇄회로기판에 대한 연구가 활발히 진행되고 있으며, 도 2에는 종래의 다른 예에 따른 랜드리스 비아홀이 구비한 인쇄회로기판의 개략 사시도가 도시되어 있다. 참고로, 도 2는 미국 특허공보 제5,510,580호(1996년 4월 23일 등록)에 개시되어 있다.
도 2에 도시한 바와 같이, 종래의 랜드리스 비아홀을 구비한 인쇄회로기판(10B)은 내층 회로(50)를 포함하는 기판(40)의 표면에 내층 회로(50)와 연결되는 블라인드 홀(52)이 형성되고, 이 블라인드 홀(52)의 내벽에 도전층(62)이 형성된 후, 도전층(62)이 기판 표면의 회로 패턴(72)과 직접 연결됨으로써 상부 랜드를 배제한 형태를 구조를 갖는다.
한편, 도 3은 도 2에 도시된 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법을 나타내는 순서도이고, 도 4 내지 도 9는 도 3에 도시된 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법을 설명하기 위한 개략적인 공정단면도이다. 이하, 이를 참조하여 종래의 다른 예에 따른 인쇄회로기판(10B)의 제조방법을 설명하면 다음과 같다.
먼저, 도 4에 도시된 바와 같이, 내층 회로(50)와 연결되는 블라인드 홀(42)이 구비된 베이스 기판(40)을 제공한다.(단계 S10, S12)
다음, 도 5에 도시된 바와 같이, 블라인드 홀(42)을 포함하는 베이스 기판(40)의 표면 위에 동도금층과 같은 도전층(60)이 형성한다(단계 S14).
다음, 도 6에 도시된 바와 같이, 도전층(60) 위로 감광성 레지스트(80)를 형성하고, 특정한 마스크(92)를 포함하는 마스크 패턴(90)을 이용하여 노광시킨다.
다음, 도 7에 도시한 바와 같이, 블라인드 홀(42)을 제외한 부분의 감광성 레지스트(80)을 제거하여 블라인드 홀(42) 내부에 감광성 레지스트(80)를 형성한다(단계 S16).
다음, 도 8에 도시된 바와 같이, 베이스 기판 표면의 도전층(60)을 제거하여 블라인드 홀 내부의 도전층(62)만을 남기고(단계 S18), 그 후에 블라인드 홀(42) 내부에 잔류한 감광성 레지스트(112)를 제거한다(단계 S20).
마지막으로, 도 9에 도시된 바와 같이, 예를 들면,포토리소그래피(photo-rithography) 공정을 이용하여 베이스 기판(40)의 표면에 블라인드 홀(42) 내부의 도전층(62)과 연결되는 회로 패턴(72)을 형성한다. 이 회로 패턴(72)은 블라인드 홀(42) 주변에 상부 랜드를 형성하지 않고 구성됨을 특징으로 한다(단계 S22).
이러한 종래의 다른 예에 따른 랜드리스 비아홀을 구비한 인쇄회로기판(10B)은 상부 랜드를 형성하지 않는다는 점에서 유리한 점이 있으나, 블라인드 홀(42) 위에 솔더 범프(solder bump)를 형성할 수 없어 별도의 솔더 범프 형성용 패드가 필요하고, 다핀화가 될수록 추가적인 솔더 범프 형성용 패드가 필요함에 따라 이러한 구조를 채용하더라도 집적도를 높이는데 한계가 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 기판의 박판화 및 고 밀도화가 가능한 랜드리스 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 매립배선과 연결되는 필드 비아를 가짐으로써 별도의 솔더 범프 형성용 패드가 필요없는 랜드리스 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판은, 제1 배선이 형성된 제1 절연층, 상기 제1 절연층에 형성된 제2 절연층, 상기 제2 절연층과 평평하도록 매립된 제2 배선, 및 상기 제1 배선과 상기 제2 배선을 연결하는 필드 비아를 포함하는 것을 특징으로 한다.
여기서, 상기 필드 비아는 제1 배선의 상부와 연결되어 있는 것을 특징으로 한다.
또한, 상기 필드 비아의 타단 측면부는 제2 배선과 연결되어 있는 것을 특징으로 한다.
또한, 상기 필드 비아는 상기 제2 절연층의 표면과 동일한 높이를 갖는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판의 제조방법은, (A) 제1 배선이 형성된 제1 절연층에 매립구조의 제2 배선을 갖는 제2 절연층을 형성하는 단계, (B) 상기 제2 절연층 상에 감광성 레지스트를 도포하고, 비아 형성 영역이 오픈되도록 상기 감광성 레지스트를 패터닝하는 단계, (C) 상기 제2 절연층에 비아홀을 형성하고, 상기 감광성 레지스트를 제거하는 단계, (D) 상기 비아홀에 필도금층을 형성하는 단계, 및 (E) 상기 제2 절연층 상에 형성된 상기 필도금층을 제거하여 필드 비아(를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계와 (B) 단계 사이에, (A1) 상기 제2 절연층 상에 시드층을 형성하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 비아 형성 영역 상의 상기 시드층도 상기 감광성 레지스트와 함께 패터닝 되는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 제2 절연층 상에 형성된 상기 필드금층의 제거시에 상기 시드층도 함께 제거되는 것을 특징으로 한다.
또한, 상기 필드 비아는 제1 배선의 상부와 연결되어 있는 것을 특징으로 한다.
또한, 상기 필드 비아의 타단 측면부는 제2 배선과 연결되어 있는 것을 특징으로 한다.
또한, 상기 필드 비아는 상기 제2 절연층의 표면과 동일한 높이를 갖는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 매립배선과 연결되는 필드 비아 구조를 가짐으로써 상부 랜드가 없기 때문에 기판의 박판화 및 고 밀도화가 가능하게 된다.
또한, 본 발명에 따르면, 매립배선과 연결되는 필드 비아에 솔더 범프의 연결이 가능하게 때문에 별도의 솔더 범프 형성용 패드가 필요 없게 된다.
또한, 본 발명에 따르면, 간단한 제조공정에 의해 랜드리스 인쇄회로기판제조할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발 명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
랜드리스 인쇄회로기판
도 10은 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판의 단면도이다.
이하, 이를 참조하여 본 실시예에 따른 랜드리스 인쇄회로기판(100)에 대해 설명하기로 한다.
도 10에 도시한 바와 같이, 본 실시예에 따른 랜드리스 인쇄회로기판(100)은 제1 배선(104)이 형성된 제1 절연층(102)에 매립된 구조의 제2 배선(108)을 갖는 제2 절연층(106)이 형성되고, 제1 배선(104)과 제2 배선(108)을 연결하는 필드 비아(118)를 포함하는 것을 특징으로 한다.
여기서, 필드 비아(118)는 일단이 제1 배선(104)의 상부와 연결되고, 타단의 측면부가 제2 배선(108)과 연결된 구조를 가지며, 제2 절연층(106)의 표면과 동일한 높이를 갖도록 형성된다.
랜드리스 인쇄회로기판의 제조방법
도 11 내지 도 17는 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
이하, 이를 참조하여 본 실시예에 따른 랜드리스 인쇄회로기판의 제조방법을 설명하기로 한다.
먼저, 도 11에 도시한 바와 같이, 제1 배선(104)이 형성된 제1 절연층(102)에 매립된 제2 배선(108)을 갖는 제2 절연층(106)을 형성한다.
이때, 제2 절연층(106)에 매립된 제2 배선(108)은 공지의 방법을 사용하여 형성 가능하다. 예를 들어, 베리어층을 갖는 캐리어에 동도금층을 도금하고 노광, 현상, 및 에칭을 통해 제2 배선(108)을 형성한 후, 제2 절연층(106)에 가압하여 매립시킨 후, 베리어층 및 캐리어를 제거하는 회로전사법에 의해 형성가능하다.
다음, 도 12에 도시한 바와 같이, 매립된 제2 배선(108)을 갖는 제2 절연층(106) 상에 시드층(seed layer; 110)을 형성한다.
이때, 시드층(110)은 도 13에 도시된 감광성 레지스트(112)와의 접착성능을 개선하기 위한 것으로서, 제2 절연층(106) 상에 무전해 동도금 공정 또는 스퍼터링 공정에 의해 형성된다.
다음, 도 13에 도시한 바와 같이, 시드층(110) 상에 감광성 레지스트(112)를 도포하고, 비아 형성 영역(A)상의 감광성 레지스트(112)를 패터닝한다.
여기서, 비아 형성 영역(A)은 제1 배선(104)과 제2 배선(108)을 연결하기 위해 제2 절연층(106)에 필드 비아가 형성되는 영역을 의미한다.
한편, 본 단계는 소정의 마스크 패턴(도시되지 않음)을 사용하여 감광성 레지스트(112)를 노광한 후, 부분적으로 노광된 감광성 레지스트(112)를 현상액 등을 이용하여 현상함으로써 감광성 레지스트(112) 중 빛에 의해 변화된 부분들이 제거되어 감광성 레지스트(112)가 비아 형성 영역(A)을 노출시키도록 형성함으로써 달성된다.
이때, 감광성 레지스트(112)로는 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)가 사용될 수 있다.
다음, 도 14에 도시한 바와 같이, 패터닝된 감광성 레지스트(112)에 의해 노출된 비아 형성 영역(A) 상의 시드층(110)을 플래시-에칭(flash-etching) 등을 통해 제거한다.
다음, 도 15에 도시한 바와 같이, 감광성 레지스트(112)를 제거하고, 제2 절연층(106)에 비아홀(114)을 가공한다.
이때, 감광성 레지스트(112)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거한다.
또한, 비아홀(114)은 CNC 드릴(Computer Numerical Control drill), CO2 또 는 Yag 레이저 드릴 방법에 의해 가공된다. 여기서, 비아홀(114)은 제1 배선(104)을 스토퍼(stopper)로 하여 블라인드 비아홀 형태로 가공된다.
한편, 도 15에는 비아홀(114) 내부에 존재하는 제2 배선(108)이 제거되지 않는 것으로 도시되어 있으나, 비아홀(114) 가공의 편의를 위해 제거되는 것도 가능할 것이다. 비아홀(114) 내부의 제2 배선(108)이 제거되더라도 비아홀(114) 내부에 필도금층(116)이 형성되기 때문에 제1 배선(104)과 제2 배선(108)은 전기적으로 연결될 수 있기 때문이다.
다음, 도 16에 도시한 바와 같이, 비아홀(114) 내부를 포함하여, 시드층(110) 상에 무전해 동도금 공정 및 전해 동도금 공정에 의해 필도금층(116)을 형성한다. 도 16에는 도시의 편의를 위해 무전해 동도금 공정과 전해 동도금 공정을 구분하지 않고 도시하였다.
마지막으로, 도 17에 도시한 바와 같이, 제2 절연층(106) 상에 형성된 시드층(110) 및 필도금층(116)을 제거하여 비아홀(114) 내부에만 필도금층(116)이 형성되도록 하여 필드 비아(118)를 형성한다.
이때, 시드층(110) 및 필도금층(116)은 플래시 에칭 또는 연마용 브러시를 이용하여 제거가능하다. 여기서, 시드층(110) 및 필도금층(116)은 모두 구리로 형성되기 때문에 동일한 에칭용액을 사용하여 한번에 제거가능하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 랜드리스 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래의 일 예에 따른 인쇄회로기판(10)을 도시한 개략 사시도이다.
도 2는 종래의 다른 예에 따른 랜드리스 비아홀이 구비한 인쇄회로기판을 도시한 개략 사시도이다.
도 3은 종래의 다른 예에 따른 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법을 나타내는 순서도이다.
도 4 내지 도 9는 도 3에 도시된 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법을 설명하기 위한 개략적인 공정단면도이다.
도 10은 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판의 단면도이다.
도 11 내지 도 17는 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 설명>
102 : 제1 절연층 104 : 제1 배선
106 : 제2 절연층 108 : 제2 배선
110 : 시드층 112 : 감광성 레지스트
114 : 비아홀 116 : 필도금층
118 : 필드 비아

Claims (11)

  1. 제1 배선이 형성된 제1 절연층;
    상기 제1 절연층에 형성된 제2 절연층;
    상기 제2 절연층과 평평하도록 매립된 제2 배선; 및
    상기 제1 배선과 상기 제2 배선을 연결하는 필드 비아
    를 포함하는 것을 특징으로 하는 랜드리스 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 필드 비아의 일단은 제1 배선의 상부와 연결되어 있는 것을 특징으로 하는 랜드리스 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 필드 비아의 타단 측면부는 제2 배선과 연결되어 있는 것을 특징으로 하는 랜드리스 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 필드 비아는 상기 제2 절연층의 표면과 동일한 높이를 갖는 것을 특징으로 하는 랜드리스 인쇄회로기판.
  5. (A) 제1 배선이 형성된 제1 절연층에 매립구조의 제2 배선을 갖는 제2 절연층을 형성하는 단계;
    (B) 상기 제2 절연층 상에 감광성 레지스트를 도포하고, 비아 형성 영역이 오픈되도록 상기 감광성 레지스트를 패터닝하는 단계;
    (C) 상기 제2 절연층에 비아홀을 형성하고, 상기 감광성 레지스트를 제거하는 단계;
    (D) 상기 비아홀에 필도금층을 형성하는 단계; 및
    (E) 상기 제2 절연층 상에 형성된 상기 필도금층을 제거하여 필드 비아를 형성하는 단계
    를 포함하는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 (A) 단계와 (B) 단계 사이에,
    (A1) 상기 제2 절연층 상에 시드층을 형성하는 단계
    가 수행되는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (B) 단계에서,
    상기 비아 형성 영역 상의 상기 시드층도 상기 감광성 레지스트와 함께 패터닝 되는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 (E) 단계에서,
    상기 제2 절연층 상에 형성된 상기 필드금층의 제거시에 상기 시드층도 함께 제거되는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  9. 청구항 5에 있어서,
    상기 필드 비아는 제1 배선의 상부와 연결되어 있는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  10. 청구항 5에 있어서,
    상기 필드 비아의 타단 측면부는 제2 배선과 연결되어 있는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  11. 청구항 5에 있어서,
    상기 필드 비아는 상기 제2 절연층의 표면과 동일한 높이를 갖는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
KR1020080111140A 2008-11-10 2008-11-10 랜드리스 인쇄회로기판 및 그 제조방법 KR101044106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111140A KR101044106B1 (ko) 2008-11-10 2008-11-10 랜드리스 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111140A KR101044106B1 (ko) 2008-11-10 2008-11-10 랜드리스 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100052216A true KR20100052216A (ko) 2010-05-19
KR101044106B1 KR101044106B1 (ko) 2011-06-28

Family

ID=42277621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111140A KR101044106B1 (ko) 2008-11-10 2008-11-10 랜드리스 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101044106B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420489B1 (ko) 2012-02-03 2014-07-17 삼성전기주식회사 인쇄회로기판의 제조 방법
KR20210047528A (ko) * 2019-10-22 2021-04-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488187B2 (ja) * 2003-06-27 2010-06-23 Tdk株式会社 ビアホールを有する基板の製造方法
KR100726238B1 (ko) * 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100779061B1 (ko) 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008218540A (ja) 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
KR101044106B1 (ko) 2011-06-28

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
JP5254775B2 (ja) 配線基板の製造方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR101811923B1 (ko) 배선 기판
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN101981655B (zh) 用于在c4焊盘之间制造线/间隔布线的方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR101831643B1 (ko) 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판
US20070272654A1 (en) Method for Manufacturing Circuit Board
TW201446084A (zh) 電路板及其製作方法
JP2014033174A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20140042122A1 (en) Method of manufacturing printed circuit board
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR101582547B1 (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TWI691243B (zh) 印刷電路板的製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101006887B1 (ko) 인쇄 회로 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9