JP2014033174A - プリント回路基板及びプリント回路基板の製造方法 - Google Patents

プリント回路基板及びプリント回路基板の製造方法 Download PDF

Info

Publication number
JP2014033174A
JP2014033174A JP2012266913A JP2012266913A JP2014033174A JP 2014033174 A JP2014033174 A JP 2014033174A JP 2012266913 A JP2012266913 A JP 2012266913A JP 2012266913 A JP2012266913 A JP 2012266913A JP 2014033174 A JP2014033174 A JP 2014033174A
Authority
JP
Japan
Prior art keywords
photosensitive insulating
insulating film
circuit pattern
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012266913A
Other languages
English (en)
Inventor
Jeong Woo Lee
ウ リ・ジョン
Goin-Sik Kim
シック キム・ゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014033174A publication Critical patent/JP2014033174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ビアと回路パターンを同時に形成することで工程時間を短縮し、相間接続時の電気信号雑音を低減できるプリント回路基板及びプリント回路基板の製造方法を提供する。
【解決手段】プリント回路基板１００は、ベース基板１１０と、前記ベース基板１１０の上部に形成される互いに異なる感度を有する第１の感光性絶縁フィルム１３１と第２の感光性絶縁フィルム１３２からなる感光性絶縁層１３０と、前記感光性絶縁層１３０に埋め込まれる形で形成される第１回路パターン１２０と、を含む。
【選択図】図１

Description

本発明は、プリント回路基板及びプリント回路基板の製造方法に関する。
近年、半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術として、半導体チップをプリント回路基板に直接実装する技術に対する要求が高まっている。これに伴い、半導体チップの高密度化に対応できる高密度及び高信頼性のプリント回路基板の開発が要求されている。
高密度及び高信頼性のプリント回路基板に対する要求仕様は半導体チップの仕様と密接に関わっており、回路の微細化、高度の電気特性、高速の信号伝達構造、高信頼性、高機能性など多い課題がある。このような課題に応えるべく、マイクロビアホールを形成できるプリント回路基板の技術が要求されている（米国登録特許第６２４０６３６号）。
本発明の目的は、露光及び現像を用いてビアホールを形成することで、工程時間及びコストが増加することなく多数のビアホールを形成することができるプリント回路基板及びプリント回路基板の製造方法を提供することにある。
本発明の他の目的は、ビアと回路パターンを同時に形成することで、工程時間を短縮することができるプリント回路基板及びプリント回路基板の製造方法を提供することにある。
本発明のまた他の目的は、回路パターン設計の自由度を増加することができるプリント回路基板及びプリント回路基板の製造方法を提供することにある。
本発明のさらに他の目的は、感光性絶縁層の内部に形成された回路パターン及びビアによって層間を電気的に連結する際、電気信号の雑音を減少することができるプリント回路基板及びプリント回路基板の製造方法を提供することにある。
本発明の実施例によると、ベース基板と、前記ベース基板の上部に形成される感光性絶縁層と、前記感光性絶縁層に埋め込まれる形で形成される回路パターンと、を含むプリント回路基板が提供される。
前記感光性絶縁層は、前記ベース基板の上部に形成される第１感光性絶縁フィルム、及び前記第１感光性絶縁フィルムの上部に形成される第２感光性絶縁フィルムを含むことができる。
前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムは互いに異なる感度を有することができる。
前記第１感光性絶縁フィルムは、前記第２感光性絶縁フィルムより感度が低いことができる。
前記回路パターンは、前記ベース基板の上部に形成され、前記第１感光性絶縁フィルムに埋め込まれる形で形成される第１回路パターンと、前記第１回路パターンの上部に形成されるビアの下部と、前記第２感光性絶縁フィルムに埋め込まれる形で形成され、前記ビアの下部の上部に形成されるビアの上部及び第２回路パターンと、を含むことができる。
前記第２感光性絶縁フィルムの上部、前記ビアの上部及び前記第２回路パターンの上部のうち少なくとも一つに形成された第３回路パターンをさらに含むことができる。
前記感光性絶縁層は、前記第２感光性絶縁フィルムの上部に形成され、前記第２感光性絶縁フィルムの上部に形成される第３回路パターンを内部に埋め込む形で形成される第３感光性絶縁フィルムをさらに含むことができる。
本発明の他の実施例によると、第１回路パターンが形成されたベース基板を準備する段階と、前記ベース基板の上部に感光性絶縁層を形成する段階と、前記感光性絶縁層に対して露光及び現像を行って第１ビアホール及び第２回路パターンホールを形成する段階と、前記第１ビアホール及び前記第２回路パターンホールに、第１ビア及び第２回路パターンを形成する段階と、を含むことができる。
前記感光性絶縁層を形成する段階において、前記感光性絶縁層は第１感光性絶縁フィルム及び第２感光性絶縁フィルムを含むことができる。
前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムは互いに異なる感度を有することができる。
前記第１感光性絶縁フィルムは前記第２感光性絶縁フィルムより感度が低いことができる。
前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムはネガ型（Ｎｅｇａｔｉｖｅ）感光性絶縁フィルムに形成されることができる。
前記第１ビアホール及び前記第２回路パターンホールを形成する段階は、前記感光性絶縁層で前記第１ビア及び前記第２回路パターンが形成される領域以外の領域に対して露光を行う段階と、前記第２感光性絶縁フィルムを現像し、前記第１ビアホール上部及び前記第２回路パターンホールを形成する段階と、前記第２回路パターンホールによって露出された前記第１感光性絶縁フィルムに対して露光を行う段階と、前記第１感光性絶縁フィルムを現像し、前記第１ビアホール下部を形成する段階と、を含むことができる。
前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムはポジ型（Ｐｏｓｉｔｉｖｅ）感光性絶縁フィルムに形成されることができる。
前記第１ビアホール及び前記第２回路パターンホールを形成する段階は、前記第２感光性絶縁フィルムに対して、前記第１ビア及び前記第２回路パターンが形成される領域を露光する段階と、前記露光された前記第２感光性絶縁フィルムを現像し、前記第１ビアホール上部及び前記第２回路パターンホールを形成する段階と、前記第１ビアホール上部によって露出された前記第１感光性絶縁フィルムを露光する段階と、前記露光された前記第１感光性絶縁フィルムを現像し、前記第１ビアホール下部を形成する段階と、を含むことができる。
前記第１ビア及び第２回路パターンを形成する段階の後、前記第２感光性絶縁フィルムの上部、前記第１ビアの上部及び前記第２回路パターンの上部のうち少なくとも一つに第３回路パターンを形成する段階をさらに含むことができる。
前記第３回路パターンを形成する段階は、前記第２感光性絶縁フィルムの上部、前記第１ビアの上部及び前記第２回路パターンの上部にメッキ層を形成する段階と、前記第３回路パターンが形成される領域にエッチングレジストを形成する段階と、前記エッチングレジストによって露出された前記メッキ層をエッチングする段階と、前記エッチングレジストを除去する段階と、を含むことができる。
前記メッキ層は前記第１ビア及び前記第２回路パターンと同時に形成されることができる。
前記第３回路パターンを形成する段階は、前記第２感光性絶縁フィルムの上部に形成され、前記第３回路パターンが形成される領域が露出されるように開口部が形成されたメッキレジストを形成する段階と、前記メッキレジストの開口部に第３回路パターンを形成する段階と、前記メッキレジストを除去する段階と、を含むことができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、露光及び現像を用いてビアホール形成することで、工程時間及びコストが増加することなく多数のビアホールを形成することができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、ビアと回路パターンを同時に形成することで、工程時間を短縮することができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、感光性絶縁層の内部及び外部に回路パターン及びビアを形成することができるため、設計自由度を増加することができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、感光性絶縁層の内部に形成された回路パターン及びビアによって層間を電気的に連結する際、電気信号の雑音を減少することができる。
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
図１は本発明の実施例によるプリント回路基板を示す例示図である。
図１を参照すると、プリント回路基板１００は、ベース基板１１０と、第１回路パターン１２０と、感光性絶縁層１３０と、第１ビア１７０と、第２回路パターン１６０と、を含むことができる。
ベース基板１１０は、通常、層間絶縁素材として用いられる複合高分子樹脂で形成されることができる。例えば、ベース基板１１０としてプリプレグを採用してプリント回路基板をより薄く製作することができる。またはベース基板１１０としてＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）を採用して微細回路を容易に具現することができる。その他にも、ベース基板１１０は、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いて形成されることができるが、特にこれに限定されるものではない。また、ベース基板１１０として銅箔積層板（ＣＣＬ）を用いることも可能である。本発明の実施例ではベース基板１１０として銅箔積層板が用いられることができる。
第１回路パターン１２０はベース基板１１０の上部に形成されることができる。第１回路パターン１２０は通常の回路パターン形成方法を適用して形成されることができる。本発明の実施例による第１回路パターン１２０は、ベース基板１１０である銅箔積層板の銅箔をパターニング（Ｐａｔｔｅｒｎｉｎｇ）して形成することができる。
感光性絶縁層１３０はベース基板１１０及び第１回路パターン１２０の上部に形成されることができる。感光性絶縁層１３０は、第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２で形成されることができる。第１感光性絶縁フィルム１３１は、ベース基板１１０及び第１回路パターン１２０の上部に形成されることができる。第２感光性絶縁フィルム１３２は第１感光性絶縁フィルム１３１の上部に形成されることができる。本発明の実施例によると、第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２は互いに異なる感度を有することができる。例えば、第１感光性絶縁フィルム１３１は第２感光性絶縁フィルム１３２より低い感度を有するように形成されることができる。
第１ビア１７０は、第１回路パターン１２０の上部に形成されることができる。第１ビア１７０は感光性絶縁層１３０を貫通するように形成されることができる。即ち、第１ビア１７０の下部は第１感光性絶縁フィルム１３１に形成されることができる。また、第１ビア１７０の上部は第２感光性絶縁フィルム１３２に形成されることができる。第１ビア１７０は伝導性物質で形成されることができる。即ち、第１ビア１７０は第１回路パターン１２０と電気的に連結されることができる。第１ビア１７０は第１回路パターン１２０と同一の材質で形成されることができる。
第２回路パターン１６０は感光性絶縁層１３０の内部に形成されることができる。例えば、第２回路パターン１６０は第２感光性絶縁フィルム１３２の内部に埋め込まれる形で形成されることができる。第２回路パターン１６０は伝導性物質で形成されることができる。また、第２回路パターン１６０は第１回路パターン１２０または第１ビア１７０と同一の物質で形成されることができる。
図２から図１０は本発明の実施例によるプリント回路基板の製造方法を示す例示図である。
図２を参照すると、第１回路パターン１２０が形成されたベース基板１１０を準備する。ベース基板１１０は通常、層間絶縁素材として用いられる複合高分子樹脂で形成されることができる。例えば、ベース基板１１０としてプリプレグを採用してプリント回路基板をより薄く製作することができる。またはベース基板１１０としてＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）を採用して微細回路を容易に具現することができる。その他にも、ベース基板１１０は、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いて形成されることができるが、特にこれに限定されるものではない。また、ベース基板１１０は銅箔積層板（ＣＣＬ）を用いることも可能である。本発明の実施例ではベース基板１１０としては銅箔積層板が用いられることができる。
第１回路パターン１２０はベース基板１１０の上部に形成されることができる。第１回路パターン１２０は銅、金、ニッケルなどのような伝導性金属で形成されることができる。本発明の実施例において、第１回路パターン１２０はベース基板１１０である銅箔積層板の銅箔をパターニング（Ｐａｔｔｅｒｎｉｎｇ）して形成されることができる。図２に図示されてはいないが、ベース基板１１０を貫通する貫通ビアが形成されることができる。
図３を参照すると、第１回路パターン１２０及びベース基板１１０の上部に感光性絶縁層１３０が形成されることができる。感光性絶縁層１３０は第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２で形成されることができる。
第１感光性絶縁フィルム１３１は、第１回路パターン１２０及びベース基板１１０に付着する形で形成されることができる。第２感光性絶縁フィルム１３２は第１感光性絶縁フィルム１３１の上部に付着する形で形成されることができる。図３には図示されてはいないが、第２感光性絶縁フィルム１３２の上部には金属層（不図示）が形成されることができる。この場合、第２感光性絶縁フィルム１３２を第１感光性絶縁フィルム１３１の上部に形成した後、金属層（不図示）をエッチングすることができる。
第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２は、互いに異なる感度を有することができる。例えば、第１感光性絶縁フィルム１３１は第２感光性絶縁フィルム１３２より感度が低くてもよい。または第１感光性絶縁フィルム１３１は第２感光性絶縁フィルム１３２より感度が高くてもよい。第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２の感度は光開始剤とフィラーなどの変更によって互いに異なり得る。本発明の実施例では、第２感光性絶縁フィルム１３２より低い感度を有する第１感光性絶縁フィルム１３１が用いられることができる。また、第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２はネガ型（Ｎｅｇａｔｉｖｅ）感光性絶縁フィルムであることができる。
このように感度が相違する第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２を用いることで、後ほど部分露光を行う際、露光領域を効果的に制御することができる。例えば、第２感光性絶縁フィルム１３２に対してのみ露光を行う際、第１感光性絶縁フィルム１３１との感度差によって第２感光性絶縁フィルム１３２に対してのみ露光が行われることができる。このように、第１感光性絶縁フィルム１３１と第２感光性絶縁フィルム１３２との間の感度差と光量を用いて微細なパターニングを行うことができる。
図４を参照すると、感光性絶縁層１３０に対して１次露光を行うことができる。１次露光は、露光量を調節して第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２の両方に露光が施されるようにすることができる。この際、感光性絶縁層１３０で第２回路パターン１６０及び第１ビア１７０が形成される部分以外に露光が行われることができる。
図５を参照すると、感光性絶縁層１３０に対して１次現像を行うことができる。１次現像を行うことで、第１ビア１７０の上部及び第２回路パターン１６０が形成される部分の第２感光性絶縁フィルム１３２を除去することができる。このような１次現像により第１ビアホール上部１４２及び第２回路パターンホール１４１が形成されることができる。
図６を参照すると、感光性絶縁層１３０に対して２次露光が行われることができる。２次露光は、第２回路パターンホール１４１の下部に対して行われることができる。２次露光は第２回路パターンホール１４１の下部に位置した未硬化の第１感光性絶縁フィルム１３１に対して行われることができる。
図７を参照すると、感光性絶縁層１３０に対して２次現像を行うことができる。２次現像を行うことで、第１ビア１７０の下部が形成される部分の第１感光性絶縁フィルム１３１が除去されることができる。このような２次現像により第１ビアホール下部１４３が形成されることができる。
本発明の実施例により感光性絶縁層１３０に対して二度の露光及び現像を行うことで、第１ビアホール１４４及び第２回路パターンホール１４１が形成されることができる。このように、露光及び現像を用いてビアホール形成することで、工程時間及びコストが増加することなく多数のビアホールを形成することができる。
図８を参照すると、感光性絶縁層１３０、第１ビアホール１４４及び第２回路パターンホール１４１にシード層１５１が形成されることができる。シード層１５１は電解メッキのための引込線の機能を果たすために形成されることができる。シード層１５１は無電解メッキ法のような湿式メッキ法によって形成されることができる。また、シード層１５１はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）のような乾式メッキ法によって形成されることができる。シード層１５１は銅、金、ニッケルなどのような伝導性金属で形成されることができる。
図９を参照すると、シード層１５１の上部にメッキ層１５２が形成されることができる。メッキ層１５２は電解メッキ法によって形成されることができる。電解メッキ法を行う際、第１ビアホール１４４及び第２回路パターンホール１４１はメッキ層１５２で内部が充填されることができる。メッキ層１５２は銅、金、ニッケルなどのような伝導性金属を用いて形成されることができる。
図１０を参照すると、感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。この際、メッキ層１５２及びシード層１５１は通常のエッチング方法で除去されることができる。例えば、エッチング液を噴射して感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。また、バッファーなどで研磨することで感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。このように、感光性絶縁層１３０の上部のメッキ層１５２及びシード層１５１を除去することで、図１０に図示されたように、感光性絶縁層１３０の内部に埋め込まれた第１ビア１７０及び第２回路パターン１６０が形成されることができる。
図１１から図１９は、本発明の実施例によるプリント回路基板の製造方法を示す例示図である。
図１１を参照すると、第１回路パターン１２０が形成されたベース基板１１０を準備する。ベース基板１１０は、通常、層間絶縁素材として用いられる複合高分子樹脂であることができる。例えば、ベース基板１１０としてプリプレグを採用してプリント回路基板をより薄く製作することができる。またはベース基板１１０としてＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）を採用して微細回路を容易に具現することができる。その他にも、ベース基板１１０は、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いて形成されることができるが、特にこれに限定されるものではない。また、ベース基板１１０として銅箔積層板（ＣＣＬ）を用いることも可能である。本発明の実施例では、ベース基板１１０として銅箔積層板が用いられることができる。
第１回路パターン１２０はベース基板１１０の上部に形成されることができる。第１回路パターン１２０は銅、金、ニッケルなどのような伝導性金属で形成されることができる。本発明の実施例において、第１回路パターン１２０は、ベース基板１１０である銅箔積層板の銅箔をパターニング（Ｐａｔｔｅｒｎｉｎｇ）して形成されることができる。図１１に図示されてはいないが、ベース基板１１０を貫通する貫通ビアが形成されることができる。
図１２を参照すると、第１回路パターン１２０及びベース基板１１０の上部に感光性絶縁層１３０が形成されることができる。感光性絶縁層１３０は、第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２で形成されることができる。
第１感光性絶縁フィルム１３１は、第１回路パターン１２０及びベース基板１１０に付着する形で形成されることができる。第２感光性絶縁フィルム１３２は、第１感光性絶縁フィルム１３１の上部に付着する形で形成されることができる。図１２には図示されてはいないが、第２感光性絶縁フィルムの上部には金属層（不図示）が形成されることができる。この場合、第２感光性絶縁フィルムを第１感光性絶縁フィルム１３１の上部に形成した後、金属層（不図示）をエッチングすることで第２感光性絶縁フィルム１３２を形成することができる。
第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２は互いに異なる感度を有することができる。例えば、第１感光性絶縁フィルム１３１は第２感光性絶縁フィルム１３２より感度が低くてもよい。または第１感光性絶縁フィルム１３１は第２感光性絶縁フィルム１３２より感度が高くてもよい。第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２の感度は光開始剤とフィラーなどの変更によって互いに異なり得る。本発明の実施例では、第２感光性絶縁フィルム１３２より低い感度を有する第１感光性絶縁フィルム１３１が用いられることができる。また、第１感光性絶縁フィルム１３１及び第２感光性絶縁フィルム１３２はポジ型（Ｐｏｓｉｔｉｖｅ）感光性絶縁フィルムであることができる。
図１３を参照すると、感光性絶縁層１３０に対して１次露光を行うことができる。１次露光は、露光量を調節して第２感光性絶縁フィルム１３２に対してのみ露光を行うことができる。この際、第２感光性絶縁フィルム１３２で第２回路パターン１６０及び第１ビア１７０の上部が形成される部分に対してのみ露光が行われることができる。
図１４を参照すると、感光性絶縁層１３０に対して１次現像を行うことができる。１次現像を行うことで、第１ビア１７０の上部及び第２回路パターン１６０が形成される部分の第２感光性絶縁フィルム１３２を除去することができる。このような１次現像により、第１ビアホール上部１４２及び第２回路パターンホール１４１が形成されることができる。
図１５を参照すると、感光性絶縁層１３０に対して２次露光が行われることができる。２次露光は、第１ビアホール上部１４２の下部に対して行われるあることができる。即ち、２次露光は第１ビアホール上部１４２の下部に位置した第１感光性絶縁フィルム１３１に対して行われることができる。
図１６を参照すると、感光性絶縁層１３０に対して２次現像を行うことができる。２次現像を行うことで、第１ビア１７０の下部が形成される部分の第１感光性絶縁フィルム１３１が除去されることができる。このような２次現像により、第１ビアホール下部１４３が形成されることができる。
本発明の実施例により感光性絶縁層１３０に対して二度の露光及び現像を行うことで、第１ビアホール１４４及び第２回路パターンホール１４１が形成されることができる。このように、露光及び現像を用いてビアホール形成することで、工程時間及びコストが増加することなく多数のビアホールを形成することができる。
図１７を参照すると、感光性絶縁層１３０、第１ビアホール１４４及び第２回路パターンホール１４１にシード層１５１が形成されることができる。シード層１５１は電解メッキのための引込線の機能を果たすために形成されることができる。シード層１５１は無電解メッキ法のような湿式メッキ法によって形成されることができる。また、シード層１５１はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）のような乾式メッキ法によって形成されることができる。シード層１５１は銅、金、ニッケルなどのような伝導性金属で形成されることができる。
図１８を参照すると、シード層１５１の上部にメッキ層１５２が形成されることができる。メッキ層１５２は電解メッキ法によって形成されることができる。電解メッキ法を行う際、第１ビアホール１４４及び第２回路パターンホール１４１はメッキ層１５２で内部が充填されることができる。メッキ層１５２は銅、金、ニッケルなどのような伝導性金属を用いて形成されることができる。
図１９を参照すると、感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。この際、メッキ層１５２及びシード層１５１は通常のエッチング方法で除去されることができる。例えば、エッチング液を噴射して感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。また、バッファーなどで研磨することで感光性絶縁層１３０の上部に形成されたメッキ層１５２及びシード層１５１を除去することができる。このように、感光性絶縁層１３０の上部のメッキ層１５２及びシード層１５１を除去することで、図１９に図示されたように、感光性絶縁層１３０の内部に埋め込まれた第１ビア１７０及び第２回路パターン１６０が形成されることができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、感光性絶縁層の内部に形成された回路パターン及びビアによって層間を電気的に連結する際、電気信号の雑音を減少することができる。
図２０及び図２１は本発明の他の実施例によるプリント回路基板の製造方法を示す例示図である。
図２０を参照すると、メッキ層１５２の上部にエッチングレジスト２１０が形成されることができる。
先ず、メッキ層１５２が形成された感光性絶縁層１３０及びベース基板１１０が提供されることができる。ベース基板１１０に第１回路パターン１２０、感光性絶縁層１３０及びメッキ層１５２を形成するためには、図２から図９のような方法が用いられることができる。またはベース基板１１０に第１回路パターン１２０、感光性絶縁層１３０及びメッキ層１５２を形成するためには図１１から図１８のような方法が用いられることができる。
このように形成されたメッキ層１５２の上部にエッチングレジスト２１０が形成されることができる。エッチングレジスト２１０は第３回路パターン１８０が形成される領域に形成されることができる。
図２１を参照すると、第１ビア１７０及び第２回路パターン１６０の上部に第３回路パターン１８０が形成されることができる。エッチングレジスト２１０が形成されたメッキ層１５２に対してエッチングを行うことができる。これにより、エッチングレジスト２１０が形成された領域以外のメッキ層１５２が除去されることができる。エッチングを行った後、エッチングレジスト２１０を除去することができる。このような方法により第３回路パターン１８０が形成されることができる。ここで、第３回路パターン１８０は層間を電気的に連結するための回路パターンになることができる。また、第３回路パターン１８０は外部と電気的に連結するための接続パッドになることができる。
図２０から図２１のメッキ層１５２の下部には、シード層（不図示）が形成されることができる。また、シード層（不図示）は、メッキ層１５２をエッチングする際に同時に除去されるか、メッキ層１５２をエッチングした後、個別に除去されることができる。
図２２及び図２３は本発明のまた他の実施例によるプリント回路基板の製造方法を示す例示図である。
図２２を参照すると、感光性絶縁層１３０、第１ビア１７０及び第２回路パターン１６０の上部のうち少なくとも一つにメッキレジスト２２０が形成されることができる。
先ず、感光性絶縁層１３０の内部に第１回路パターン１２０、第１ビア１７０及び第２回路パターン１６０が形成された感光性絶縁層１３０及びベース基板１１０が提供されることができる。ベース基板１１０に第１回路パターン１２０、感光性絶縁層１３０、第１ビア１７０及び第２回路パターン１６０を形成するためには、図２から図１０のような方法が用いられることができる。またはベース基板１１０に第１回路パターン１２０、感光性絶縁層１３０及びメッキ層１５２を形成するためには、図１１から図１９のような方法が用いられることができる。
例えば、図２２に図示されたように、メッキレジスト２２０は第３回路パターン１８０が形成される領域のメッキ層１５２の上部が露出されるように形成されることができる。
図２３を参照すると、第１ビア１７０及び第２回路パターン１６０の上部に第３回路パターン１８０が形成されることができる。メッキレジスト２２０によって露出された部分に対してメッキが行われることができる。メッキが行われた後、メッキレジスト２２０を除去することができる。このような方法により第３回路パターン１８０が形成されることができる。ここで、第３回路パターン１８０は層間を電気的に連結するための回路パターンになることができる。また、第３回路パターン１８０は外部と電気的に連結するための接続パッドになることができる。
図２２から図２３のメッキ層１５２の下部には、シード層（不図示）が形成されることができる。また、シード層（不図示）はメッキ層１５２をエッチングする際に同時に除去されるか、メッキ層１５２をエッチングした後、個別に除去されることができる。
このように形成された第３回路パターン１８０は第２回路パターン１６０の上部に形成され、互いに電気的に連結されることができる。即ち、回路パターンが２重に形成されることができる。従って、第３回路パターン１８０が薄く形成されても電気信号伝達の機能が向上することができる。また、第２回路パターン１６０と第３回路パターン１８０の二重構造によって第３回路パターン１８０の設計自由度が向上することができる。即ち、第３回路パターン１８０の一部のみが第２回路パターン１６０または第１ビア１７０と電気的に連結されても、第２回路パターン１６０によって電気信号伝達の機能が維持されることができる。即ち、第３回路パターン１８０の形状及び位置を自由に選択することができる。また、第２回路パターン１６０は感光性絶縁層１３０に埋め込まれる構造を有することができる。従って、電気信号伝達の機能が向上すると共にプリント回路基板の厚さを減少することができる。
図２４は本発明の実施例による多層構造のプリント回路基板を示す例示図である。
図２から図１０及び図１１から図１９には、２つの感光性絶縁フィルムを用いた一つの感光性絶縁層を積層してプリント回路基板３００を形成する方法を図示した。このようにベース基板１１０に対する多数の感光性絶縁フィルム３３１、３３２、３３３、３３４の積層と、回路パターン３２１、３２２、３２３及びビア３２４、３２５の形成と、を繰り返すことで、図２４に図示されたように、多数の感光性絶縁層３３０、３３５、回路パターン３２１、３２２、３２３及びビア３２４、３２５を含む多層構造のプリント回路基板３００を形成することができる。
図２５は本発明の他の実施例による多層構造のプリント回路基板を示す例示図である。
図２５を参照すると、多層構造のプリント回路基板４００の例が図示されている。
本発明の実施例による多層構造のプリント回路基板４００は、２つの感光性絶縁層４３０、４３５に様々な回路パターン４２１、４２２、４２３及びビア４２４、４２５が形成されることができる。即ち、第１感光性絶縁層４３０に形成された回路パターンと、第２感光性絶縁層４３５に形成された回路パターンと、が相違することができる。これにより、それぞれの感光性絶縁層４３０、４３５を構成する感光性絶縁フィルム４３１、４３２、４３３、４３４のそれぞれに対して露光及び現像を行うことで、図２５に図示されたように様々な形態の回路パターンを構成することができる。
図２６は本発明のまた他の実施例による多層構造のプリント回路基板を示す例示図である。
図２６を参照すると、ベース基板５１０の上部と下部が異なる構造を有する多層構造プリント回路基板５００の例が図示されている。
本発明の実施例による多層構造のプリント回路基板５００においてベース基板５１０の上部に形成された第１感光性絶縁層５３０は２つの感光性絶縁フィルム５３１、５３２で形成されることができる。また、本実施例のプリント回路基板５００においてベース基板５１０の下部に形成された第２感光性絶縁層５３６は三つの感光性絶縁フィルム５３３、５３４、５３５で形成されることができる。このように第１感光性絶縁層５３０または第２感光性絶縁層５３６を構成する感光性絶縁フィルムに対して互いに異なる個数を適用することができる。このように、感光性絶縁フィルムの個数が互いに異なる感光性絶縁層５３０、５３６を構成することで、図２６に図示されたように、様々な形態の回路パターン５２１、５２２、５２３を構成することができる。
本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、露光及び現像を用いてビアホール形成することで、工程時間及びコストが増加することなく多数のビアホールを形成することができる。また、本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、ビアと回路パターンを同時に形成することで、工程時間を短縮することができる。また、本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、感光性絶縁層の内部に形成された回路パターン及びビアによって層間を電気的に連結する際、電気信号の雑音を減少することができる。また、本発明の実施例によるプリント回路基板及びプリント回路基板の製造方法によると、感光性絶縁層の内部及び外部に回路パターン及びビア形成することができるため、設計自由度が増加することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明の実施例によるプリント回路基板を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の他の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の他の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明のまた他の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明のまた他の実施例によるプリント回路基板の製造方法を示す例示図である。 本発明の実施例による多層構造のプリント回路基板を示す例示図である。 本発明の他の実施例による多層構造のプリント回路基板を示す例示図である。 本発明のまた他の実施例による多層構造のプリント回路基板を示す例示図である。
１００、３００、４００、５００ プリント回路基板
１１０、３１０、４１０、５１０ ベース基板
１２０ 第１回路パターン
３２１、３２２、３２３、４２１、４２２、４２３、５２１、５２２、５２３ 回路パターン
３２４、３２５、４２４、４２５ ビア
１３０、３３０、３３５ 感光性絶縁層
３３１、３３２、３３３、３３４、５３１、５３２、５３３、５３４、５３５ 感光性絶縁フィルム
１３１、５３０ 第１感光性絶縁フィルム
１３２、５３６ 第２感光性絶縁フィルム
１５１ シード層
１６０ 第２回路パターン
１７０ 第１ビア
１４４ 第１ビアホール
１４２ 第１ビアホール上部
１４３ 第１ビアホール下部
１４１ 第２回路パターンホール
１８０ 第３回路パターン
１５２ メッキ層
２１０ エッチングレジスト
２２０ メッキレジスト
３２１、３２２ ビア
３３１、３３２、３３３ 回路パターン

Claims (19)

  1. ベース基板と、
    前記ベース基板の上部に形成される感光性絶縁層と、
    前記感光性絶縁層に埋め込まれる形で形成される回路パターンと、
    を含む、プリント回路基板。
  2. 前記感光性絶縁層は、
    前記ベース基板の上部に形成される第１感光性絶縁フィルム、及び前記第１感光性絶縁フィルムの上部に形成される第２感光性絶縁フィルムを含む、請求項１に記載のプリント回路基板。
  3. 前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムは互いに異なる感度を有する、請求項２に記載のプリント回路基板。
  4. 前記第１感光性絶縁フィルムは、前記第２感光性絶縁フィルムより感度が低い、請求項２に記載のプリント回路基板。
  5. 前記回路パターンは、
    前記ベース基板の上部に形成され、前記第１感光性絶縁フィルムに埋め込まれる形で形成される第１回路パターンと、
    前記第１回路パターンの上部に形成される第1ビアの下部と、
    前記第２感光性絶縁フィルムに埋め込まれる形で形成される第２回路パターンと、
    前記第２感光性絶縁フィルムに埋め込まれる形で形成され、前記第1ビアの下部の上部に形成される第1ビアの上部、
    を含む、請求項２に記載のプリント回路基板。
  6. 前記第２感光性絶縁フィルムの上部、前記第１ビアの上部及び前記第２回路パターンの上部のうち少なくとも一つに形成された第３回路パターンをさらに含む、請求項５に記載のプリント回路基板。
  7. 前記感光性絶縁層は、前記第２感光性絶縁フィルムの上部に形成され、前記第２感光性絶縁フィルムの上部に形成される第３回路パターンを内部に埋め込む形で形成される第３感光性絶縁フィルムをさらに含む、請求項６に記載のプリント回路基板。
  8. 第１回路パターンが形成されたベース基板を準備する段階と、
    前記ベース基板の上部に感光性絶縁層を形成する段階と、
    前記感光性絶縁層に対して露光及び現像を行って第１ビアホール及び第２回路パターンホールを形成する段階と、
    前記第１ビアホール及び前記第２回路パターンホールに、第１ビア及び第２回路パターンを形成する段階と、
    を含む、プリント回路基板の製造方法。
  9. 前記感光性絶縁層を形成する段階において、
    前記感光性絶縁層は第１感光性絶縁フィルム及び第２感光性絶縁フィルムを含む、請求項８に記載のプリント回路基板の製造方法。
  10. 前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムは互いに異なる感度を有する、請求項９に記載のプリント回路基板の製造方法。
  11. 前記第１感光性絶縁フィルムは前記第２感光性絶縁フィルムより感度が低い、請求項９に記載のプリント回路基板の製造方法。
  12. 前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムはネガ型（Ｎｅｇａｔｉｖｅ）感光性絶縁フィルムに形成される、請求項９に記載のプリント回路基板の製造方法。
  13. 前記第１ビアホール及び前記第２回路パターンホールを形成する段階は、
    前記感光性絶縁層で前記第１ビア及び前記第２回路パターンが形成される領域以外の領域に対して露光を行う段階と、
    前記第２感光性絶縁フィルムを現像し、前記第１ビアホール上部及び前記第２回路パターンホールを形成する段階と、
    前記第２回路パターンホールによって露出された前記第１感光性絶縁フィルムに対して露光を行う段階と、
    前記第１感光性絶縁フィルムを現像し、前記第１ビアホール下部を形成する段階と、
    を含む、請求項１２に記載のプリント回路基板の製造方法。
  14. 前記第１感光性絶縁フィルム及び前記第２感光性絶縁フィルムはポジ型（Ｐｏｓｉｔｉｖｅ）感光性絶縁フィルムに形成される、請求項９に記載のプリント回路基板の製造方法。
  15. 前記第１ビアホール及び前記第２回路パターンホールを形成する段階は、
    前記第２感光性絶縁フィルムに対して、前記第１ビア及び前記第２回路パターンが形成される領域を露光する段階と、
    前記露光された前記第２感光性絶縁フィルムを現像し、前記第１ビアホール上部及び前記第２回路パターンホールを形成する段階と、
    前記第１ビアホール上部によって露出された前記第１感光性絶縁フィルムを露光する段階と、
    前記露光された前記第１感光性絶縁フィルムを現像し、前記第１ビアホール下部を形成する段階と、
    を含む、請求項１４に記載のプリント回路基板の製造方法。
  16. 前記第１ビア及び第２回路パターンを形成する段階の後、
    前記第２感光性絶縁フィルムの上部、前記第１ビアの上部及び前記第２回路パターンの上部のうち少なくとも一つに第３回路パターンを形成する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
  17. 前記第３回路パターンを形成する段階は、
    前記第２感光性絶縁フィルムの上部、前記第１ビアの上部及び前記第２回路パターンの上部にメッキ層を形成する段階と、
    前記第３回路パターンが形成される領域にエッチングレジストを形成する段階と、
    前記エッチングレジストによって露出された前記メッキ層をエッチングする段階と、
    前記エッチングレジストを除去する段階と、
    を含む、請求項１６に記載のプリント回路基板の製造方法。
  18. 前記メッキ層は前記第１ビア及び前記第２回路パターンと同時に形成される、請求項１７に記載のプリント回路基板の製造方法。
  19. 前記第３回路パターンを形成する段階は、
    前記第２感光性絶縁フィルムの上部に形成され、前記第３回路パターンが形成される領域が露出されるように開口部が形成されたメッキレジストを形成する段階と、
    前記メッキレジストの開口部に第３回路パターンを形成する段階と、
    前記メッキレジストを除去する段階と、
    を含む、請求項１６に記載のプリント回路基板の製造方法。
JP2012266913A 2012-08-03 2012-12-06 プリント回路基板及びプリント回路基板の製造方法 Pending JP2014033174A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120085307A KR20140018027A (ko) 2012-08-03 2012-08-03 인쇄회로기판 및 인쇄회로기판 제조 방법
KR10-2012-0085307 2012-08-03

Publications (1)

Publication Number Publication Date
JP2014033174A true JP2014033174A (ja) 2014-02-20

Family

ID=50024367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012266913A Pending JP2014033174A (ja) 2012-08-03 2012-12-06 プリント回路基板及びプリント回路基板の製造方法

Country Status (3)

Country Link
US (1) US20140034359A1 (ja)
JP (1) JP2014033174A (ja)
KR (1) KR20140018027A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222771A (ja) * 2014-05-22 2015-12-10 日本特殊陶業株式会社 配線基板、配線基板の製造方法
WO2017006517A1 (ja) * 2015-07-06 2017-01-12 パナソニックＩｐマネジメント株式会社 多層プリント配線板及びその製造方法
JP2018082103A (ja) * 2016-11-17 2018-05-24 パナソニックＩｐマネジメント株式会社 プリント配線板、その製造方法及びレジストパターンの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102178762B1 (ko) 2016-12-23 2020-11-13 주식회사 엘지화학 플라스틱 레이저 용접을 이용한 배터리 모듈과 팩 하우징의 고정구조
US10096542B2 (en) 2017-02-22 2018-10-09 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process
US11342254B2 (en) * 2020-03-16 2022-05-24 Qualcomm Incorporated Multi-dielectric structure in two-layer embedded trace substrate
CN112165767B (zh) * 2020-10-27 2021-12-07 惠州市特创电子科技股份有限公司 多层线路板以及移动通讯装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235875A (ja) * 2000-02-23 2001-08-31 Nippon Synthetic Chem Ind Co Ltd:The 立体構造物の形成方法
JP2003023232A (ja) * 2001-07-05 2003-01-24 Tosoh Corp プリント配線板及びその製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2011003884A (ja) * 2009-05-20 2011-01-06 Fujitsu Ltd 回路基板及びその製造方法
JP2011082472A (ja) * 2009-10-06 2011-04-21 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2012091430A (ja) * 2010-10-28 2012-05-17 Toray Ind Inc フィルム積層体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442200B2 (ja) * 1995-08-08 2003-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板、プリント回路基板の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
JP2007003861A (ja) * 2005-06-24 2007-01-11 Fujifilm Holdings Corp 露光方法および装置
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
US8435723B2 (en) * 2008-09-11 2013-05-07 Nikon Corporation Pattern forming method and device production method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235875A (ja) * 2000-02-23 2001-08-31 Nippon Synthetic Chem Ind Co Ltd:The 立体構造物の形成方法
JP2003023232A (ja) * 2001-07-05 2003-01-24 Tosoh Corp プリント配線板及びその製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2011003884A (ja) * 2009-05-20 2011-01-06 Fujitsu Ltd 回路基板及びその製造方法
JP2011082472A (ja) * 2009-10-06 2011-04-21 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2012091430A (ja) * 2010-10-28 2012-05-17 Toray Ind Inc フィルム積層体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222771A (ja) * 2014-05-22 2015-12-10 日本特殊陶業株式会社 配線基板、配線基板の製造方法
WO2017006517A1 (ja) * 2015-07-06 2017-01-12 パナソニックＩｐマネジメント株式会社 多層プリント配線板及びその製造方法
JP2018082103A (ja) * 2016-11-17 2018-05-24 パナソニックＩｐマネジメント株式会社 プリント配線板、その製造方法及びレジストパターンの製造方法

Also Published As

Publication number Publication date
US20140034359A1 (en) 2014-02-06
KR20140018027A (ko) 2014-02-12

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP2014033174A (ja) プリント回路基板及びプリント回路基板の製造方法
US20080102410A1 (en) Method of manufacturing printed circuit board
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2010129998A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
US20140042122A1 (en) Method of manufacturing printed circuit board
KR100732385B1 (ko) 패키지 기판 제조 방법
US20150334850A1 (en) Method of manufacturing wiring substrate, and wiring substrate
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
KR101840305B1 (ko) 반도체 패키지용 인터포저 및 그 제조 방법
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
JP2015041770A (ja) 印刷回路基板および印刷回路基板の製造方法
JP2012049160A (ja) 配線基板およびその製造方法
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
US20150129291A1 (en) Printed circuit board and method of manufacturing printed circuit board
JP2009290043A (ja) 配線基板
JP2009290044A (ja) 配線基板
KR20100032698A (ko) 인쇄 회로 기판의 제조 방법
KR20140146447A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523