JP2011003884A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2011003884A
JP2011003884A JP2010046317A JP2010046317A JP2011003884A JP 2011003884 A JP2011003884 A JP 2011003884A JP 2010046317 A JP2010046317 A JP 2010046317A JP 2010046317 A JP2010046317 A JP 2010046317A JP 2011003884 A JP2011003884 A JP 2011003884A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
opening
circuit board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010046317A
Other languages
English (en)
Other versions
JP5560775B2 (ja
Inventor
Yasushi Kobayashi
靖志 小林
Yoshihiro Nakada
義弘 中田
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010046317A priority Critical patent/JP5560775B2/ja
Publication of JP2011003884A publication Critical patent/JP2011003884A/ja
Application granted granted Critical
Publication of JP5560775B2 publication Critical patent/JP5560775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 矩形配線の形成及び大面積化に適した回路基板及びその製造方法を提供する。
【解決手段】 第1の開口22を有する第1の絶縁層21を形成し、次いで、第1の絶縁層21上に第2の絶縁層23を形成する。第2の絶縁層23には、第1の開口22と連通する第2の開口24と、第1の開口22と連通しない第3の開口25とが形成される。第1の開口22及び第2の開口は、それぞれ、1つのビアホール26の底部、上部を構成し、第3の開口25は配線溝を構成する。その後、ビアホール26内にビア36を、配線溝25内にトレンチ配線35を形成する。好ましくは、第1の絶縁層21及び第2の絶縁層23は、互いに異なる種類の感光性絶縁膜にされる。
【選択図】 図1

Description

本発明は、ビア及び配線を有する回路基板、及びその製造方法に関する。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、半導体チップの微細化や多端子化とともに、半導体チップを搭載する回路基板の微細化、多層化、及び該回路基板上での電子部品の高密度実装化が進められている。特に、半導体チップの多端子化、これら端子の狭ピッチ化に伴い、多層回路基板にも微細配線化が求められている。
多層回路基板には、例えば、パッケージ基板、ウエハーレベルパッケージ(WLP)、及びシリコンインターポーザ等、種々の形態が知られている。一般的に、パッケージ基板に用いられるビルドアップ基板の多層配線やウエハーレベルパッケージの再配線層等においては、サブトラクティブ法より微細配線化が可能なセミアディティブ法が適用されている。セミアディティブ法による配線形成では、先ず、無電解めっき法、スパッタ法又は真空蒸着法により絶縁膜上にシード層を形成する。次に、レジストの塗布・パターニングを行い、レジストの開口部のみに電解めっきを成長させる。そして、レジストの剥離、及びシード層のエッチングを行い、1層分の配線を得る。
多層回路基板において、絶縁膜上に配線を形成する場合、セミアディティブ法及びサブトラクティブ法の何れにおいても、配線の底部でしか密着力を保持することができないため、特に配線の微細化に伴い、配線の剥がれや倒れの問題が生じる。この問題に対して、絶縁膜にトレンチ(溝)を形成し、該トレンチ内に配線を埋め込む方法が知られている。この方法は、配線の倒れを回避するのとともに、配線の底部に加えて側面にも密着力を保持させることにより、配線の剥がれを抑制することができる。
トレンチを利用したビア及び配線の形成方法としては、ビルドアップ絶縁膜にビアホールや配線溝を形成するために、レーザ加工を用いる方法や、所謂“二重ダマシン”プロセスとして広く知られる半導体プロセスのようにドライエッチングを用いる方法が知られている。
特開2003−174257号公報 特開2005−45176号公報 特開2001−185845号公報 特開2000−340708号公報
ビアホールや配線溝を形成するためにレーザ加工を用いる方法は、微細配線、特に、インピーダンス整合に有利な矩形配線の形成が困難である。また、半導体プロセスのようにドライエッチングを用いる方法は、ストッパー層が必要になること等によりプロセスコストが高いばかりか、回路基板の大面積化が困難である。
従って、矩形配線の形成及び回路基板の大面積化に適した、ビア及び配線を有する回路基板及びその製造方法が望まれる。
一観点によれば、回路基板の製造方法が提供される。当該方法は、第1の開口を有する第1の絶縁層を形成する工程と、第1の絶縁層上に第2の絶縁層を形成する工程とを含む。第2の絶縁層には、第1の開口と連通する第2の開口と、第3の開口とが形成される。その後、第1の開口及び第2の開口内にビアが形成され、第3の開口内に配線が形成される。
他の一観点によれば、回路基板が提供される。当該回路基板は、第1の絶縁層と、第1の絶縁層上に形成された第2の絶縁層とを含む。当該回路基板は更に、ビア及び配線を含む。ビアは第1の絶縁層内に形成された底部と、第2の絶縁層内に形成された上部を有する。配線は第2の絶縁層内に形成されている。
開示の技術によれば、トレンチを利用した配線を有する回路基板及びその製造方法において、矩形配線の形成及び回路基板の大面積化を可能にし得る。
一実施形態に従った回路基板の製造方法を示す断面図である。 第1の絶縁層の形成工程の一変形例を示す断面図である。 紫外線照射工程を示す断面図である。 擬似配線形成技術を示す断面図である。 一実施形態に従った多層回路基板の一例を示す断面図である。 硬化前の残留感光基量と硬化後の残留感光基量及び形状劣化率との関係を示すグラフである。
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
先ず、図1を参照して、一実施形態に従った回路基板の製造方法を説明する。
図1の(a)−(g)は当該方法の主な工程を回路基板10の断面図にて示している。この方法は、図1(a)に示すように、下部電極12が形成された、支持体となる基板11から開始する。支持基板11は、パッケージ基板、ウエハーレベルパッケージ(WLP)、及びシリコンインターポーザ等の用途に応じて適宜選択される。支持基板11は、例えば、半導体基板又はセラミックや樹脂などの絶縁基板とすることができ、好ましくは、シリコン(Si)ウエハー又はプリント基板材料を用いる。しかしながら、後に形成される絶縁膜の硬化温度に対する耐熱性を有する基板であれば、他の基板を使用することもできる。下部電極12は、特に限定されないが、例えば、銅(Cu)又はアルミニウム(Al)等の金属を有する。
最初に、図1(b)に示すように、下部電極12を有する支持基板11上に、第1の開口22を有する第1の絶縁層21を形成する。第1の絶縁層21は、詳細に後述するように、好ましくは感光性絶縁膜であり、例えばスピンコート又はロールコートなどにより支持基板11上の全面に塗布した後、露光・現像することにより、第1の開口22を形成するようにパターニングすることが可能である。現像後、必要に応じて、第1の絶縁層21の硬化処理(キュア)を行う。第1の開口22は、ビア形成のためのビアホールの底部となるものであり、以下、ビアホール底部とも称する。
次に、図1(c)に示すように、ビアホール底部22が形成された第1の絶縁層21を覆う絶縁膜23’を成膜する。絶縁膜23’は、詳細に後述するように好ましくは感光性絶縁膜であり、例えばスピンコート又はロールコートなどによって成膜することが可能である。絶縁膜23’は、図示のように第1の開口22を充填してもよいが、開口22の底面及び側壁のみを覆ってもよいし、開口22内に形成されなくてもよい。絶縁膜23’はまた、絶縁シートを第1の絶縁層21上に貼り合わせることにより成膜してもよい。
次に、図1(d)に示すように、絶縁膜23’を露光・現像し、第1の絶縁層21の第1の開口22と連通する第2の開口24、及びの第1の開口22と連通しない第3の開口25を有する第2の絶縁層23を形成する。現像後、第2の絶縁層23の硬化処理(キュア)を行う。第2の開口24は、より上層の配線との接続ビアを受ける、あるいは回路基板上に搭載される部品との電気的接点となるビアのランドとなるビアホール部分であり、以下、ビアホール上部又はランド部とも称する。ビアホール上部24の径は、好ましくは、露光時の位置ずれに対するマージンの拡大のため、そして、後のシード層形成及びめっき時の付き回りをよくするため、ビアホール底部22の径よりも大きくされる。第3の開口25は、配線形成用のトレンチであり、以下、配線溝などとも称する。
斯くして、第1及び第2の絶縁層21、23内に、これら双方の絶縁層21、23を貫通するビアホール26と、第2の絶縁層23のみを貫通する配線溝25とが形成される。第1の絶縁層21は、配線溝25を有していない。従って、第1の絶縁層21は、配線溝25の幅より大きい径を有しアスペクト比の制約が小さいビアホール底部22のみを有するため、第2の絶縁層23より厚く形成することができる。例えば、第1の絶縁層の厚さは、所望のビアホールの密着性、多層配線間の耐電圧などを考慮して決定することができ、1μm−30μmの厚さとし得る。第2の絶縁層23は、微細な配線溝25を形成することに適した厚さ、例えば、0.5μm−10μmの厚さとし得る。
また、ビアホール26は、配線溝25と比較して寸法や形状に関する許容度が大きいため、種々の構造をとることができる。例えば、ビアホール底部22は、後のビア埋め込みを容易にするため、下部電極12との接触部よりビアホール上部24との接触部で径が大きくなるようなテーパー形状を有してもよい。
次に、図1(e)に示すように、図1(d)の構造の表面に、拡散防止膜31及びめっきシード層32を例えばスパッタ法又は真空蒸着法により順次形成する。拡散防止膜31は、シード層32及び/又は配線溝25及びビアホール26内に後に充填されるメッキ金属(図1(f)の35’)中の金属原子が絶縁層21及び23内に拡散することを抑制し得る材料を有する。例えば、拡散防止膜31は、Ti、W、Ta及びRuのうちの何れか1つを含む金属膜又は導電性合金膜とし得る。拡散防止膜31はまた、各層がこれらの元素のうちの1つ以上を含む2層以上の積層膜であってもよい。シード層32は好ましくは、例えばCu又はAg等の低抵抗金属の層(以下、通電層とも称する)を有する。また、必要に応じて、シード層32は、拡散防止膜31と通電層との密着性を高めるため、拡散防止膜31上に順次形成された密着層と通電層との積層体(通電層/密着層)であってもよい。密着層としては例えば、Cr、Ti、Ni、Co、W等を用いることができる。
拡散防止膜31は、絶縁膜21及び23の表面及び内部から脱離する水分子等によってめっきシード層32が酸化することを阻止する作用をも有し得る。拡散防止膜31が酸化することでシード層32の酸化を防止できるからである。仮にシード層32が酸化すると、酸化によりイオン化しやすくなったシード層金属が印加電界や配線に加わる引張応力により絶縁層21及び23内へ拡散し得る。しかしながら、めっきシード層32と絶縁層21及び23との間に拡散防止膜31を形成することにより、この拡散を阻止し、配線部及びビア部のエレクトロマイグレーション耐性及び/又はストレスマイグレーション耐性の劣化を抑制することが可能になる。
次に、図1(f)に示すように、電気めっき法によりビアホール26及び配線溝25を例えばCu等のめっき金属35’で充填する。電気めっきの埋め込み高さは適宜選択することができるが、開口面積の大きく異なる配線構造を同時にめっきする場合は開口面積に応じて成長速度が異なるため、平坦性を確保する目的で図示のように過剰めっきすることが好ましい。
最後に、図1(g)に示すように、化学的機械的研磨(CMP)法により、第2の絶縁層23が露出するまで余分なめっき金属35’、シード層32及び拡散防止膜31を除去し、トレンチ配線35及びビア36を形成する。なお、CMPの代わりに物理的な研削、研磨又は切削を用いてもよい。また、余分なシード層32及び拡散防止膜31はウェット又はドライエッチングによって除去してもよい。
多層回路基板の場合は、図1(b)−(g)の工程を繰り返し行えばよい。また、最終的に、支持基板11をエッチング、CMP又は研削などにより除去してもよい。
以上のように、第1の絶縁層21より薄くし得る第2の絶縁層23内に、該層の厚さと実質的に等しい深さを有するトレンチ配線35を設けることにより、大面積の回路基板であっても、形状の揃った矩形断面を有するトレンチ配線35を形成し得る。
続いて、第1の絶縁層21及び第2の絶縁層23に好適な材料を更に詳細に説明する。
上述のように、本実施形態においては、第1の絶縁層21のパターニング後に、第2の絶縁層23の塗布及びパターニングを行う。また、第1の絶縁層21はビア36の底部のみを有し、第2の絶縁層23はビア36のランド部に加え、少なくともビアより微細なトレンチ配線35を有する。故に、双方の絶縁層21、23に感光性絶縁膜を用いる場合、好ましくは、第2の絶縁層23の現像時に第1の絶縁層21が分解されないように、双方の絶縁層21、23の材料を選択する。より好ましくは、第1の絶縁層21にネガ型感光性樹脂膜、第2の絶縁層23に、ネガ型より一般的に解像性に優れるポジ型感光性樹脂膜を用いる。これにより、第1の絶縁層21と第2の絶縁層23との間にストッパー層を形成することなく、第2の絶縁層23の露光・現像時に下地の第1の絶縁層21への影響を抑制すること、ひいては、より形状の揃った矩形トレンチ配線35を形成することが可能になる。当然ながら、トレンチ配線35の微細さの程度などに応じて、第1の絶縁層21にポジ型、第2の絶縁層23にネガ型の感光性樹脂膜を用いることも可能である。
また、第1及び第2の絶縁層21、23に、ネガ型、ポジ型という型の異なる感光性樹脂膜を用いる場合、各層をそれぞれキュアするのではなく、2層を一括で同時にキュアしてもよい。2層を一括でキュアすることは、キュア工程を短縮することを可能にする。さらに、層ごとにキュアする場合には、第2の絶縁層23のキュア時にその膜収縮に起因して絶縁膜間の剥離が生じる虞があるが、各層の材料の膜収縮率を整合させて2層一括でキュアすることにより、そのような絶縁層間の剥離を防止することができる。
なお、本実施形態は、層ごとにキュアを行うことを排除するものではない。第1の絶縁層21のキュア後に第2の絶縁層23の塗布及びパターニングを行う場合には、第2の絶縁層23の現像時の第1の絶縁層21の分解の問題が軽減あるいは回避されるため、絶縁層21、23の材料選択の幅が拡大される。
ネガ型感光性絶縁膜は好ましくは、ベースポリマーとしてフェノール樹脂を有する。また、このネガ型感光性絶縁膜は硬化剤を含み得る。硬化剤は例えば、アミノ樹脂、酸無水物、又はシアネートエステル樹脂などであり、好ましくはアミノ樹脂である。アミノ樹脂は、例えば、(ポリ)メチロール化メラミン、(ポリ)メチロール化グリコールウリル、(ポリ)メチロール化ベンゾグアナミン、(ポリ)メチロール化ウレアなどの、1分子中に複数個の活性メチロール基を有する含窒素化合物;この含窒素化合物中のメチロール基の水酸基の水素原子がメチル基やブチル基などのアルキル基によって置換された化合物;又は含窒素化合物若しくはその置換化合物が一部自己縮合してなるオリゴマー成分を含む化合物とし得る。これらのアミノ樹脂は単独で用いられてもよいし、2種以上混合して用いられてもよい。さらに、このネガ型感光性絶縁膜は、架橋剤として1分子中に複数の架橋性基を有する化合物を含み得る。架橋性基は例えば、エポキシ基、チイラニル基、オキセタニル基、又はビニルエーテル基とし得る。従って、具体的にはエポキシ化合物、オキセタン化合物、チイラン化合物またはビニルエーテル化合物とし得る。なお、それらの混合物も使用することができる。この化合物は、組成物を活性化放射線に露光した際に、カチオン重合して露光領域を硬化させると共に、ポストベーク時に熱で架橋し、耐熱性の高い絶縁層を与える作用を有する。
また、ポジ型感光性絶縁膜は好ましくは、ベースポリマーとしてフェノール樹脂を有する。また、このポジ型感光性絶縁膜は感放射線性酸発生剤を含み得る。感放射線性酸発生剤とは、放射線照射により酸を発生する化合物である。ここでは、感放射線性酸発生剤は例えば、オニウム塩、スルホン化合物、スルホン酸エステル化合物、スルホンイミド化合物、又はジアゾメタン化合物などとし得る。さらに、このポジ型感光性絶縁膜は酸拡散制御剤を含み得る。酸拡散制御剤としては、好ましくは、放射線照射やベークにより塩基性が変化しない含窒素有機化合物を用いる。かかる含窒素有機化合物としては、R1、R2及びR3はそれぞれ水素原子、アルキル基、アリール基又はアラルキル基を示すとして、例えば、化学式:R1R2R3Nで表わされる含窒素化合物;同一分子内に窒素原子を2個有するジアミノ化合物;窒素原子を3個以上有するジアミノ重合体;アミド基含有化合物;ウレア化合物;含窒素複素環化合物;等の含窒素化合物を用い得る。
これらの、ベースポリマーとしてフェノール樹脂を有するネガ型及びポジ型感光性樹脂膜は、その他の一般的な種類の樹脂と比較して、キュア時に揮発する成分が少なく、膜収縮も小さいものとなる。故に、これらのネガ型及びポジ型の感光性樹脂膜を第1及び第2の絶縁層21、23に用いることは、これら絶縁層間の剥離を防止すること、及び露光パターン通りの矩形配線を形成することに効果的である。
これらの、ベースポリマーとしてフェノール樹脂を有するネガ型及びポジ型の感光性樹脂膜は、回路基板の絶縁膜として用いることに適した耐熱性を有している。しかしながら、耐熱性が良好で絶縁層間の剥離を防止することが可能な組合せであれば他の樹脂も用いることができ、例えば、フェノール樹脂の他に、ポリイミド樹脂及びエポキシ樹脂のうちの少なくとも1つを用いてもよい。
続いて、図2−4を参照して、図1に示した実施形態の種々の変形例を説明する。
先ず、図2を参照するに、第1の絶縁層21の形成工程の変形例が示されている。第1の絶縁層21及び第2の絶縁層23の好適例として、異種の感光性樹脂を有するものを説明したが、絶縁層の材料はこれらに限定されるものではない。例えば、第1の絶縁層21は、非感光性の絶縁材料であってもよい。第1の絶縁層21に非感光性絶縁材料を用いる場合、例えば、図1(b)において、第1の絶縁層を支持基板11の全体に成膜した後、レーザ加工によりビアホール底部22を形成してもよい。また、ウエットエッチング、又はドライエッチングによりビアホール底部22を形成してもよい。
図2は、図1(b)に示した第1の絶縁層21の形成工程の変形例として、ドライエッチングを用いる方法を示している。先ず、図2(a)に示すように、図1(a)に示した下部電極12が形成された、例えばSiウエハーとし得る支持基板11上に、第1の絶縁膜21’として例えば非感光性のポリイミド樹脂膜又はエポキシ樹脂膜などの非感光性樹脂膜を成膜する。この成膜には、例えば、スピンコート等による塗布、又は樹脂シートの支持基板11へのラミネート加工を用いることができる。次に、図2(b)に示すように、非感光性樹脂膜21’上に、例えばノボラック樹脂又はゴム系樹脂を含むフォトレジストを塗布し、フォトリソグラフィにより、第1の開口22を形成する位置に開口42を有するフォトレジストマスク41を形成する。次に、図2(c)に示すように、例えばSF又はCF等のガス種を用いたドライエッチングにより、マスク41に従って第1の開口(ビアホール底部)22を形成する。そして、図2(d)に示すように、マスク41を剥離し、図1(b)と同様の構造を得る。
このように第1の絶縁層21を非感光性絶縁材料で形成する場合、第2の絶縁層23の現像時に第1の絶縁層21を溶解させないよう、第1の絶縁層21は第2の絶縁層23の形成前に、あらかじめ硬化させることが好ましい。
次に、図3を参照するに、図1の実施形態に組み合わせて適用するのに好適な紫外線(UV)照射工程が示されている。この紫外線照射は、図1(d)の工程において、配線溝25及びビアホール26の形成後、且つ第1及び第2の絶縁層21及び23の熱硬化(キュア)前に行い得る。
第1及び第2の絶縁層21及び23への紫外線照射は、絶縁層21及び23中に残存する感光基を分解し、官能基を生成させるよう作用する。紫外線による官能基の生成は、熱硬化時に感光基が熱分解されて官能基が生成される場合の絶縁層21及び23の熱溶融及び収縮を抑制することができる。故に、硬化処理前に感光基の少なくとも一部を紫外線照射によって分解しておくことは、硬化時に生じ得る絶縁層21及び23の熱溶融及び収縮を低減させ、より形状の揃った矩形トレンチ配線35を形成することを可能にする。さらに、紫外線により効率的に感光基を分解しておくことにより、硬化処理後に絶縁層21及び23内に未反応感光基が残留することを抑制し、後の熱履歴及び信頼性高温試験において残留感光基由来の脱ガス、層間剥離及び膨れを抑制することが可能となる。紫外線照射後に絶縁層21及び23内に残留する感光基の量は、硬化後に該層内に残留する感光基の量を低減させるように適宜選択することができる。例えば、図6を参照して後述するように、紫外線照射により感光基量を20%以下まで低減させることにより、硬化後の残留感光基を実質的に排除し、且つトレンチ配線35の形状劣化を実質的に回避し得る。
紫外線の波長としては、感光基を分解することができる限り適宜選択することができるが、感光基を効率的に分解して官能基を生成させる上で200nmから400nmの範囲内であることが好ましい。200nmより短波長側では、感光基だけでなく、官能基及び/又は樹脂の骨格自体をも分解し、膜収縮をかえって増大させてしまう虞がある。400nmより長波長側(可視光線域)では、より長い照射時間を必要とし、スループットが低下する。紫外線の波長は、絶縁層21及び23の材料すなわち分解すべき感光基の種類に応じて、例えば248nm又は365nm等といった単波長としてもよいし、200nmから400nmまでの波長域の一部又は全てを含むブロードなものとしてもよい。一例として、トレンチ配線35の形状劣化を抑制するため、波長365nm、300W、20秒の紫外線照射を用い得る。
なお、ここでは紫外線照射を第1及び第2の絶縁層21及び23に対して一括で行う場合を説明したが、第1の絶縁層21及び/又は第2の絶縁層に対して個別に行うことも可能である。
次に、図4を参照するに、図1の実施形態に組み合わせて適用するのに好適な擬似配線形成技術が示されている。図4の(a)−(d)は、図1の(d)−(g)に対応する工程群を示している。
先ず、図1(c)に示した構造において、第2の絶縁層23’を露光・現像し、第1の絶縁層21の第1の開口22と連通する第2の開口24、及び第1の開口22と連通しない第3の開口25及び第4の開口27を有する第2の絶縁層23を形成する(図4(a))。第4の開口27は、第3の開口(配線溝)25と同様の構造を有し得るが、後に配線溝25内に形成されるトレンチ配線35と異なり、基板回路の回路動作上必要がない擬似配線を形成するためのものである。そして、第2の絶縁層23の硬化処理後、図1(e)−(g)と同様にして、拡散防止膜31及びめっきシード層32の形成(図4(b))、めっき金属35’の成長(図4(c))、及びCMP等による平坦化(図4(d))を行う。これにより、ビア36及びトレンチ配線35に加えて、第4の開口27内に擬似配線37が形成される。
第2の絶縁層23に第4の開口(以下、擬似配線溝とも称する)27及び擬似配線37を形成することは、上述の紫外線照射と同様に、より形状の揃った矩形のトレンチ配線35を得ることを可能にする。何故なら、感光性樹脂の硬化時の熱溶融及び収縮による形状劣化は、パターニング後の残存樹脂面積が大きい領域ほど顕著となるが、擬似配線溝27は絶縁層23の残存面積を低減させるからである。特に、擬似配線溝27及び擬似配線37を適所に配置することにより、基板回路上必要となる配線溝25及びトレンチ配線35に関して選択的に矩形形状を維持することができる。例えば、擬似配線溝27は、一定のライン・アンド・スペース(L/S)で形成された複数の配線溝25の領域を囲むように、あるいは、該領域の少なくとも一部に隣接するように形成し得る。このように配線溝25に隣接させて擬似配線溝27を形成することは、該配線溝25の周辺における絶縁層23の熱溶融及び収縮を抑制し、該配線溝25及びその内部に形成されるトレンチ配線35の形状を矩形に維持することを可能にする。
擬似配線溝27とそれに隣接する配線溝25との間隔は、配線溝のサイズに応じて適宜選択し得るが、絶縁層23の残存領域の面積及び収縮率、並びに配線溝25のアスペクト比の観点から、配線溝25の幅の2倍以内とすることが好ましい。また、この間隔は、過度に小さいと隣接するトレンチ配線35の電気特性に影響を及ぼし得るため、基板内の最小L/Sルールで形成されたトレンチ配線35間のスペースSと同等以上にすることが好ましい。
なお、この擬似配線形成技術は、上述の紫外線照射に代えて用い得るが、より形状の揃った矩形のトレンチ配線35を形成する目的で、紫外線照射と併せて用いてもよい。
続いて、図5を参照して、一実施形態に従った多層回路基板50の一例を説明する。多層回路基板50は、図1−4を参照して説明した方法に従って製造され得る。
多層回路基板50は、下部電極12が形成された支持基板11上に3層の配線層51−53を形成した一例を示している。支持基板11は例えばSiウエハーとし得る。配線層51−53は、それぞれ、第1の絶縁層21と第2の絶縁層23とを含んでいる。各配線層の第1の絶縁層21は例えばネガ型感光性樹脂を有し、第2の絶縁層23は例えばポジ型感光性樹脂を有する。第1の絶縁層21の各々はそれぞれのビア36の底部を有し、第2の絶縁層23の各々はそれぞれのビア36の上部(ランド部)を有している。第2の絶縁層23の各々はまた、トレンチ配線35を有している。
この例において、配線層51の第2の絶縁層23は、図4を参照して説明した必要に応じての擬似配線37を有している。擬似配線37は、第2の絶縁層23内にトレンチ配線36に隣接して広い絶縁層領域が形成されないように、選択的に形成されている。擬似配線37の形成に代えて、あるいは加えて、各配線層51−53の絶縁層21及び/又は23は、図3を参照して説明したように硬化工程に先立って紫外線照射を施すことによって残留感光基量が低減されていてもよい。
図5に示した例においては、3層の配線層51−53を貫通する貫通ビアと、配線層53のみを貫通する所謂インタスティシャルビアとが示されている。本実施形態に従って製造される多層回路基板は、このように複数の形態のビアや、異なる幅や方向を有する配線35−2及び/又は上層のビア36を受けるためのランド部36−2等を含み得る。また、コンデンサやインダクタ等の受動素子を含むように配線を設計することもできる。
また、多層回路基板50は、支持基板11を除去して、両面回路基板又はインターポーザ等として用いてもよいし、支持基板11に貫通穴を形成し、支持基板11の両側に多層回路を形成して、両面回路基板として用いてもよい。
次に、多層回路基板を製造する幾つかの例を具体的に示す。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ50μmのビアホール(底部)を形成した。この時の第1の絶縁層の膜厚は20μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ50μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅8μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は5μmであった。その後、220℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて0.1μmのTi膜と0.3μmのCu膜とを続けてスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。CMPにより、第2の絶縁層上に形成された不要な電気Cuめっきを除去した。最後に、露出されたCu膜及びTi膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ60μmのビアホール(底部)を形成した。ここで、300℃で1時間キュアし、ポリイミド樹脂を硬化させた。この時の第1の絶縁層の膜厚は15μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ60μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は8μmであった。その後、220℃で1時間キュアし、第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて0.1μmのTi膜と0.3μmのCu膜とを続けてスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。CMPにより、第2の絶縁層上に形成された不要な電気Cuめっきを除去した。最後に、露出されたCu膜及びTi膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
また、断面観察により、トレンチ配線が矩形であることを確認した。
下部電極を形成した大きさ400mm×400mm、厚さ0.8mmのプリント板(製品名:BTレジン、三菱ガス化学社)を準備した。先ず、第1の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ40μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ40μmのビアホール(底部)を形成した。この時の第1の絶縁層の膜厚は20μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ40μmのビアホールと同心のφ60μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ40μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は5μmであった。その後、220℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて0.1μmのCr膜と0.3μmのCu膜とを続けてスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。CMPにより、第2の絶縁層上に形成された不要な電気Cuめっきを除去した。最後に、露出されたCu膜及びCr膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがポリイミド樹脂である非感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ノボラック型の液状レジストを塗布し、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、レジストを現像するとともに第1の絶縁層のレジストで被覆されていない領域を溶解させ、第1の絶縁層中の所定の位置にφ60μmのビアホール(底部)を形成した。レジストを剥離した後、300℃で1時間キュアし、ポリイミド樹脂を硬化させた。この時の第1の絶縁層の膜厚は15μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ60μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅5μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅5μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は4μmであった。その後、200℃で1時間キュアし、第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて0.1μmのCr膜と0.3μmのCu膜とを続けてスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。CMPにより、第2の絶縁層上に形成された不要な電気Cuめっきを除去した。最後に、露出されたCu膜及びCr膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
また、断面観察により、トレンチの配線が矩形であることを確認した。
下部電極を形成した大きさ400×400mm、厚さ0.8mmのプリント板(製品名:メグトロン、松下電工社)を準備した。先ず、第1の絶縁層としてベースポリマーがエポキシ樹脂である非感光性絶縁樹脂シートを真空ラミネートし、180℃で1時間キュアした。次に、UV−YAGレーザを用いて、第1の絶縁層中の所定の位置にφ50μmのビアホール(底部)を形成した。ここで、OとCFの混合ガスを用いたプラズマ処理により、ビアの底の樹脂残渣を除去した。この時の第1の絶縁層の膜厚は25μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ50μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した、これにより、第2の絶縁層中の所定の位置に、φ50μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は5μmであった。その後、200℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて0.1μmのCr膜と0.5μmのCu膜とを続けてスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。研削により、第2の絶縁層上に形成された不要な電気Cuめっきを除去した。最後に、Cu膜及びCr膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線層の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ50μmのビアホール(底部)を形成した。この時の第1の絶縁層の膜厚は20μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ50μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅8μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は5μmであった。その後、波長248nmの紫外線ランプを用いて第1の絶縁層及び第2の絶縁層を照射してから、220℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、0.1μmのTa/TaN拡散防止膜と0.3μmのCuシード層とをスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。最後に、CMPにより、第2の絶縁層上に形成された不要な電気Cuめっき、Cuシード層及びTa/TaN拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ60μmのビアホール(底部)を形成した。その後、波長365nmの紫外線ランプを用いて第1の絶縁層を照射してから、300℃で1時間キュアし、ポリイミド樹脂を硬化させた。この時の第1の絶縁層の膜厚は15μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ60μmのビアホールと同心のφ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は8μmであった。その後、波長365nmの紫外線ランプを用いて第2の絶縁層を照射してから、220℃で1時間キュアし、第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、0.1μmのTiN拡散防止膜と0.3μmのCuシード層とをスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。最後に、CMPにより、第2の絶縁層上に形成された不要な電気Cuめっき、Cuシード層及びTiN拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
また、断面観察により、トレンチ配線が矩形であることを確認した。
下部電極を形成した大きさ400mm×400mm、厚さ0.8mmのプリント板(製品名:BTレジン、三菱ガス化学社)を準備した。先ず、第1の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ40μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ40μmのビアホール(底部)を形成した。この時の第1の絶縁層の膜厚は20μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第1の絶縁層中のφ40μmのビアホールと同心のφ60μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第2の絶縁層中の所定の位置に、φ40μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の第2の絶縁層の膜厚は5μmであった。その後、200nmから400nmの波長域を有するブロードな紫外線ランプを用いて第1の絶縁層及び第2の絶縁層を照射してから、220℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、0.1μmのW拡散防止膜と0.3μmCuシード層とをスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。最後に、CMPにより、第2の絶縁層上に形成された不要な電気Cuめっき、Cuシード層及びW拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ60μmのビアホール(底部)を形成した。その後、300℃で1時間キュアし、ポリイミド樹脂を硬化させた。この時の第1の絶縁層の膜厚は15μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。このガラスマスクは、第1の絶縁層中のφ60μmのビアホールと同心のφ80μmのランドパターン、及び所定の位置の幅10μmのトレンチ配線パターンとともに、該トレンチ配線パターンの外周部に幅10μmの擬似配線パターンを有するものとした。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターン、幅10μmのトレンチ配線パターン、及び該トレンチ配線パターンの外周部の幅10μmの擬似配線パターンを形成した。この時の第2の絶縁層の膜厚は8μmであった。その後、200℃で1時間キュアし、第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、0.1μmのTi/TiN拡散防止膜と0.3μmのCuシード層とをスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。最後に、CMPにより、第2の絶縁層上に形成された不要な電気Cuめっき、Cuシード層及びTi/TiN拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
また、断面観察により、トレンチの配線が矩形であることを確認した。
下部電極を形成した6インチSiウエハーを準備した。先ず、第1の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ60μmのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第1の絶縁層中の所定の位置にφ50μmのビアホール(底部)を形成した。この時の第1の絶縁層の膜厚は20μmであった。
次に、第2の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。このガラスマスクは、第1の絶縁層中のφ50μmのビアホールと同心のφ80μmのランドパターン、及び所定の位置の幅10μmのトレンチ配線パターンとともに、該トレンチ配線パターンの外周部に幅10μmの擬似配線パターンを有するものとした。これにより、第2の絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターン、幅10μmのトレンチ配線パターン、及び該トレンチ配線パターンの外周部の幅10μmの擬似配線パターンを形成した。この時の第2の絶縁層の膜厚は5μmであった。220℃で1時間キュアし、第1の絶縁層及び第2の絶縁層を硬化させた。
ここで表面から観察したところ、第2の絶縁層の現像時の第1の絶縁層表面の溶解、及び第1の絶縁層と第2の絶縁層との間の剥離は観察されなかった。
次に、第2の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、0.1μmのRu/Ta拡散防止膜と0.3μmのCuシード層とをスパッタ形成した。その後、電気Cuめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Cuめっきはビアホール部及びトレンチ配線部も含め、第2の絶縁層上の全面にめっきした。最後に、CMPにより、第2の絶縁層上に形成された不要な電気Cuめっき、Cuシード層及びRu/Ta拡散防止膜を随時エッチングし、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。
以上の工程をあと2回繰り返し、3層からなる多層回路基板を形成した。
6インチSiウエハーを準備した。先ず、絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、φ80μmのランドパターンと、所定の位置の幅10μmのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、絶縁層中の所定の位置に、φ80μmのビアホール上部に相当するランドパターンと幅10μmのトレンチ配線パターンとを形成した。この時の絶縁層の膜厚は5μmであった。
ここでこの絶縁層に紫外域分光分析を行い、200nmから400nmの波長域における吸収面積から、予め絶縁層中に存在する感光基量を算出した。なお、以下の残留感光基量は、この予め存在した感光基量を基準(100%)として百分率にて示す。次に、この絶縁層に異なる照射量のUV照射(照射量ゼロすなわち照射なしを含む)を施した試作基板を作製した。それぞれの試作基板に対して紫外域分光分析を行い、UV照射後の絶縁層中の残留感光基量を計測した。その後、それぞれを200℃で1時間キュアし、絶縁層を硬化させた。
硬化後の絶縁層に対して再び紫外域分光分析を行い、硬化後の残留感光基量を計測した。また、それぞれの試作基板を幅10μmのトレンチ配線パターン部で劈開し、断面を電子顕微鏡にて観察した。観察された配線部の形状から、形状劣化率(パターン上部の収縮比)を算出した。
以上により得られた硬化前の残留感光基量と硬化後の残留感光基量及び形状劣化率との関係を図6に示す。硬化前に100%の感光基が残留していた場合、すなわち、UV照射なしの場合、200℃−1時間のキュア後にも約15%の感光基が残留するとともに、配線パターンにも顕著な形状劣化が見られた。それに対し、UV照射によりキュア前の残留感光基量を20%以下まで低減させた場合、上記キュアにより実質的に全ての感光基が分解され、キュアによる形状劣化も見られなかった。
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、図2−4を参照して説明した種々の変形例は適宜組み合わせて適用可能である。
以上の説明に関し、更に以下の付記を開示する。
(付記1)
第1の開口を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の開口と連通する第2の開口、及び第3の開口を有する第2の絶縁層を形成する工程と、
前記第1の開口及び前記第2の開口内にビアを形成し、且つ前記第3の開口内に配線を形成する工程と、
を有する回路基板の製造方法。
(付記2)
前記第2の絶縁層は感光性絶縁膜である、付記1に記載の回路基板の製造方法。
(付記3)
前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記2に記載の回路基板の製造方法。
(付記4)
前記第1の絶縁層及び前記第2の絶縁層はそれぞれ、ベースポリマーとして、フェノール樹脂、ポリイミド樹脂、及びエポキシ樹脂のうちの少なくとも1つを含む、付記1乃至3の何れか一に記載の回路基板の製造方法。
(付記5)
前記ネガ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂、硬化剤としてアミノ樹脂を含み、前記ポジ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂を含み且つ感放射線性酸発生剤を含む、付記3に記載の回路基板の製造方法。
(付記6)
前記ネガ型の感光性絶縁膜は更に、架橋剤として1分子中に複数の架橋性基を含み、前記ポジ型の感光性絶縁膜は更に、酸拡散制御剤を含む、付記5に記載の回路基板の製造方法。
(付記7)
前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程、を更に有する付記1乃至6の何れか一に記載の回路基板の製造方法。
(付記8)
前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程の前に、前記第1の絶縁層と前記第2の絶縁層とに同時に紫外線を照射する工程を更に有する付記7に記載の回路基板の製造方法。
(付記9)
前記第1の絶縁層を形成する工程の後に、前記第1の絶縁層に紫外線を照射してから前記第1の絶縁層を硬化させる工程を更に有し、且つ前記第2の絶縁層を形成する工程の後に、前記第2の絶縁層に紫外線を照射してから前記第2の絶縁層を硬化させる工程を更に有する付記1乃至6の何れか一に記載の回路基板の製造方法。
(付記10)
前記紫外線を照射する工程は、前記紫外線を照射する絶縁層中の感光基量を照射前の感光基量の20%以下に低減させる、付記8又は9に記載の回路基板の製造方法。
(付記11)
前記第1及び第2の絶縁層に照射される前記紫外線の波長は200nmから400nmの範囲内である、付記8乃至10の何れか一に記載の回路基板の製造方法。
(付記12)
前記第2の絶縁層を形成する工程は、少なくとも1つの前記第3の開口に隣接して第4の開口を形成し、前記第3の開口内に配線を形成する工程は、前記第4の開口内に、当該回路基板の回路動作上必要ない擬似配線を形成する、付記1乃至11の何れか一に記載の回路基板の製造方法。
(付記13)
前記第4の開口とそれに隣接する前記第3の開口との間隔は、前記第3の開口の幅の2倍以内にされる、付記12に記載の回路基板の製造方法。
(付記14)
第1の絶縁層と、
前記第1の絶縁層上に形成された第2の絶縁層と、
前記第1の絶縁層内に底部が形成され且つ前記第2の絶縁層内に上部が形成された、前記第1及び第2の絶縁層を貫通するビアと、
前記第2の絶縁層内に形成された、前記第2の絶縁層を貫通する配線と、
を有する回路基板。
(付記15)
前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記14に記載の回路基板。
(付記16)
前記第2の絶縁層を貫通する少なくとも1つの前記配線に隣接して、当該回路基板の回路動作上必要ない、前記第2の絶縁層を貫通する擬似配線を更に有する、付記14又は15に記載の回路基板。
10、50 回路基板
11 支持基板
12 下部電極
21 第1の絶縁層
22 第1の開口(ビアホール底部)
23 第2の絶縁層
24 第2の開口(ビアホール上部)
25 第3の開口(配線溝)
26 ビアホール
27 第4の開口(擬似配線溝)
31 拡散防止膜
32 めっきシード層
35 トレンチ配線
36 ビア
37 擬似配線
51、52、53 配線層

Claims (8)

  1. 第1の開口を有する第1の絶縁層を形成する工程と、
    前記第1の絶縁層上に、前記第1の開口と連通する第2の開口、及び第3の開口を有する第2の絶縁層を形成する工程と、
    前記第1の開口及び前記第2の開口内にビアを形成し、且つ前記第3の開口内に配線を形成する工程と、
    を有する回路基板の製造方法。
  2. 前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、請求項1に記載の回路基板の製造方法。
  3. 前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程、を更に有する請求項1又は2に記載の回路基板の製造方法。
  4. 前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程の前に、前記第1の絶縁層と前記第2の絶縁層とに同時に紫外線を照射する工程を更に有する請求項3に記載の回路基板の製造方法。
  5. 前記第1の絶縁層を形成する工程の後に、前記第1の絶縁層に紫外線を照射してから前記第1の絶縁層を硬化させる工程を更に有し、且つ前記第2の絶縁層を形成する工程の後に、前記第2の絶縁層に紫外線を照射してから前記第2の絶縁層を硬化させる工程を更に有する請求項1又は2に記載の回路基板の製造方法。
  6. 前記第1及び第2の絶縁層に照射される前記紫外線の波長は200nmから400nmの範囲内である、請求項4又は5に記載の回路基板の製造方法。
  7. 前記第2の絶縁層を形成する工程は、少なくとも1つの前記第3の開口に隣接して第4の開口を形成し、前記第3の開口内に配線を形成する工程は、前記第4の開口内に、当該回路基板の回路動作上必要ない擬似配線を形成する、請求項1乃至6の何れか一項に記載の回路基板の製造方法。
  8. 第1の絶縁層と、
    前記第1の絶縁層上に形成された第2の絶縁層と、
    前記第1の絶縁層内に底部が形成され且つ前記第2の絶縁層内に上部が形成された、前記第1及び第2の絶縁層を貫通するビアと、
    前記第2の絶縁層内に形成された、前記第2の絶縁層を貫通する配線と、
    を有する回路基板。
JP2010046317A 2009-05-20 2010-03-03 回路基板及びその製造方法 Expired - Fee Related JP5560775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046317A JP5560775B2 (ja) 2009-05-20 2010-03-03 回路基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009121601 2009-05-20
JP2009121601 2009-05-20
JP2010046317A JP5560775B2 (ja) 2009-05-20 2010-03-03 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011003884A true JP2011003884A (ja) 2011-01-06
JP5560775B2 JP5560775B2 (ja) 2014-07-30

Family

ID=43561558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046317A Expired - Fee Related JP5560775B2 (ja) 2009-05-20 2010-03-03 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5560775B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2013219247A (ja) * 2012-04-10 2013-10-24 Tdk Corp 配線基板及びその製造方法
JP2014027211A (ja) * 2012-07-30 2014-02-06 Jsr Corp 配線基板の製造方法およびシード層形成用組成物
JP2014033174A (ja) * 2012-08-03 2014-02-20 Samsung Electro-Mechanics Co Ltd プリント回路基板及びプリント回路基板の製造方法
JP2014067917A (ja) * 2012-09-26 2014-04-17 Tanaka Kikinzoku Kogyo Kk 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法
JP2014229903A (ja) * 2013-05-17 2014-12-08 マイクロコズム テクノロジー カンパニー リミテッドMicrocosm Technology Co.,Ltd. 垂直導電ユニット及びその作製方法
JP2016042543A (ja) * 2014-08-19 2016-03-31 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 回路基板の形成方法
JP2016048742A (ja) * 2014-08-28 2016-04-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20170127742A (ko) * 2016-05-12 2017-11-22 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
WO2018056466A1 (ja) * 2016-09-26 2018-03-29 日立化成株式会社 樹脂組成物、半導体用配線層積層体及び半導体装置
JP2020202278A (ja) * 2019-06-10 2020-12-17 凸版印刷株式会社 配線基板及び配線基板の製造方法
KR20210104174A (ko) * 2019-01-18 2021-08-24 어플라이드 머티어리얼스, 인코포레이티드 폴리머 층들에 비아들을 형성하기 위한 방법들
JP2021177546A (ja) * 2016-11-21 2021-11-11 昭和電工マテリアルズ株式会社 半導体装置の製造方法
JP2022519075A (ja) * 2019-02-15 2022-03-18 エルジー イノテック カンパニー リミテッド 回路基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JPH11316457A (ja) * 1998-05-01 1999-11-16 Taiyo Ink Mfg Ltd 感光性樹脂組成物並びにそれから形成されるソルダーレジスト皮膜や樹脂絶縁層を有するプリント配線板
JP2000260765A (ja) * 1999-03-05 2000-09-22 Matsushita Electronics Industry Corp 有機絶縁膜のパターン形成方法
JP2001214058A (ja) * 1999-11-26 2001-08-07 Nitto Denko Corp 感光性樹脂組成物、多孔質樹脂、回路基板および回路付サスペンション基板
JP2005221803A (ja) * 2004-02-06 2005-08-18 Toyo Ink Mfg Co Ltd 感光性着色組成物、それを用いて形成されるカラーフィルタ、およびカラーフィルタの製造方法
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007294783A (ja) * 2006-04-27 2007-11-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置の設計支援システム
JP2007331135A (ja) * 2006-06-12 2007-12-27 Konica Minolta Holdings Inc 電極形成方法及びインクジェットヘッドの製造方法
JP2008270745A (ja) * 2007-04-23 2008-11-06 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JPH11316457A (ja) * 1998-05-01 1999-11-16 Taiyo Ink Mfg Ltd 感光性樹脂組成物並びにそれから形成されるソルダーレジスト皮膜や樹脂絶縁層を有するプリント配線板
JP2000260765A (ja) * 1999-03-05 2000-09-22 Matsushita Electronics Industry Corp 有機絶縁膜のパターン形成方法
JP2001214058A (ja) * 1999-11-26 2001-08-07 Nitto Denko Corp 感光性樹脂組成物、多孔質樹脂、回路基板および回路付サスペンション基板
JP2005221803A (ja) * 2004-02-06 2005-08-18 Toyo Ink Mfg Co Ltd 感光性着色組成物、それを用いて形成されるカラーフィルタ、およびカラーフィルタの製造方法
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007294783A (ja) * 2006-04-27 2007-11-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置の設計支援システム
JP2007331135A (ja) * 2006-06-12 2007-12-27 Konica Minolta Holdings Inc 電極形成方法及びインクジェットヘッドの製造方法
JP2008270745A (ja) * 2007-04-23 2008-11-06 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2013219247A (ja) * 2012-04-10 2013-10-24 Tdk Corp 配線基板及びその製造方法
JP2014027211A (ja) * 2012-07-30 2014-02-06 Jsr Corp 配線基板の製造方法およびシード層形成用組成物
JP2014033174A (ja) * 2012-08-03 2014-02-20 Samsung Electro-Mechanics Co Ltd プリント回路基板及びプリント回路基板の製造方法
JP2014067917A (ja) * 2012-09-26 2014-04-17 Tanaka Kikinzoku Kogyo Kk 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法
US9521759B2 (en) 2013-05-17 2016-12-13 Microcosm Technology Co., Ltd. Vertical conductive unit and manufacturing method thereof
JP2014229903A (ja) * 2013-05-17 2014-12-08 マイクロコズム テクノロジー カンパニー リミテッドMicrocosm Technology Co.,Ltd. 垂直導電ユニット及びその作製方法
JP2016042543A (ja) * 2014-08-19 2016-03-31 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 回路基板の形成方法
US9684237B2 (en) 2014-08-19 2017-06-20 International Business Machines Corporation Circuit board formation using organic substrates
US9760002B2 (en) 2014-08-19 2017-09-12 International Business Machines Corporation Circuit board formation using organic substrates
JP2016048742A (ja) * 2014-08-28 2016-04-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20170127742A (ko) * 2016-05-12 2017-11-22 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
CN107393834A (zh) * 2016-05-12 2017-11-24 三星电子株式会社 内插器、半导体封装和制造内插器的方法
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
CN109791916A (zh) * 2016-09-26 2019-05-21 日立化成株式会社 树脂组合物、半导体用配线层层叠体和半导体装置
TWI761375B (zh) * 2016-09-26 2022-04-21 日商昭和電工材料股份有限公司 樹脂組成物、半導體用配線層積層體及半導體裝置
JPWO2018056466A1 (ja) * 2016-09-26 2019-06-24 日立化成株式会社 樹脂組成物、半導体用配線層積層体及び半導体装置
US10575402B2 (en) 2016-09-26 2020-02-25 Hitachi Chemical Company, Ltd. Resin composition, wiring layer laminate for semiconductor, and semiconductor device
KR102643949B1 (ko) * 2016-09-26 2024-03-05 가부시끼가이샤 레조낙 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
KR102217489B1 (ko) * 2016-09-26 2021-02-19 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
WO2018056466A1 (ja) * 2016-09-26 2018-03-29 日立化成株式会社 樹脂組成物、半導体用配線層積層体及び半導体装置
JP2022159328A (ja) * 2016-09-26 2022-10-17 昭和電工マテリアルズ株式会社 樹脂組成物、半導体用配線層積層体及び半導体装置
KR20220131356A (ko) * 2016-09-26 2022-09-27 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
KR20190055182A (ko) * 2016-09-26 2019-05-22 히타치가세이가부시끼가이샤 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
JP2021177546A (ja) * 2016-11-21 2021-11-11 昭和電工マテリアルズ株式会社 半導体装置の製造方法
KR102574258B1 (ko) 2019-01-18 2023-09-01 어플라이드 머티어리얼스, 인코포레이티드 폴리머 층들에 비아들을 형성하기 위한 방법들
KR20210104174A (ko) * 2019-01-18 2021-08-24 어플라이드 머티어리얼스, 인코포레이티드 폴리머 층들에 비아들을 형성하기 위한 방법들
JP2022519075A (ja) * 2019-02-15 2022-03-18 エルジー イノテック カンパニー リミテッド 回路基板
US11974388B2 (en) 2019-02-15 2024-04-30 Lg Innotek Co., Ltd. Circuit board
JP7375274B2 (ja) 2019-06-10 2023-11-08 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
JP2020202278A (ja) * 2019-06-10 2020-12-17 凸版印刷株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP5560775B2 (ja) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5560775B2 (ja) 回路基板及びその製造方法
TWI248329B (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US7891091B2 (en) Method of enabling selective area plating on a substrate
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
KR20100025572A (ko) 금속 코어 기재를 포함하는 회로 어셈블리 및 그의 제조 방법
TWI333128B (en) A method of fabricating an electronic device using a conductive photolithographic film, and an electronic device having a patterned conductive photolithographic film
JP6894289B2 (ja) 配線基板及びその製造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
KR20040056112A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US6835652B2 (en) Method of fabricating patterns with a dual damascene process
US20010025414A1 (en) Method of producing a multi-layered wiring board
US6671950B2 (en) Multi-layer circuit assembly and process for preparing the same
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JP2011258871A (ja) 回路基板及びその製造方法
WO2018063336A1 (en) Vias and gaps in semiconductor interconnects
US20020127494A1 (en) Process for preparing a multi-layer circuit assembly
JPH06260763A (ja) 多層配線基板の製造方法
KR20090103605A (ko) 인쇄회로기판의 제조 방법
KR102034200B1 (ko) 절연층 제조방법 및 다층인쇄회로기판 제조방법
JP2002204078A (ja) 多層回路基板及び半導体集積回路装置
US20020124398A1 (en) Multi-layer circuit assembly and process for preparing the same
JPH0715139A (ja) 多層配線基板の製造方法
Sundaram Advances in electronic packaging technologies by ultra-small microvias, super-fine interconnections and low loss polymer dielectrics
KR20230022669A (ko) 절연층 제조방법, 절연층, 다층인쇄회로기판 제조 방법 및 다층인쇄회로기판
JP2023046118A (ja) 感光性樹脂組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5560775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees