JP2011003884A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2011003884A JP2011003884A JP2010046317A JP2010046317A JP2011003884A JP 2011003884 A JP2011003884 A JP 2011003884A JP 2010046317 A JP2010046317 A JP 2010046317A JP 2010046317 A JP2010046317 A JP 2010046317A JP 2011003884 A JP2011003884 A JP 2011003884A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- opening
- circuit board
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】 第1の開口22を有する第1の絶縁層21を形成し、次いで、第1の絶縁層21上に第2の絶縁層23を形成する。第2の絶縁層23には、第1の開口22と連通する第2の開口24と、第1の開口22と連通しない第3の開口25とが形成される。第1の開口22及び第2の開口は、それぞれ、1つのビアホール26の底部、上部を構成し、第3の開口25は配線溝を構成する。その後、ビアホール26内にビア36を、配線溝25内にトレンチ配線35を形成する。好ましくは、第1の絶縁層21及び第2の絶縁層23は、互いに異なる種類の感光性絶縁膜にされる。
【選択図】 図1
Description
(付記1)
第1の開口を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の開口と連通する第2の開口、及び第3の開口を有する第2の絶縁層を形成する工程と、
前記第1の開口及び前記第2の開口内にビアを形成し、且つ前記第3の開口内に配線を形成する工程と、
を有する回路基板の製造方法。
(付記2)
前記第2の絶縁層は感光性絶縁膜である、付記1に記載の回路基板の製造方法。
(付記3)
前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記2に記載の回路基板の製造方法。
(付記4)
前記第1の絶縁層及び前記第2の絶縁層はそれぞれ、ベースポリマーとして、フェノール樹脂、ポリイミド樹脂、及びエポキシ樹脂のうちの少なくとも1つを含む、付記1乃至3の何れか一に記載の回路基板の製造方法。
(付記5)
前記ネガ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂、硬化剤としてアミノ樹脂を含み、前記ポジ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂を含み且つ感放射線性酸発生剤を含む、付記3に記載の回路基板の製造方法。
(付記6)
前記ネガ型の感光性絶縁膜は更に、架橋剤として1分子中に複数の架橋性基を含み、前記ポジ型の感光性絶縁膜は更に、酸拡散制御剤を含む、付記5に記載の回路基板の製造方法。
(付記7)
前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程、を更に有する付記1乃至6の何れか一に記載の回路基板の製造方法。
(付記8)
前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程の前に、前記第1の絶縁層と前記第2の絶縁層とに同時に紫外線を照射する工程を更に有する付記7に記載の回路基板の製造方法。
(付記9)
前記第1の絶縁層を形成する工程の後に、前記第1の絶縁層に紫外線を照射してから前記第1の絶縁層を硬化させる工程を更に有し、且つ前記第2の絶縁層を形成する工程の後に、前記第2の絶縁層に紫外線を照射してから前記第2の絶縁層を硬化させる工程を更に有する付記1乃至6の何れか一に記載の回路基板の製造方法。
(付記10)
前記紫外線を照射する工程は、前記紫外線を照射する絶縁層中の感光基量を照射前の感光基量の20%以下に低減させる、付記8又は9に記載の回路基板の製造方法。
(付記11)
前記第1及び第2の絶縁層に照射される前記紫外線の波長は200nmから400nmの範囲内である、付記8乃至10の何れか一に記載の回路基板の製造方法。
(付記12)
前記第2の絶縁層を形成する工程は、少なくとも1つの前記第3の開口に隣接して第4の開口を形成し、前記第3の開口内に配線を形成する工程は、前記第4の開口内に、当該回路基板の回路動作上必要ない擬似配線を形成する、付記1乃至11の何れか一に記載の回路基板の製造方法。
(付記13)
前記第4の開口とそれに隣接する前記第3の開口との間隔は、前記第3の開口の幅の2倍以内にされる、付記12に記載の回路基板の製造方法。
(付記14)
第1の絶縁層と、
前記第1の絶縁層上に形成された第2の絶縁層と、
前記第1の絶縁層内に底部が形成され且つ前記第2の絶縁層内に上部が形成された、前記第1及び第2の絶縁層を貫通するビアと、
前記第2の絶縁層内に形成された、前記第2の絶縁層を貫通する配線と、
を有する回路基板。
(付記15)
前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記14に記載の回路基板。
(付記16)
前記第2の絶縁層を貫通する少なくとも1つの前記配線に隣接して、当該回路基板の回路動作上必要ない、前記第2の絶縁層を貫通する擬似配線を更に有する、付記14又は15に記載の回路基板。
11 支持基板
12 下部電極
21 第1の絶縁層
22 第1の開口(ビアホール底部)
23 第2の絶縁層
24 第2の開口(ビアホール上部)
25 第3の開口(配線溝)
26 ビアホール
27 第4の開口(擬似配線溝)
31 拡散防止膜
32 めっきシード層
35 トレンチ配線
36 ビア
37 擬似配線
51、52、53 配線層
Claims (8)
- 第1の開口を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の開口と連通する第2の開口、及び第3の開口を有する第2の絶縁層を形成する工程と、
前記第1の開口及び前記第2の開口内にビアを形成し、且つ前記第3の開口内に配線を形成する工程と、
を有する回路基板の製造方法。 - 前記第1の絶縁層及び前記第2の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、請求項1に記載の回路基板の製造方法。
- 前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程、を更に有する請求項1又は2に記載の回路基板の製造方法。
- 前記第1の絶縁層と前記第2の絶縁層とを同時に硬化させる工程の前に、前記第1の絶縁層と前記第2の絶縁層とに同時に紫外線を照射する工程を更に有する請求項3に記載の回路基板の製造方法。
- 前記第1の絶縁層を形成する工程の後に、前記第1の絶縁層に紫外線を照射してから前記第1の絶縁層を硬化させる工程を更に有し、且つ前記第2の絶縁層を形成する工程の後に、前記第2の絶縁層に紫外線を照射してから前記第2の絶縁層を硬化させる工程を更に有する請求項1又は2に記載の回路基板の製造方法。
- 前記第1及び第2の絶縁層に照射される前記紫外線の波長は200nmから400nmの範囲内である、請求項4又は5に記載の回路基板の製造方法。
- 前記第2の絶縁層を形成する工程は、少なくとも1つの前記第3の開口に隣接して第4の開口を形成し、前記第3の開口内に配線を形成する工程は、前記第4の開口内に、当該回路基板の回路動作上必要ない擬似配線を形成する、請求項1乃至6の何れか一項に記載の回路基板の製造方法。
- 第1の絶縁層と、
前記第1の絶縁層上に形成された第2の絶縁層と、
前記第1の絶縁層内に底部が形成され且つ前記第2の絶縁層内に上部が形成された、前記第1及び第2の絶縁層を貫通するビアと、
前記第2の絶縁層内に形成された、前記第2の絶縁層を貫通する配線と、
を有する回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010046317A JP5560775B2 (ja) | 2009-05-20 | 2010-03-03 | 回路基板及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121601 | 2009-05-20 | ||
JP2009121601 | 2009-05-20 | ||
JP2010046317A JP5560775B2 (ja) | 2009-05-20 | 2010-03-03 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011003884A true JP2011003884A (ja) | 2011-01-06 |
JP5560775B2 JP5560775B2 (ja) | 2014-07-30 |
Family
ID=43561558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010046317A Expired - Fee Related JP5560775B2 (ja) | 2009-05-20 | 2010-03-03 | 回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5560775B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013051397A (ja) * | 2011-08-03 | 2013-03-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2013219247A (ja) * | 2012-04-10 | 2013-10-24 | Tdk Corp | 配線基板及びその製造方法 |
JP2014027211A (ja) * | 2012-07-30 | 2014-02-06 | Jsr Corp | 配線基板の製造方法およびシード層形成用組成物 |
JP2014033174A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びプリント回路基板の製造方法 |
JP2014067917A (ja) * | 2012-09-26 | 2014-04-17 | Tanaka Kikinzoku Kogyo Kk | 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法 |
JP2014229903A (ja) * | 2013-05-17 | 2014-12-08 | マイクロコズム テクノロジー カンパニー リミテッドMicrocosm Technology Co.,Ltd. | 垂直導電ユニット及びその作製方法 |
JP2016042543A (ja) * | 2014-08-19 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 回路基板の形成方法 |
JP2016048742A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20170127742A (ko) * | 2016-05-12 | 2017-11-22 | 삼성전자주식회사 | 인터포저, 반도체 패키지, 및 인터포저의 제조 방법 |
WO2018056466A1 (ja) * | 2016-09-26 | 2018-03-29 | 日立化成株式会社 | 樹脂組成物、半導体用配線層積層体及び半導体装置 |
JP2020202278A (ja) * | 2019-06-10 | 2020-12-17 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
KR20210104174A (ko) * | 2019-01-18 | 2021-08-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 폴리머 층들에 비아들을 형성하기 위한 방법들 |
JP2021177546A (ja) * | 2016-11-21 | 2021-11-11 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
JP2022519075A (ja) * | 2019-02-15 | 2022-03-18 | エルジー イノテック カンパニー リミテッド | 回路基板 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238970A (ja) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | 多層プリント基板および多層プリント基板の製造方法 |
JPH11316457A (ja) * | 1998-05-01 | 1999-11-16 | Taiyo Ink Mfg Ltd | 感光性樹脂組成物並びにそれから形成されるソルダーレジスト皮膜や樹脂絶縁層を有するプリント配線板 |
JP2000260765A (ja) * | 1999-03-05 | 2000-09-22 | Matsushita Electronics Industry Corp | 有機絶縁膜のパターン形成方法 |
JP2001214058A (ja) * | 1999-11-26 | 2001-08-07 | Nitto Denko Corp | 感光性樹脂組成物、多孔質樹脂、回路基板および回路付サスペンション基板 |
JP2005221803A (ja) * | 2004-02-06 | 2005-08-18 | Toyo Ink Mfg Co Ltd | 感光性着色組成物、それを用いて形成されるカラーフィルタ、およびカラーフィルタの製造方法 |
JP2006049804A (ja) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2007294783A (ja) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置の設計支援システム |
JP2007331135A (ja) * | 2006-06-12 | 2007-12-27 | Konica Minolta Holdings Inc | 電極形成方法及びインクジェットヘッドの製造方法 |
JP2008270745A (ja) * | 2007-04-23 | 2008-11-06 | Samsung Electro Mech Co Ltd | 印刷回路基板の製造方法 |
-
2010
- 2010-03-03 JP JP2010046317A patent/JP5560775B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238970A (ja) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | 多層プリント基板および多層プリント基板の製造方法 |
JPH11316457A (ja) * | 1998-05-01 | 1999-11-16 | Taiyo Ink Mfg Ltd | 感光性樹脂組成物並びにそれから形成されるソルダーレジスト皮膜や樹脂絶縁層を有するプリント配線板 |
JP2000260765A (ja) * | 1999-03-05 | 2000-09-22 | Matsushita Electronics Industry Corp | 有機絶縁膜のパターン形成方法 |
JP2001214058A (ja) * | 1999-11-26 | 2001-08-07 | Nitto Denko Corp | 感光性樹脂組成物、多孔質樹脂、回路基板および回路付サスペンション基板 |
JP2005221803A (ja) * | 2004-02-06 | 2005-08-18 | Toyo Ink Mfg Co Ltd | 感光性着色組成物、それを用いて形成されるカラーフィルタ、およびカラーフィルタの製造方法 |
JP2006049804A (ja) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2007294783A (ja) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置の設計支援システム |
JP2007331135A (ja) * | 2006-06-12 | 2007-12-27 | Konica Minolta Holdings Inc | 電極形成方法及びインクジェットヘッドの製造方法 |
JP2008270745A (ja) * | 2007-04-23 | 2008-11-06 | Samsung Electro Mech Co Ltd | 印刷回路基板の製造方法 |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013051397A (ja) * | 2011-08-03 | 2013-03-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2013219247A (ja) * | 2012-04-10 | 2013-10-24 | Tdk Corp | 配線基板及びその製造方法 |
JP2014027211A (ja) * | 2012-07-30 | 2014-02-06 | Jsr Corp | 配線基板の製造方法およびシード層形成用組成物 |
JP2014033174A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びプリント回路基板の製造方法 |
JP2014067917A (ja) * | 2012-09-26 | 2014-04-17 | Tanaka Kikinzoku Kogyo Kk | 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法 |
US9521759B2 (en) | 2013-05-17 | 2016-12-13 | Microcosm Technology Co., Ltd. | Vertical conductive unit and manufacturing method thereof |
JP2014229903A (ja) * | 2013-05-17 | 2014-12-08 | マイクロコズム テクノロジー カンパニー リミテッドMicrocosm Technology Co.,Ltd. | 垂直導電ユニット及びその作製方法 |
JP2016042543A (ja) * | 2014-08-19 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 回路基板の形成方法 |
US9684237B2 (en) | 2014-08-19 | 2017-06-20 | International Business Machines Corporation | Circuit board formation using organic substrates |
US9760002B2 (en) | 2014-08-19 | 2017-09-12 | International Business Machines Corporation | Circuit board formation using organic substrates |
JP2016048742A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20170127742A (ko) * | 2016-05-12 | 2017-11-22 | 삼성전자주식회사 | 인터포저, 반도체 패키지, 및 인터포저의 제조 방법 |
CN107393834A (zh) * | 2016-05-12 | 2017-11-24 | 三星电子株式会社 | 内插器、半导体封装和制造内插器的方法 |
KR102579880B1 (ko) * | 2016-05-12 | 2023-09-18 | 삼성전자주식회사 | 인터포저, 반도체 패키지, 및 인터포저의 제조 방법 |
CN109791916A (zh) * | 2016-09-26 | 2019-05-21 | 日立化成株式会社 | 树脂组合物、半导体用配线层层叠体和半导体装置 |
TWI761375B (zh) * | 2016-09-26 | 2022-04-21 | 日商昭和電工材料股份有限公司 | 樹脂組成物、半導體用配線層積層體及半導體裝置 |
JPWO2018056466A1 (ja) * | 2016-09-26 | 2019-06-24 | 日立化成株式会社 | 樹脂組成物、半導体用配線層積層体及び半導体装置 |
US10575402B2 (en) | 2016-09-26 | 2020-02-25 | Hitachi Chemical Company, Ltd. | Resin composition, wiring layer laminate for semiconductor, and semiconductor device |
KR102643949B1 (ko) * | 2016-09-26 | 2024-03-05 | 가부시끼가이샤 레조낙 | 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치 |
KR102217489B1 (ko) * | 2016-09-26 | 2021-02-19 | 쇼와덴코머티리얼즈가부시끼가이샤 | 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치 |
WO2018056466A1 (ja) * | 2016-09-26 | 2018-03-29 | 日立化成株式会社 | 樹脂組成物、半導体用配線層積層体及び半導体装置 |
JP2022159328A (ja) * | 2016-09-26 | 2022-10-17 | 昭和電工マテリアルズ株式会社 | 樹脂組成物、半導体用配線層積層体及び半導体装置 |
KR20220131356A (ko) * | 2016-09-26 | 2022-09-27 | 쇼와덴코머티리얼즈가부시끼가이샤 | 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치 |
KR20190055182A (ko) * | 2016-09-26 | 2019-05-22 | 히타치가세이가부시끼가이샤 | 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치 |
JP2021177546A (ja) * | 2016-11-21 | 2021-11-11 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
KR102574258B1 (ko) | 2019-01-18 | 2023-09-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 폴리머 층들에 비아들을 형성하기 위한 방법들 |
KR20210104174A (ko) * | 2019-01-18 | 2021-08-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 폴리머 층들에 비아들을 형성하기 위한 방법들 |
JP2022519075A (ja) * | 2019-02-15 | 2022-03-18 | エルジー イノテック カンパニー リミテッド | 回路基板 |
US11974388B2 (en) | 2019-02-15 | 2024-04-30 | Lg Innotek Co., Ltd. | Circuit board |
JP7375274B2 (ja) | 2019-06-10 | 2023-11-08 | Toppanホールディングス株式会社 | 配線基板及び配線基板の製造方法 |
JP2020202278A (ja) * | 2019-06-10 | 2020-12-17 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5560775B2 (ja) | 2014-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5560775B2 (ja) | 回路基板及びその製造方法 | |
TWI248329B (en) | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom | |
US7891091B2 (en) | Method of enabling selective area plating on a substrate | |
US8409982B2 (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials | |
KR20100025572A (ko) | 금속 코어 기재를 포함하는 회로 어셈블리 및 그의 제조 방법 | |
TWI333128B (en) | A method of fabricating an electronic device using a conductive photolithographic film, and an electronic device having a patterned conductive photolithographic film | |
JP6894289B2 (ja) | 配線基板及びその製造方法 | |
US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
KR20040056112A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
US6835652B2 (en) | Method of fabricating patterns with a dual damascene process | |
US20010025414A1 (en) | Method of producing a multi-layered wiring board | |
US6671950B2 (en) | Multi-layer circuit assembly and process for preparing the same | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
JP2011258871A (ja) | 回路基板及びその製造方法 | |
WO2018063336A1 (en) | Vias and gaps in semiconductor interconnects | |
US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly | |
JPH06260763A (ja) | 多層配線基板の製造方法 | |
KR20090103605A (ko) | 인쇄회로기판의 제조 방법 | |
KR102034200B1 (ko) | 절연층 제조방법 및 다층인쇄회로기판 제조방법 | |
JP2002204078A (ja) | 多層回路基板及び半導体集積回路装置 | |
US20020124398A1 (en) | Multi-layer circuit assembly and process for preparing the same | |
JPH0715139A (ja) | 多層配線基板の製造方法 | |
Sundaram | Advances in electronic packaging technologies by ultra-small microvias, super-fine interconnections and low loss polymer dielectrics | |
KR20230022669A (ko) | 절연층 제조방법, 절연층, 다층인쇄회로기판 제조 방법 및 다층인쇄회로기판 | |
JP2023046118A (ja) | 感光性樹脂組成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5560775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |