JP2013051397A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2013051397A
JP2013051397A JP2012123031A JP2012123031A JP2013051397A JP 2013051397 A JP2013051397 A JP 2013051397A JP 2012123031 A JP2012123031 A JP 2012123031A JP 2012123031 A JP2012123031 A JP 2012123031A JP 2013051397 A JP2013051397 A JP 2013051397A
Authority
JP
Japan
Prior art keywords
wiring
layer
cutting
layers
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012123031A
Other languages
English (en)
Inventor
Masaki Muramatsu
正樹 村松
Masaro Izumi
正郎 和泉
Kenji Nishio
賢治 西尾
Hironori Sato
裕紀 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012123031A priority Critical patent/JP2013051397A/ja
Priority to TW101127445A priority patent/TW201322860A/zh
Priority to US13/564,420 priority patent/US20130032485A1/en
Priority to KR1020120084797A priority patent/KR20130016100A/ko
Priority to CN2012102756620A priority patent/CN103179809A/zh
Publication of JP2013051397A publication Critical patent/JP2013051397A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線層となる導体層の過剰切削や切削不足を抑制できる配線基板の製造方法を提供すること。
【解決手段】本発明に係る配線基板の製造方法は、絶縁層及び配線層をそれぞれ1層以上有する配線基板の製造方法であって、前記絶縁層に配線溝を形成する第1の工程と、前記配線溝内に、少なくとも一部が埋設するようにして前記配線層となる導体層を形成する第2の工程と、前記導体層の表面を、切削工具を用いて切削することで前記配線層を形成する第3の工程と、を有する。
【選択図】図1

Description

本発明は、配線基板の製造方法に関し、特に、絶縁層に配線用の配線溝を形成し、該配線溝内に導体層を形成する配線基板の製造方法に関する。
配線基板の製造方法として、例えば、セミアディティブ法が従来より知られている。セミアディティブ法では、コア基板にエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせた積層物を、真空圧着熱プレス機で加圧加熱してフィルム状絶縁樹脂材料を熱硬化させながら圧着し、このフィルム状絶縁樹脂材料にレーザー照射等によりビアホールを形成した後、このビアホール内壁を含むフィルム状絶縁樹脂材料上に無電解めっき層を形成する。その後、この無電解めっき層上に所望の形状にめっきレジストを形成し、このめっきレジストをマスクとして電解めっきにより所望の形状の配線パターンを得ている。
しかしながら、近年では、配線パターンの微細化が進んでおり、上記セミアディティブ法では、この微細化に対応することが困難となっている。セミアディティブ法では、フィルム状絶縁樹脂材料上に配線パターンを形成しているが、この場合、配線の下面だけがフィルム状絶縁樹脂材料と接触することとなる。このため、配線パターンが微細化されるほど、フィルム状絶縁樹脂材料との接触面積が減少するため接着力が弱くなり、途中の製造工程で剥がれてしまう虞がある。また、めっきレジストについても、配線パターンが微細化されるほど、フィルム状絶縁樹脂材料との接触面積が減少して接着力が弱くなるため、途中の製造工程で剥がれてしまう虞がある。
そこで、上記問題を解決する方法として、ダマシン法(トレンチフィリング法とも称する)により配線を形成することが提案されている(例えば、特許文献1参照)。特許文献1に記載のダマシン法では、フィルム状絶縁樹脂材料に、フォトリソグラフィー及びエッチングにより所望の形状となる配線溝を形成し、配線溝内及びフィルム状絶縁樹脂材料表面にめっきにより導体層を形成した後、フィルム状絶縁樹脂材料表面をCMP(Chemical Mechanical Polishing:化学的機械的研磨)により研磨して配線溝内以外の余分な導体層を除去している。
以上のように、ダマシン法によれば、配線溝内に配線を形成するため、配線の下面及び両側面が、フィルム状絶縁樹脂材料に形成された溝の内壁に当接した状態、つまり、配線が溝に埋め込まれた状態で形成されるため、配線もしくはめっきレジストが途中の製造工程で剥がれてしまう虞を低減することができる。
特開2008−85373号公報
上記のように、ダマシン法によれば、配線パターンの微細化に対応することができる。しかしながら、CMPは、研磨面の形状の影響を受けるため、場所によっては、導体層が過剰に研磨されたり、逆に導体層の研磨が不足する領域が生じる。また、CMP以外の方法、例えば、ウェットエッチにより余分な導体層を除去した場合も、形成されるめっき膜の厚みが均一でないために、同様の問題が生じる。
導体層が過剰に研磨された場合は、配線厚みが薄くなり、規定の電流を流せない問題が生じる虞がある。一方、導体層の研磨が不足した場合は、配線間が研磨不足により残存する導体層を介して電気的にショートする問題が生じる虞がある。
本発明は、上記の事情に対処してなされたものであり、配線層となる導体層の過剰切削や切削不足を抑制できる配線基板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、
絶縁層及び配線層をそれぞれ1層以上有する配線基板の製造方法であって、前記絶縁層に配線溝を形成する第1の工程と、前記配線溝内に、少なくとも一部が埋設するようにして前記配線層となる導体層を形成する第2の工程と、前記導体層の表面を、切削工具を用いて切削することで前記配線層を形成する第3の工程と、を有する配線基板の製造方法に関する。
本発明によれば、絶縁層に形成した配線溝内に、少なくとも一部が埋設するようにして配線層となる導体層を形成し、この形成した導体層の表面を、切削工具を用いて切削している。このため、導体層の表面を切削する際に、絶縁層や導体層の形状(例えば、凹凸)の影響を受けにくく、導体層の切削不足や過剰切削を抑制できる。また、切削により加工を行うので、導体層の金属材料に研磨加工時に見られるようなダレが発生しにくい。さらに、絶縁層や導体層の形状(例えば、凹凸)の影響を受けにくいので切削加工面が平坦(フラット)となる。このため、絶縁層及び配線層を複数積層した場合でも基板表面が平坦となり、露光時におけるデフォーカス(Defocus)の発生を抑制できる。
なお、切削工具としては、ダイヤモンドバイトを用いることができる。ダイヤモンドバイトは、非常に高い耐摩耗性を有するので長時間使用することができる。また、切削後の表面粗さが低いため、配線層表面に発生する凹凸を抑制できる。このため、配線層で生じる電気ノイズを低減できる。また、硬度が高いので高速度の切削加工を行うことができ生産性が向上する。
なお、本発明の一態様においては、第3の工程において、導体層の表面を切削するとともに絶縁層の表面を切削することにより絶縁層に粗化面を形成することができる。絶縁層に粗化面を形成することで、切削面上に積層される絶縁層との密着性が向上する。また、絶縁層の表面が切削されるので、配線層を形成した際に絶縁層の表面に付着した配線材料をエッチングにより除去する必要がなくなる。このため、配線基板の製造工程を簡略化できる。
また、本発明の他の態様においては、第3の工程において、切削を複数回に分けて行うことができる。切削を複数回に分けることで、精密な切削加工が可能となる。また、導体層が厚い場合でも切削することができる。
さらに、本発明のその他の態様においては、第2の工程を、無電解めっきにより、配線溝内に第1の導体層を形成する工程と、電解めっきにより、第1の導体層上に第2の導体層を形成する工程とに分けて実施することができる。絶縁層上に無電解めっきを行うことで、導体層を成膜速度の速い電解めっきで形成できる。このため、配線基板の生産性が向上する。
以上説明したように、本発明によれば、配線層となる導体層の過剰切削や切削不足を抑制できる配線基板の製造方法を提供することができる。
実施形態に係る配線基板の断面図。 実施形態に係る配線基板の製造工程図(コア基板工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ソルダーレジスト層工程)。 実施形態に係る配線基板の製造工程図(バックエンド工程)。 CMPによる研磨例を示す図である。 実施例に係る切削面のSEM写真である。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、コア基板を有しない配線基板であってもよい。
(実施形態)
図1は、実施形態に係る配線基板1の断面図である。配線基板1は、コア基板2と、コア基板2の両面に形成されたビルドアップ層3(表面側),13(裏面側)と、ビルドアップ層3上に形成されたソルダーレジスト層4(表面側)と、ビルドアップ層13上に形成されたソルダーレジスト層14(裏面側)と、ビルドアップ層3の接続端子T1上に形成された半田バンプ5(表面側)と、ビルドアップ層3の接続端子T11上に形成された半田ボール15(裏面側)とを備える。
コア基板2は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状の樹脂製基板である。コア基板2の表面及び裏面には、金属配線L1,L11をなすコア導体層21,22がそれぞれ形成されている。また、コア基板2には、ドリル等により穿設されたスルーホール23が形成され、その内壁面にはコア導体層21,22を互いに導通させるスルーホール導体24が形成されている。さらに、スルーホール23は、エポキシ樹脂等の樹脂製穴埋め材25により充填されている。
(表面側の構成)
ビルドアップ層3は、コア基板2の表面側に積層された樹脂絶縁層31,33及び樹脂絶縁層31,33にそれぞれ形成された配線層32,34からなる。樹脂絶縁層31は、熱硬化性樹脂組成物からなる。樹脂絶縁層31には、所望の形状に配線溝31a及びビアホール31bが形成され、該配線溝31a及びビアホール31b内には、金属配線L2をなす配線層32及びコア導体層21と配線層32とを電気的に接続するビア導体35がめっき法により形成されている。
樹脂絶縁層33は、熱硬化性樹脂組成物からなる。樹脂絶縁層33には、所望の形状に配線溝33a及びビアホール33bが形成され、該配線溝33a及びビアホール33b内には、接続端子T1を有する配線層34及び配線層32と配線層34とを電気的に接続するビア導体36がめっき法により形成されている。接続端子T1は、例えば、半導体チップとの接続端子である。なお、接続端子T1の表面には、無電解めっきによりニッケル(Ni)がめっきされ、さらにニッケル(Ni)上に、無電解めっきにより金(Au)がめっきされている。
ソルダーレジスト層4は、フィルム状または液状のソルダーレジストをビルドアップ層3の表面上に積層して形成されている。ソルダーレジスト層4には、各接続端子T1の表面の一部を露出させる開口4aが形成されている。このため、各接続端子T1は、表面の一部が開口4aによりソルダーレジスト層4から露出した状態となっている。つまり、ソルダーレジスト層4の開口4aは、各接続端子T1の表面の一部を露出したSMD(ソルダー・マスク・ディファインド)形状となっている。
開口4a内には、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田からなる半田バンプ5が接続端子T1と電気的に接続するようにして形成されている。なお、配線基板1の表面に半導体チップ等を実装する際は、配線基板1の半田バンプ5をリフローすることで配線基板1の接続端子T1と半導体チップ等の接続端子とを電気的に接続する。
(裏面側の構成)
ビルドアップ層13は、コア基板2の裏面側に積層された樹脂絶縁層131,133及び樹脂絶縁層131,133にそれぞれ形成された配線層132,134からなる。樹脂絶縁層131は、熱硬化性樹脂組成物からなる。樹脂絶縁層131には、所望の形状に配線溝131a及びビアホール131bが形成され、該配線溝131a及びビアホール131b内には、金属配線L12をなす配線層132及びコア導体層22と配線層132とを電気的に接続するビア導体135がめっき法により形成されている。
樹脂絶縁層133は、熱硬化性樹脂組成物からなる。樹脂絶縁層133には、所望の形状に配線溝133a及びビアホール133bが形成され、該配線溝133a及びビアホール133b内には、接続端子T11を有する配線層134及び配線層132と配線層134とを電気的に接続するビア導体136がめっき法により形成されている。接続端子T11は、例えば、マザーボードやソケット等(以下、マザーボード等と称する)との接続端子である。なお、接続端子T11の表面には、無電解めっきによりニッケル(Ni)がめっきされ、さらにニッケル(Ni)上に、無電解めっきにより金(Au)がめっきされている。
ソルダーレジスト層14は、フィルム状または液状のソルダーレジストをビルドアップ層13の表面上に積層して形成されている。ソルダーレジスト層14には、各接続端子T11の表面の一部を露出させる開口14aが形成されている。このため、各接続端子T11は、表面の一部が開口14aによりソルダーレジスト層14から露出した状態となっている。つまり、ソルダーレジスト層14の開口14aは、各接続端子T11の表面の一部を露出したSMD形状となっている。
開口14a内には、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田からなる半田ボール15が接続端子T11と電気的に接続するようにして形成されている。なお、配線基板1の裏面にマザーボード等を実装する際は、配線基板1の半田ボール15をリフローすることで配線基板1の接続端子T11とマザーボード等の接続端子とを電気的に接続する。
(配線基板1の製造方法)
図2〜図4は、図1を参照して説明した配線基板1の製造工程を説明するための図である。以下図2〜図4を参照して配線基板1の製造方法について説明する。
(コア基板工程:図2)
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール23となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール23内壁にスルーホール導体24を形成し、銅張積層板の両面に銅めっき層を形成する(図2(a)参照)。
その後、スルーホール導体24内をエポキシ樹脂等の樹脂穴埋め材25で充填する。さらに、銅張積層板の両面の銅箔上に形成された銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線L1,L11をなすコア導体層21,22をそれぞれ形成し、コア基板2を得る(図2(b)参照)。なお、スルーホール23形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
(ビルドアップ工程:図3〜図5)
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層31,131に配線溝31a,131a及びビアホール31b,131bをそれぞれ形成する(図3(a)参照)。配線溝31a,131a及びビアホール31b,131bを形成した後は、配線溝31a,131a及びビアホール31b,131b表面を粗化する処理を行う。なお、配線溝31a,131a及びビアホール31b,131bを露光・現像により形成してもよい。
続いて、配線溝31a,131a及びビアホール31b,131b内を含む樹脂絶縁層31,131の表面に、無電解めっきを行い、配線溝31a,131a及びビアホール31b,131b内を含む樹脂絶縁層31,131の表面に無電解銅めっき層(第1の導体層)C1を形成する。次に、電解めっきを行い、無電解銅めっき層C1上に電解銅めっき層(第2の導体層)C2を形成する(図3(b)参照)。
次に、ダイヤモンドバイトを用いて無電解めっき層C1及び電解銅めっき層C2で構成される導体層を厚み方向に複数回に分けて切削し、余分な無電解めっき層C1及び電解銅めっき層C2を除去し(図4(a)参照)、配線層32,132及びビア導体35,135を得る(図4(b)参照)。なお、図4(a)以降は、無電解めっき層C1及び電解銅めっき層C2を一つの層として記載している。
図4(a)では3回に分けて、それぞれ切削面A1〜A3の位置になるまで表面側から所定の厚みずつ余分な無電解めっき層C1及び電解銅めっき層C2を切削している。また、3回目の切削では、無電解めっき層C1及び電解銅めっき層C2の表面を切削する際に、絶縁層である樹脂絶縁層31,131の表面も切削し、樹脂絶縁層31,131の表面に粗化面を形成している。
複数回に分けて切削することで、より精密な切削加工が可能となる。また、複数回に分けることで、無電解めっき層C1及び電解銅めっき層C2が厚い場合でも切削することができる。さらに、樹脂絶縁層31,131の表面に粗化面を形成することで、樹脂絶縁層31,131上に積層される樹脂絶縁層33,133との密着性が向上する。また、樹脂絶縁層31,131の表面が切削されるので、樹脂絶縁層31,131の表面に付着した配線材料(銅)をエッチングにより除去する工程を省略することができ、配線基板1の製造工程を簡略化できる。なお、無電解めっき層C1及び電解銅めっき層C2の切削は、市販の切削装置、例えば、DISCO社製、FS8910を用いて行うことができる。
表面が粗面化された樹脂絶縁層31,131上に、樹脂絶縁層33,133となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層33,133に配線溝33a,133a及びビアホール33b,133bをそれぞれ形成する(図5(a)参照)。配線溝33a,133a及びビアホール33b,133bを形成した後は、配線溝33a,133a及びビアホール33b,133b表面を粗化する処理を行う。なお、配線溝33a,133a及びビアホール33b,133bを露光・現像により形成してもよい。
続いて、配線層32,132及びビア導体33,135を得た時と同様にして、配線溝33a,133a及びビアホール33b,133b内を含む樹脂絶縁層33,133の表面に、無電解めっきを行い、さらに電解めっきを行う。その後、ダイヤモンドバイトを用いて無電解めっき層及び電解銅めっき層を切削し、余分な無電解めっき層及び電解銅めっき層を除去して、配線層34,134及びビア導体36,136を得る(図5(b)参照)。
なお、この場合にも、無電解銅めっき層C1及び電解銅めっき層C2を切削した際と同様に、複数回に分けて行うことが好ましく、また、絶縁層である樹脂絶縁層33,133の表面も切削して粗化面を形成することが好ましい。樹脂絶縁層33,133の表面にて粗化面を形成することで、ソルダーレジスト層4,14との密着性が向上する。
(ソルダーレジスト層工程:図6)
表層に接続端子T1,T11をそれぞれ有するビルドアップ層3,13上に、それぞれフィルム状のソルダーレジストをプレスして積層する。ビルドアップ層3,13上に、それぞれ積層したフィルム状のソルダーレジストを露光・現像して、各接続端子T1,T11の一部を露出させるSMD形状の開口4a,14aが形成されたソルダーレジスト層4,14を得る。次に、接続端子T1,T11の表面に、無電解めっきにより、ニッケル(Ni)及び金(Au)をめっきする。
(バックエンド工程:図7)
半田印刷により、ソルダーレジスト層4,14に形成された開口4a,14aから露出した接続端子T1,T11の表面に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子T1,T11と電気的に接続された半田バンプ5及び半田ボール15を形成する。
以上のように、実施形態に係る配線基板1は、配線層32,34,132,134となる銅めっき層(導体層)を、ダイヤモンドバイトを用いて切削しているので、切削対象である配線層32,34,132,134や樹脂絶縁層31,33,131,133の形状(例えば、凹凸)の影響を受けにくい。このため、配線層32,34,132,134となる導体層の切削不足や過剰切削を抑制することができる。
特に、CMPにより研磨する場合には、平面方向における寸法が7mm×5mm以上である矩形状の底面領域を有する溝上に形成された導体層を除去する際に、研磨後の配線層上面に凹みが生じやすい。これは、図8(a)に示すように、平面方向における寸法が7mm×5mm以上である矩形状の底面領域201を有する溝202上に形成された導体層203は、上面に凹み204が形成される場合が多く、CMPによる研磨では、研磨前の導体層203の形状の影響を受けるため、この凹み204を除去することができないためである(凹み204自体は小さくなるが、除去することはできない)。このため、図8(b)に示すように、CMPによる研磨では、研磨後の配線層205上面に凹み204が残ってしまう。なお、この凹み204は、溝202が少なくとも上述した寸法の底面領域を有していれば、たとえ溝202の平面形状が矩形状以外の円形や楕円形であったとしても残ることとなる。
一方、この実施形態の配線基板1のように、ダイヤモンドバイトを用いて切削する場合には、上述したように、切削対象である導体層203の形状(例えば、凹凸)の影響を受けにくい。このため、図8(c)に示すように、切削後の上面に凹み204がほとんどない、もしくは、凹み204があったとしても0.5μm以下の深さとなる配線層205を得ることができる。
また、切削により加工を行うので、導体層の金属材料に研磨加工時に見られるようなダレが発生しにくい。さらに、切削対象である配線層32,34,132,134となる導体層や樹脂絶縁層31,33,131,133の形状の影響を受けにくいので切削加工面が平坦(フラット)となる。このため、樹脂絶縁層及び配線層を複数積層した場合でも基板表面が平坦となり、露光時におけるデフォーカス(Defocus)が生じにくい。
さらに、切削工具としてダイヤモンドバイトを用いるので長時間使用することができる。また、切削後の表面粗さが低いため、配線層32,34,132,134表面に発生する凹凸を抑制できる。このため、配線層32,34,132,134で生じる電気ノイズを低減できる。また、硬度が高いので高速度の切削加工を行うことができ生産性が向上する。
また、配線層32,34,132,134となる導体層の表面を切削する際に、樹脂絶縁層31,33,131,133の表面も切削して樹脂絶縁層31,33,131,133に粗化面を形成している。このため、積層される樹脂絶縁層33,133やソルダーレジスト層4,14との密着性が向上する。また、樹脂絶縁層31,33,131,133の表面が切削されるので、樹脂絶縁層31,33,131,133の表面に付着した配線材料(銅めっき層)をエッチングにより除去する必要がなくなる。このため、配線基板1の製造工程を簡略化できる。
さらに、切削を複数回に分けて行うっているので、精密な切削加工が可能となる。また、めっきにより形成した銅めっき層(導体層)が厚い場合でも切削することができる。さらに、無電解めっきにより無電解銅めっきを形成した後、成膜速度の速い電解めっきにより電解銅めっき層を形成している。このため、配線基板1の生産性が向上する。
次に、実施例について説明する。
この実施例では、上述した製造方法に基づいて、樹脂絶縁層の配線溝線溝内に埋設するようにして形成した銅めっき層をダイヤモンドバイトで切削した試料を作成し、この試料の切削面をSEM(scanning electron microscope)装置で観察した。
(試料の作成)
発明者らは、コア基板となる板状の樹脂製基板の表面にエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層して配置し、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着した。その後、レーザー加工装置を用いてレーザー照射を行い、熱硬化した絶縁樹脂材料に配線溝を形成し、無電解めっき及び電解めっきを行い、配線溝内を含む絶縁樹脂材料の表面に銅めっき層を形成した。その後、銅めっき層をDISC社製、FS8910を用いて切削し、配線溝内に配線層を形成した。なお、切削は、ダイヤモンドバイトを使用した。
(試料の切削面)
図9は、切削面のSEM写真である。図9に示すように、切削面(特に、材質が異なる銅めっき層Xと絶縁樹脂材料Yとの境界)には、凹凸が見られず、良好な状態であることがわかる。また、いわゆる研磨ダレも生じていない。以上のように、実施形態に係る配線基板1の製造方法によれば、切削対象である導体層や樹脂絶縁層の形状(例えば、凹凸)の影響を受けにくく、凹凸のない良好な切削面を得ることができることがわかった。
(その他の実施形態)
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記実施形態では、配線基板1が半田ボール15を介してマザーボード等と接続するBGA基板である形態について説明しているが、半田ボール15の代わりにピンもしくはランドを設けた、いわゆるPGA(Pin Grid Array)基板もしくはLGA(Land Grid Array)基板として配線基板1をマザーボード等と接続するようにしてもよい。
また、上記実施形態では、ソルダーレジストの開口の形状が、接続端子の表面の一部が露出したいわゆるSMD(ソルダー・マスク・ディファインド)形状となっているが、接続端子の表面がすべて露出したいわゆるNSMD(ノン・ソルダー・マスク・ディファインド)形状としてもよい。さらに、上記実施形態では、配線層を3回に分けて切削したが、切削回数は3回に限られず、最適な切削回数を設定することができる。
1…配線基板、2…コア基板、3…ビルドアップ層、4…ソルダーレジスト層、4a…開口、5…半田ボール、13…ビルドアップ層、14…ソルダーレジスト層、14a…開口、15…半田ボール、21,22…コア導体層、23…スルーホール、24…スルーホール導体、25…樹脂製穴埋め材、31,33…樹脂絶縁層、31a,33a…配線溝、32,34…配線層、35,36…ビア導体、131,133…樹脂絶縁層、131a,133a…配線溝、132,134…配線層、135,136…ビア導体、201…底面領域、202…溝、203…導体層、204…凹み、205…配線層、L1,L2…金属配線、L11,L12…金属配線、T1,T11…接続端子。

Claims (5)

  1. 絶縁層及び配線層をそれぞれ1層以上有する配線基板の製造方法であって、
    前記絶縁層に配線溝を形成する第1の工程と、
    前記配線溝内に、少なくとも一部が埋設するようにして前記配線層となる導体層を形成する第2の工程と、
    前記導体層の表面を、切削工具を用いて切削することで前記配線層を形成する第3の工程と、
    を有する配線基板の製造方法。
  2. 前記第3の工程は、前記切削工具としてダイヤモンドバイトを用いることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記第3の工程は、
    前記導体層の表面を切削するとともに前記絶縁層の表面を切削することにより前記絶縁層に粗化面を形成することを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  4. 前記第3の工程は、
    複数回に分けて切削することを特徴とする請求項1乃至3のいずれか1項に記載の配線基板の製造方法。
  5. 前記第2の工程は、
    無電解めっきにより、前記配線溝内に第1の導体層を形成する工程と、
    電解めっきにより、前記第1の導体層上に第2の導体層を形成する工程と、
    を有することを特徴とする請求項1乃至請求項4のいずれか1項に記載の配線基板の製造方法。
JP2012123031A 2011-08-03 2012-05-30 配線基板の製造方法 Pending JP2013051397A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012123031A JP2013051397A (ja) 2011-08-03 2012-05-30 配線基板の製造方法
TW101127445A TW201322860A (zh) 2011-08-03 2012-07-30 配線基板之製造方法
US13/564,420 US20130032485A1 (en) 2011-08-03 2012-08-01 Method of fabricating circuit board
KR1020120084797A KR20130016100A (ko) 2011-08-03 2012-08-02 배선기판의 제조방법
CN2012102756620A CN103179809A (zh) 2011-08-03 2012-08-03 布线基板的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011170245 2011-08-03
JP2011170245 2011-08-03
JP2012123031A JP2013051397A (ja) 2011-08-03 2012-05-30 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2013051397A true JP2013051397A (ja) 2013-03-14

Family

ID=47626267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012123031A Pending JP2013051397A (ja) 2011-08-03 2012-05-30 配線基板の製造方法

Country Status (5)

Country Link
US (1) US20130032485A1 (ja)
JP (1) JP2013051397A (ja)
KR (1) KR20130016100A (ja)
CN (1) CN103179809A (ja)
TW (1) TW201322860A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014142468A1 (en) * 2013-03-13 2014-09-18 Samsung Electronics Co., Ltd. Method of providing copy image and ultrasound apparatus therefor
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN108174524A (zh) * 2017-12-29 2018-06-15 赛创电气(铜陵)有限公司 一种dpc陶瓷线路板及其制备方法
EP4215643A4 (en) * 2020-10-20 2024-03-27 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE HAVING AN OUTER CASING PLATED WITH A CONDUCTIVE ELEMENT AND METHOD OF PRODUCTION THEREOF

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP2011003884A (ja) * 2009-05-20 2011-01-06 Fujitsu Ltd 回路基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
DE10239317A1 (de) * 2002-08-27 2004-03-11 Epcos Ag Resonator und Bauelement mit hermetischer Verkapselung
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4671802B2 (ja) * 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
WO2007063813A1 (ja) * 2005-12-02 2007-06-07 Kyocera Corporation 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法
EP1967876A4 (en) * 2005-12-27 2013-04-17 Ibiden Co Ltd OPTICAL AND ELECTRICAL COMPOSITE WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
TWI396474B (zh) * 2007-03-22 2013-05-11 Ngk Spark Plug Co 多層配線基板的製造方法
CN101472407B (zh) * 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP2011003884A (ja) * 2009-05-20 2011-01-06 Fujitsu Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
TW201322860A (zh) 2013-06-01
US20130032485A1 (en) 2013-02-07
CN103179809A (zh) 2013-06-26
KR20130016100A (ko) 2013-02-14

Similar Documents

Publication Publication Date Title
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2009158593A (ja) バンプ構造およびその製造方法
JP2008263125A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2012142559A (ja) 多層配線基板及びその製造方法
US9699905B2 (en) Wiring board
JP2013051397A (ja) 配線基板の製造方法
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
TW201316851A (zh) 配線基板
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
JP2013048205A (ja) 配線基板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
TWI458416B (zh) 配線基板製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP4835629B2 (ja) 半導体装置の製造方法
JP6715618B2 (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2013062293A (ja) 多層配線基板の製造方法
JP2013122962A (ja) 配線基板
US9699912B2 (en) Wiring board
JP2013122963A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150421