JP2013122962A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2013122962A JP2013122962A JP2011270276A JP2011270276A JP2013122962A JP 2013122962 A JP2013122962 A JP 2013122962A JP 2011270276 A JP2011270276 A JP 2011270276A JP 2011270276 A JP2011270276 A JP 2011270276A JP 2013122962 A JP2013122962 A JP 2013122962A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- wiring
- main surface
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明に係る配線基板は、第1の主面と第1の主面に対向する第2の主面とを有し、第1の主面から第2の主面に貫通する複数の貫通孔が形成されたコア材と、複数の貫通孔に充填された複数の樹脂部材と、複数の樹脂部材に形成された複数のスルーホールと、複数のスルーホールの内周面に形成された複数のスルーホール導体と、複数のスルーホール導体と電気的に接続され、複数のスルーホールの端面を覆う複数の蓋めっきと、第1の主面側又は第2の主面側の少なくとも一方に位置する配線層と、を備え、複数の蓋めっきのうち一部の蓋めっきは、配線層の配線と電気的に接続されていないことを特徴とする。
【選択図】図1
Description
第1の主面と第1の主面に対向する第2の主面とを有し、第1の主面から第2の主面に貫通する複数の貫通孔が形成されたコア材と、複数の貫通孔に充填された複数の樹脂部材と、複数の樹脂部材に形成された複数のスルーホールと、複数のスルーホールの内周面に形成された複数のスルーホール導体と、複数のスルーホール導体と電気的に接続され、複数のスルーホールの端面を覆う複数の蓋めっきと、第1の主面側又は第2の主面側の少なくとも一方に位置する配線層と、を備え、複数の蓋めっきのうち一部の蓋めっきは、配線層の配線と電気的に接続されていないことを特徴とする。
図1は、配線基板100の平面図である。図1には、金属板11に形成された貫通孔11c及び貫通孔11dを破線で図示した。図2は、図1の一点鎖I−Iにおける線配基板200の断面図である。以下、図1及び図2を参照して、配線基板100の構成について説明する。
図2に示すように、配線基板100は、コア基板10、ビルドアップ層20、ソルダーレジスト層31及びソルダーレジスト層41を備える。
コア基板10は、金属板11(コア材)と、層間絶縁層14と、スルーホールH内に形成されたスルーホール導体19cと、スルーホール導体19cの中空部に充填された充填樹脂16と、層間絶縁層14の表面及び裏面に形成された表面配線層19a及び裏面配線層19bと、充填樹脂16の両端に形成された蓋めっき層17,18とを備える。
ビルドアップ層20は、コア基板10の表面側に積層された絶縁層21,24(層間樹脂層)と、配線層23,26と、ビア導体22,25とを備える。なお、この第1の実施形態では、ビア導体22,25をフィルドビアとしているが、コンフォーマルビアとしてもよい。
ソルダーレジスト層31は、熱硬化性又は/及び光硬化性の樹脂組成物からなるフィルム状のソルダーレジストをビルドアップ層20の配線層26上に積層して形成される。ソルダーレジスト層31には、複数の開口31aが形成されている。ソルダーレジスト層31の開口31a内には、半田バンプ33が形成されており、その上端は、ソルダーレジスト層31の上面31bから突出している。なお、この実施形態では、ソルダーレジスト層31として、フィルム状のソルダーレジストを使用しているが、ワニス状のソルダーレジストを塗布して、ソルダーレジスト層31を形成してもよい。
図3〜図16は、第1の実施形態に係る配線基板100の製造工程を示す図である。以下、図3〜図16を参照して、配線基板100の製造方法について説明する。
鉄(Fe)とニッケル(Ni)との合金を主成分とする金属板11に等間隔に正規の貫通孔11c及びダミーの貫通孔11dを形成する。貫通孔11c及び貫通孔11dは、レーザー加工、ドリル加工、エッチング加工等により形成する(図3参照)。
次に、コア基板10の表面にビルドアップ層20を形成する。このビルドアップ層20は、セミアディティブ法により形成される。
ビルドアップ層20の表面及びコア基板10の裏面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、開口31aが形成されたソルダーレジスト層31と、開口41aが形成されたソルダーレジスト層41とを得る(図14参照)
次に、ソルダーレジスト層31,41のそれぞれ開口31a,41aから露出した配線層26、ビア導体25及び裏面配線層19bを過硫酸ナトリウム等によりエッチングして、表面の酸化膜等の不純物を除去した後、無電解還元めっきにより、Ni層及びAu層からなるメタル層32,42を形成する(図15参照)。
半田印刷により、メタル層32上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、半田バンプ33を形成する(図16参照)。なお、この実施形態では、半田ペーストの塗布により半田バンプ33を形成しているが、半田ボールをメタル層32上に搭載するいわゆるマイクロボールマウント法や、半田をメタル層32上にめっきするめっき法により半田バンプ33を形成してもよい。
上記第1の実施形態に係る配線基板100では、図1に示すように、金属板11に等間隔で貫通孔11c,11dを形成しているが、図17に示すように、金属板11の端部近傍にダミーの貫通孔11dを形成するようにしてもよい。
図18は、第1の実施形態に係る配線基板100の裏面側にビルドアップ層50を設けた配線基板200の断面図である。以下、図18を参照して、第2の実施形態に係る配線基板200の構成を説明するが、図1〜図16を参照して説明した配線基板100と同じ構成には、同一の符号を付して重複した説明を省略する。
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板100,200,300A,300Bが半田ボールを介してマザーボード等と接続するBGA基板である形態について説明しているが、半田ボールBの代わりにピンもしくはランドを設けた、いわゆるPGA(Pin Grid Array)基板もしくはLGA(Land Grid Array)基板として配線基板100,200,300A,300Bをマザーボード等と接続するようにしてもよい。
Claims (4)
- 第1の主面と前記第1の主面に対向する第2の主面とを有し、前記第1の主面から前記第2の主面に貫通する複数の貫通孔が形成されたコア材と、
前記複数の貫通孔に充填された複数の樹脂部材と、
前記複数の樹脂部材に形成された複数のスルーホールと、
前記複数のスルーホールの内周面に形成された複数のスルーホール導体と、
前記複数のスルーホール導体と電気的に接続され、前記複数のスルーホールの端面を覆う複数の蓋めっきと、
前記第1の主面側又は前記第2の主面側の少なくとも一方に位置する配線層と、
を備え、
前記複数の蓋めっきのうち一部の蓋めっきは、前記配線層の配線と電気的に接続されていないことを特徴とする配線基板。 - 前記コア材は、前記複数の貫通孔が等間隔で形成されていることを特徴とする請求項1に記載の配線基板。
- 前記コア材は、端部近傍により多くの貫通孔が形成されていることを特徴とする請求項1に記載の配線基板。
- 前記コア材は、金属を主成分とすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011270276A JP2013122962A (ja) | 2011-12-09 | 2011-12-09 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011270276A JP2013122962A (ja) | 2011-12-09 | 2011-12-09 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013122962A true JP2013122962A (ja) | 2013-06-20 |
Family
ID=48774776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011270276A Pending JP2013122962A (ja) | 2011-12-09 | 2011-12-09 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013122962A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9736941B1 (en) | 2016-04-14 | 2017-08-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
JP2018061063A (ja) * | 2018-01-05 | 2018-04-12 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP6344671B1 (ja) * | 2017-01-13 | 2018-06-20 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
US10304766B2 (en) | 2017-08-11 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor package having a circuit pattern |
-
2011
- 2011-12-09 JP JP2011270276A patent/JP2013122962A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9736941B1 (en) | 2016-04-14 | 2017-08-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
JP6344671B1 (ja) * | 2017-01-13 | 2018-06-20 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2018125510A (ja) * | 2017-01-13 | 2018-08-09 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
US10304766B2 (en) | 2017-08-11 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor package having a circuit pattern |
US10714416B2 (en) | 2017-08-11 | 2020-07-14 | Samsung Electronics Co., Ltd. | Semiconductor package having a circuit pattern |
JP2018061063A (ja) * | 2018-01-05 | 2018-04-12 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5188809B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4913053B2 (ja) | 多層プリント配線板 | |
JP5172340B2 (ja) | 多層プリント配線板 | |
JP5415632B2 (ja) | 配線基板 | |
JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
WO2009147936A1 (ja) | 多層プリント配線板の製造方法 | |
JP5341227B1 (ja) | 配線基板 | |
JP5502139B2 (ja) | 配線基板 | |
JP5913063B2 (ja) | 配線基板 | |
JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
JP2013105908A (ja) | 配線基板 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
JP2013122962A (ja) | 配線基板 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2013122963A (ja) | 配線基板 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2004186354A (ja) | 多層配線基板の製造方法 | |
JP4082995B2 (ja) | 配線基板の製造方法 | |
JP2013122961A (ja) | 配線基板、配線基板の製造方法 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP5913055B2 (ja) | 配線基板 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151117 |