JP5502139B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5502139B2 JP5502139B2 JP2012112016A JP2012112016A JP5502139B2 JP 5502139 B2 JP5502139 B2 JP 5502139B2 JP 2012112016 A JP2012112016 A JP 2012112016A JP 2012112016 A JP2012112016 A JP 2012112016A JP 5502139 B2 JP5502139 B2 JP 5502139B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection terminal
- solder resist
- wiring board
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 claims description 122
- 230000003746 surface roughness Effects 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 55
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 239000000945 filler Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 215
- 229920005989 resin Polymers 0.000 description 55
- 239000011347 resin Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 47
- 238000007747 plating Methods 0.000 description 47
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 33
- 239000000758 substrate Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000011800 void material Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- 238000000576 coating method Methods 0.000 description 6
- 239000007822 coupling agent Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000011342 resin composition Substances 0.000 description 4
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000006087 Silane Coupling Agent Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- GDFUXPFQUMDNJA-UHFFFAOYSA-N [SiH4].C=CC1=CC=CC=C1 Chemical compound [SiH4].C=CC1=CC=CC=C1 GDFUXPFQUMDNJA-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000008040 ionic compounds Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Description
本発明は、主面に電子部品を接続するための複数の接続端子が形成された配線基板に関する。
通常、配線基板の主面（表面）には、半導体チップとの接続用の端子（以下、接続端子と称する）が形成されている。近年では、この接続端子の高密度化が進んでおり、配置される接続端子の間隔（ピッチ）が狭くなっている。このため、複数の接続端子をソルダーレジストの同一開口内に配置したＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）を採用した配線基板が提案されている。
ところが、複数の接続端子を同一開口内に配置した場合、接続端子表面にコートされた半田が隣接する接続端子に流出し、接続端子間が短絡（ショート）する虞がある。そこで接続端子表面にコートされた半田が隣接する接続端子に流出するのを防止するために、各接続端子間に絶縁性の隔壁を設けたものがある（例えば、特許文献１参照）。
しかしながら、隔壁を設けた場合、この隔壁が、電子部品（例えば、半導体チップ）を実装する際に電子部品と配線基板との隙間に充填されるアンダーフィルの流れを妨げる。このため、電子部品と配線基板との隙間にアンダーフィルが均一に充填されず、破断や腐食などの不具合が発生する虞がある。
本発明は、電子部品と配線基板との隙間に充填されるアンダーフィルの流れ性を向上できる配線基板を得ることを目的とする。
上記目的を達成すべく、本発明は、
絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、前記積層体上に互いに離間して形成された複数の接続端子と、前記複数の接続端子間に充填され、前記複数の接続端子の各側面の少なくとも一部と当接する充填部材と、前記積層体上に積層され、前記複数の接続端子を露出する開口を有するソルダーレジスト層と、を備え、前記充填部材の表面粗さは、前記ソルダーレジスト層の上面の表面粗さよりも粗いことを特徴とする。
絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、前記積層体上に互いに離間して形成された複数の接続端子と、前記複数の接続端子間に充填され、前記複数の接続端子の各側面の少なくとも一部と当接する充填部材と、前記積層体上に積層され、前記複数の接続端子を露出する開口を有するソルダーレジスト層と、を備え、前記充填部材の表面粗さは、前記ソルダーレジスト層の上面の表面粗さよりも粗いことを特徴とする。
本発明によれば、前記複数の接続端子間に充填された充填部材の表面粗さを、ソルダーレジスト層の上面の表面より粗くしている。このため、半導体チップと接続した際に、半導体チップと配線基板との隙間に充填されることとなるアンダーフィルの流れ性が向上する。このため、接続端子間にてアンダーフィルにボイドが発生するのを防止することができ、半田のリフロー時に、このボイドに半田が流出して接続端子間が短絡（ショート）することを防止できる。
なお、本発明の一態様においては、前記充填部材の表面粗さ（Ｒａ）は、０．０６μｍ〜０．８μｍであることを特徴とする。充填部材の表面粗さ（Ｒａ）を、０．０６μｍ〜０．８μｍとすることで、アンダーフィルの流れ性がより向上する。
また、本発明の他の態様においては、前記ソルダーレジスト層の表面粗さ（Ｒａ）は、０．０２μｍ〜０．２５μｍであることを特徴とする。ソルダーレジスト層の表面粗さ（Ｒａ）を、０．０２μｍ〜０．２５μｍとすることで、アンダーフィルがソルダーレジスト層の開口から外側に流れ出すことを抑制することができる。
また、本発明の他の態様においては、前記ソルダーレジスト層が有する前記開口の内周面の表面粗さは、前記ソルダーレジスト層の上面の表面粗さよりも粗いことを特徴とする。ソルダーレジスト層が有する開口の内周面の表面粗さを、ソルダーレジスト層の上面の表面粗さよりも粗くすることで、開口の内周面におけるアンダーフィルの流れ性が向上する。
また、本発明のその他の態様においては、前記充填部材は、ソルダーレジストとして機能することを特徴とする。充填部材がソルダーレジストとして機能することで、充填部材上に半田が残留し、接続端子間が短絡（ショート）することを抑制できる。
さらに、本発明のその他の態様においては、前記接続端子は、少なくとも一部が前記充填部材の表面から突出していることを特徴とする。接続端子を、充填部材の表面から突出させることで、相手側端子との接続が容易となる。
以上説明したように、本発明によれば、電子部品と配線基板との隙間に充填されるアンダーフィルの流れ性を向上できる配線基板を得ることができる。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、複数の接続端子が形成された配線基板であればよく、例えば、コア基板を有しない配線基板であってもよい。
（第１の実施形態）
図１は、第１の実施形態における配線基板１００の平面図（表面側）である。図２は、図１の線分Ｉ−Ｉにおける配線基板１００の一部断面図である。図３は、配線基板１００の表面側に形成された接続端子Ｔ１の構成図である。図３（ａ）は、接続端子Ｔ１の上面図である。図３（ｂ）は、図３（ａ）の線分ＩＩ−ＩＩにおける断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。
図１は、第１の実施形態における配線基板１００の平面図（表面側）である。図２は、図１の線分Ｉ−Ｉにおける配線基板１００の一部断面図である。図３は、配線基板１００の表面側に形成された接続端子Ｔ１の構成図である。図３（ａ）は、接続端子Ｔ１の上面図である。図３（ｂ）は、図３（ａ）の線分ＩＩ−ＩＩにおける断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。
（配線基板１００の構成）
図１〜３に示す配線基板１００は、コア基板２と、半導体チップ（不図示）との接続端子Ｔ１が複数形成され、コア基板２の表面側に積層されるビルドアップ層３（表面側）と、ビルドアップ層３に積層され、複数の接続端子Ｔ１間を充填する充填部材４と、充填部材４に積層され、接続端子Ｔ１の少なくとも一部を露出する開口５ａが形成されたソルダーレジスト層５と、マザーボード等（不図示）との接続端子Ｔ１１が複数形成され、コア基板２の裏面側に積層されるビルドアップ層１３（裏面側）と、ビルドアップ層１３に積層され、接続端子Ｔ１１の少なくとも一部を露出する開口１４ａが形成されたソルダーレジスト層１４と、を備える。
図１〜３に示す配線基板１００は、コア基板２と、半導体チップ（不図示）との接続端子Ｔ１が複数形成され、コア基板２の表面側に積層されるビルドアップ層３（表面側）と、ビルドアップ層３に積層され、複数の接続端子Ｔ１間を充填する充填部材４と、充填部材４に積層され、接続端子Ｔ１の少なくとも一部を露出する開口５ａが形成されたソルダーレジスト層５と、マザーボード等（不図示）との接続端子Ｔ１１が複数形成され、コア基板２の裏面側に積層されるビルドアップ層１３（裏面側）と、ビルドアップ層１３に積層され、接続端子Ｔ１１の少なくとも一部を露出する開口１４ａが形成されたソルダーレジスト層１４と、を備える。
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２の表面及び裏面には、金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２がそれぞれ形成されている。また、コア基板２には、ドリル等により穿設されたスルーホール２３が形成され、その内壁面にはコア導体層２１，２２を互いに導通させるスルーホール導体２４が形成されている。さらに、スルーホール２３は、エポキシ樹脂等の樹脂製穴埋め材２５により充填されている。
（表面側の構成）
ビルドアップ層３は、コア基板２の表面側に積層された樹脂絶縁層３１，３３及び導体層３２，３４からなる。樹脂絶縁層３１は、熱硬化性樹脂組成物からなり、表面に金属配線Ｌ２をなす導体層３２が形成されている。また、樹脂絶縁層３１には、コア導体層２１と導体層３２とを電気的に接続するビア３５が形成されている。樹脂絶縁層３３は、熱硬化性樹脂組成物からなり、表層に複数の接続端子Ｔ１を有する導体層３４が形成されている。また、樹脂絶縁層３３には、導体層３２と導体層３４とを電気的に接続するビア３６が形成されている。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
ビルドアップ層３は、コア基板２の表面側に積層された樹脂絶縁層３１，３３及び導体層３２，３４からなる。樹脂絶縁層３１は、熱硬化性樹脂組成物からなり、表面に金属配線Ｌ２をなす導体層３２が形成されている。また、樹脂絶縁層３１には、コア導体層２１と導体層３２とを電気的に接続するビア３５が形成されている。樹脂絶縁層３３は、熱硬化性樹脂組成物からなり、表層に複数の接続端子Ｔ１を有する導体層３４が形成されている。また、樹脂絶縁層３３には、導体層３２と導体層３４とを電気的に接続するビア３６が形成されている。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
ビア３５，３６は、それぞれ、ビアホール３７ａとその内周面に設けられたビア導体３７ｂと、底面側にてビア導体３７ｂと導通するように設けられたビアパッド３７ｃと、ビアパッド３７ｃと反対側にてビア導体３７ｂの開口周縁から外向きに張り出すビアランド３７ｄとを有している。
接続端子Ｔ１は、半導体チップと接続するための接続端子である。接続端子Ｔ１は、半導体チップの実装領域の内周に沿って配置された、いわゆるペリフェラル型の接続端子である。半導体チップは、この接続端子Ｔ１と電気的に接続されることにより配線基板１００に実装される。各接続端子Ｔ１は、後述する充填部材４との接着性を向上させるために、その表面が粗化されている。
また、各接続端子Ｔ１の表面を粗化しない場合でも、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施すことで、後述する充填部材４との接着性を向上することができる。カップリング剤は、主に金属や無機材と樹脂等の有機材の密着性を良くする役割を持つ。カップリング剤には、シランカップリング剤、チタネート系カップリング剤、アルミネート系カップリング剤等があるが、シランカップリング剤を用いることがより好ましい。シランカップリング剤としては、例えば、アミノシラン、エポキシシラン、スチレンシラン等がある。
また、各接続端子Ｔ１は、ビルドアップ層３を構成する樹脂絶縁層３３との当接面に対向する第１の主面Ｆの外周に段差Ｌが形成され、この段差Ｌを含む接続端子Ｔ１の露出面は、金属めっき層Ｍにより覆われている。半導体チップを配線基板１００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ１とが電気的に接続される。なお、金属めっき層Ｍは、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成される。また、金属めっき層Ｍの代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、段差Ｌを含む接続端子Ｔ１の露出面に半田をコートしてもよく、さらに、段差Ｌを含む接続端子Ｔ１の露出面を金属めっき層Ｍで覆った後、この金属めっき層Ｍに半田をコートしてもよい。なお、接続端子Ｔ１の露出面に半田をコートする方法については後述する。
充填部材４は、ビルドアップ層３に積層される絶縁性部材であり、その材質は、ソルダーレジスト層５と同じであることが好ましい。充填部材４は、ビルドアップ層３の表層に形成された各接続端子Ｔ１の側面と密着した状態で、接続端子Ｔ１間に充填されている。充填部材４の表面Ｈ１の表面粗さは、後述のソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くなっている。このため、接続端子Ｔ１を半導体チップと接続した際に、半導体チップと配線基板１００との隙間に充填されるアンダーフィルの流れ性が向上する。このため、接続端子Ｔ１間にてアンダーフィルにボイドが発生するのを防止することができ、半田のリフロー時に、このボイドに半田が流出して接続端子Ｔ１間が短絡（ショート）することを防止できる。
なお、充填部材４の表面Ｈ１の表面粗さは、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍであることが好ましい。充填部材４の表面Ｈ１の表面粗さを、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍとすることで、接続端子Ｔ１を半導体チップと接続した際に、半導体チップと配線基板１００との隙間に充填されるアンダーフィルの流れ性がさらに向上する。
また、充填部材４の厚みＤ１は、接続端子Ｔ１の厚み（高さ）Ｄ２よりも薄くなっている。つまり、接続端子Ｔ１は、少なくとも一部が充填部材４の表面Ｈ１から突出している。接続端子Ｔ１を、充填部材４の表面Ｈ１から突出させることで、半導体チップの端子との接続が容易となる。
ソルダーレジスト層５は、接続端子Ｔ１と接続される配線パターンを覆うとともに、半導体チップの実装領域の内周に沿って配置された接続端子Ｔ１を露出させる開口５ａを有している。ソルダーレジスト層５の開口５ａは、同一開口内に複数の接続端子Ｔ１を配置するＮＳＭＤ形状となっている。ここで、ソルダーレジスト層５の上面Ｈ２の表面粗さは、充填部材４の表面Ｈ１の表面粗さ以下となっている。このため、ソルダーレジスト層５の上面Ｈ２は、充填部材４の表面Ｈ１よりもアンダーフィルの流れ性が低くなり、アンダーフィルがソルダーレジスト層５の開口５ａから外側に流れ出すことを抑制することができる。
なお、ソルダーレジスト層５の上面Ｈ２の表面粗さは、Ｒａ（中心線平均粗さ）で０．０２μｍ〜０．２５μｍ、又は、Ｒｚ（十点平均粗さ）で０．６μｍ〜５．０μｍであることが好ましい。ソルダーレジスト層５の上面Ｈ２の表面粗さを、Ｒａ（中心線平均粗さ）で０．０２μｍ〜０．２５μｍ、又は、Ｒｚ（十点平均粗さ）で０．６μｍ〜５．０μｍとすることで、アンダーフィルがソルダーレジスト層５の開口５ａから外側に流れ出すことをさらに抑制することができる。
また、ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さは、ソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗い。ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さを、ソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くすることで、開口５ａの内周面Ｈ３におけるアンダーフィルの流れ性が向上する。このため、充填部材４の表面Ｈ１と、開口５ａの内周面Ｈ３との間にアンダーフィルが流れずにボイドが発生することを効果的に防止することができる。
なお、ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さは、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍであることが好ましい。ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さを、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍとすることで、開口５ａの内周面Ｈ３におけるアンダーフィルの流れ性がさらに向上する。このため、充填部材４の表面Ｈ１と、開口５ａの内周面Ｈ３との間にアンダーフィルが流れずにボイドが発生することをより効果的に防止することができる。
（裏面側の構成）
ビルドアップ層１３は、コア基板２の裏面側に積層された樹脂絶縁層１３１，１３３及び導体層１３２，１３４からなる。樹脂絶縁層１３１は、熱硬化性樹脂組成物からなり、裏面に金属配線Ｌ１２をなす導体層１３２が形成されている。また、樹脂絶縁層１３１には、コア導体層２２と導体層１３２とを電気的に接続するビア１３５が形成されている。樹脂絶縁層１３３は、熱硬化性樹脂組成物からなり、表層に１以上の接続端子Ｔ１１を有する導体層１３４が形成されている。また、樹脂絶縁層１３３には、導体層１３２と導体層１３４とを電気的に接続するビア１３６が形成されている。
ビルドアップ層１３は、コア基板２の裏面側に積層された樹脂絶縁層１３１，１３３及び導体層１３２，１３４からなる。樹脂絶縁層１３１は、熱硬化性樹脂組成物からなり、裏面に金属配線Ｌ１２をなす導体層１３２が形成されている。また、樹脂絶縁層１３１には、コア導体層２２と導体層１３２とを電気的に接続するビア１３５が形成されている。樹脂絶縁層１３３は、熱硬化性樹脂組成物からなり、表層に１以上の接続端子Ｔ１１を有する導体層１３４が形成されている。また、樹脂絶縁層１３３には、導体層１３２と導体層１３４とを電気的に接続するビア１３６が形成されている。
ビア１３５，１３６は、それぞれ、ビアホール１３７ａとその内周面に設けられたビア導体１３７ｂと、底面側にてビア導体１３７ｂと導通するように設けられたビアパッド１３７ｃと、ビアパッド１３７ｃと反対側にてビア導体１３７ｂの開口周縁から外向きに張り出すビアランド１３７ｄとを有している。
接続端子Ｔ１１は、配線基板１００をマザーボード等に接続するための裏面ランド（ＰＧＡパッド、ＢＧＡパッド）として利用されるものであり、配線基板１００の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。また、接続端子Ｔ１１の表面の少なくとも一部は、金属めっき層Ｍにより覆われている。
ソルダーレジスト層１４は、フィルム状のソルダーレジストをビルドアップ層１３の表面上に積層して形成されている。ソルダーレジスト層１４には、各接続端子Ｔ１１の表面の一部を露出させる開口１４ａが形成されている。このため、各接続端子Ｔ１１は、表面の一部が開口１４ａによりソルダーレジスト層１４から露出した状態となっている。つまり、ソルダーレジスト層１４の開口１４ａは、各接続端子Ｔ１１の表面の一部を露出したＳＭＤ形状となっている。なお、ソルダーレジスト層５の開口５ａとは異なり、ソルダーレジスト層１４の開口１４ａは、接続端子Ｔ１１毎に形成されている。
開口１４ａ内には、たとえばＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂなど実質的にＰｂを含有しない半田からなる半田ボールＢが、金属めっき層Ｍを介して接続端子Ｔ１１と電気的に接続するようにして形成されている。なお、配線基板１００をマザーボード等に実装する際は、配線基板１００の半田ボールＢをリフローすることで、接続端子Ｔ１１をマザーボード等の接続端子に電気的に接続する。
（配線基板の製造方法）
図４〜図１１は、第１の実施形態に係る配線基板１００の製造工程を示す図である。以下、図４〜図１１を参照して、配線基板１００の製造方法について説明する。
図４〜図１１は、第１の実施形態に係る配線基板１００の製造工程を示す図である。以下、図４〜図１１を参照して、配線基板１００の製造方法について説明する。
（コア基板工程：図４）
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２３となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２３内壁にスルーホール導体２４を形成し、銅張積層板の両面に銅めっき層を形成する（図４（ａ）参照）。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２３となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２３内壁にスルーホール導体２４を形成し、銅張積層板の両面に銅めっき層を形成する（図４（ａ）参照）。
その後、スルーホール導体２４内をエポキシ樹脂等の樹脂穴埋め材２５で充填する。さらに、銅張積層板の両面の銅箔上に形成された銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２をそれぞれ形成し、コア基板２を得る（図４（ｂ）参照）。なお、スルーホール２３形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
（ビルドアップ工程：図５〜図６）
コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール３７ａ，１３７ａをそれぞれ形成する（図５（ａ）参照）。
コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール３７ａ，１３７ａをそれぞれ形成する（図５（ａ）参照）。
続いて、樹脂絶縁層３１，１３１の表面を粗化した後、無電解めっきを行い、ビアホール３７ａ，１３７ａの内壁を含む樹脂絶縁層３１，１３１上に無電解銅めっき層を形成する。次にフォトレジストを樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストを形成する。
その後、このめっきレジストをマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る。次に、めっきレジストを剥離して、めっきレジスト下に存在していた無電解銅めっき層を除去して、金属配線Ｌ２，Ｌ１２をなす導体層３２，１３２を形成する。また、この際に、ビア導体３７ｂ，１３７ｂ、ビアパッド３７ｃ，１３７ｃ及びビアランド３７ｄ，１３７ｄからなるビア３５，１３５も形成される（図５ｂ参照）。
次に、導体層３２，１３２上に、樹脂絶縁層３３，１３３となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。 次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３３，１３３にビアホール３７ａ，１３７ａをそれぞれ形成する（図６（ａ）参照）。
続いて、導体層３２，１３２を形成した時と同様にして、ビアホール３７ａ，１３７ａが形成された樹脂絶縁層３３，１３３に、接続端子Ｔ１，Ｔ１１を有する導体層３４，１３４及びビア３６，１３６をそれぞれ形成する（図６（ｂ）参照）。
（充填工程：図７）
次に、ビルドアップ層３の表層をなす複数の接続端子Ｔ１間を、接続端子Ｔ１よりも低い位置まで充填部材４で充填する。なお、接続端子Ｔ１間を充填部材４で充填するために、接続端子Ｔ１の表面（特に、側面）を粗化しておくことが好ましい。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。また、各接続端子Ｔ１の表面を粗化する代わりに、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、充填部材４との接着性を向上させてもよい。
次に、ビルドアップ層３の表層をなす複数の接続端子Ｔ１間を、接続端子Ｔ１よりも低い位置まで充填部材４で充填する。なお、接続端子Ｔ１間を充填部材４で充填するために、接続端子Ｔ１の表面（特に、側面）を粗化しておくことが好ましい。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。また、各接続端子Ｔ１の表面を粗化する代わりに、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、充填部材４との接着性を向上させてもよい。
接続端子Ｔ１間に充填部材４を充填する方法としては、種々の手法を採用することができる。以下、この充填部材４を接続端子Ｔ１間に充填する充填方法について説明する。なお、下記の第１〜第４の充填方法において、充填部材４となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。
（第１の充填方法）
この第１の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子Ｔ１よりも低くなるまで研磨することで、充填部材４を接続端子Ｔ１間に充填する。この研磨により、充填部材４の表面Ｈ１を粗くすることができる。
この第１の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子Ｔ１よりも低くなるまで研磨することで、充填部材４を接続端子Ｔ１間に充填する。この研磨により、充填部材４の表面Ｈ１を粗くすることができる。
（第２の充填方法）
この第２の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子Ｔ１上面を覆う余分な絶縁性樹脂を除去した後、熱硬化させることで充填部材４を接続端子Ｔ１間に充填する。この除去により、充填部材４の表面Ｈ１を粗くすることができる。
この第２の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子Ｔ１上面を覆う余分な絶縁性樹脂を除去した後、熱硬化させることで充填部材４を接続端子Ｔ１間に充填する。この除去により、充填部材４の表面Ｈ１を粗くすることができる。
（第３の充填方法）
この第３の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域以外の領域をマスクし、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで充填部材４を接続端子Ｔ１間に充填する。なお、この第３の充填方法で、充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。また、このドライエッチングにより、充填部材４の表面Ｈ１及び開口５ａの内周面Ｈ３を粗くすることができる。
この第３の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域以外の領域をマスクし、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで充填部材４を接続端子Ｔ１間に充填する。なお、この第３の充填方法で、充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。また、このドライエッチングにより、充填部材４の表面Ｈ１及び開口５ａの内周面Ｈ３を粗くすることができる。
（第４の充填方法）
図８は、第４の充填方法の説明図である。以下、図８を参照して、第４の充填方法について説明する。第４の充填方法では、表層に配線導体Ｔ１が形成されたビルドアップ層３の表面に光硬化性の絶縁性樹脂を厚くコートした後（図８（ａ）参照）、後にソルダーレジスト層の開口５ａとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口５ａの外側領域となるべき絶縁性樹脂を光硬化させる（図８（ｂ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図８（ｃ）参照）。その後、水洗して膨潤した絶縁性樹脂を乳化させる（図８（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図８（ｅ）参照）。光硬化していない絶縁性樹脂の上端の位置が、各配線導体Ｔ１の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。なお、この第４の充填方法で、充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。また、浸漬及び水洗により、充填部材４の表面Ｈ１及び開口５ａの内周面Ｈ３を粗くすることができる。
図８は、第４の充填方法の説明図である。以下、図８を参照して、第４の充填方法について説明する。第４の充填方法では、表層に配線導体Ｔ１が形成されたビルドアップ層３の表面に光硬化性の絶縁性樹脂を厚くコートした後（図８（ａ）参照）、後にソルダーレジスト層の開口５ａとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口５ａの外側領域となるべき絶縁性樹脂を光硬化させる（図８（ｂ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図８（ｃ）参照）。その後、水洗して膨潤した絶縁性樹脂を乳化させる（図８（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図８（ｅ）参照）。光硬化していない絶縁性樹脂の上端の位置が、各配線導体Ｔ１の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。なお、この第４の充填方法で、充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。また、浸漬及び水洗により、充填部材４の表面Ｈ１及び開口５ａの内周面Ｈ３を粗くすることができる。
（ソルダーレジスト層工程：図９）
充填部材４及びビルドアップ層１３の表面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、各接続端子Ｔ１の表面及び側面を露出させるＮＳＭＤ形状の開口５ａが形成されたソルダーレジスト層５と、各接続端子Ｔ１１の表面の一部を露出させるＳＭＤ形状の開口１４ａが形成されたソルダーレジスト層１４とを得る。なお、充填工程において上述した第１，第２の充填方法を採用した場合、ソルダーレジスト層５の開口５ａの内周面Ｈ３を粗くする処理（例えば、研磨やエッチング）を行う。また、充填工程において上述した第３，第４の充填方法を採用した場合、充填部材４及びソルダーレジスト層５が一体的に形成されるため、この工程において、ソルダーレジスト層５を積層する必要はない。
充填部材４及びビルドアップ層１３の表面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、各接続端子Ｔ１の表面及び側面を露出させるＮＳＭＤ形状の開口５ａが形成されたソルダーレジスト層５と、各接続端子Ｔ１１の表面の一部を露出させるＳＭＤ形状の開口１４ａが形成されたソルダーレジスト層１４とを得る。なお、充填工程において上述した第１，第２の充填方法を採用した場合、ソルダーレジスト層５の開口５ａの内周面Ｈ３を粗くする処理（例えば、研磨やエッチング）を行う。また、充填工程において上述した第３，第４の充填方法を採用した場合、充填部材４及びソルダーレジスト層５が一体的に形成されるため、この工程において、ソルダーレジスト層５を積層する必要はない。
（めっき工程：図１０）
次に、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ１表面の酸化膜等の不純物を除去するとともに、接続端子Ｔ１の主面Ｆの周囲に段差Ｌを形成する。その後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ１，Ｔ１１の露出面に金属めっき層Ｍを形成する。無電解置換めっきにより接続端子Ｔ１の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ１の露出面の金属が置換されて金属めっき層Ｍが形成される。このため、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。
次に、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ１表面の酸化膜等の不純物を除去するとともに、接続端子Ｔ１の主面Ｆの周囲に段差Ｌを形成する。その後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ１，Ｔ１１の露出面に金属めっき層Ｍを形成する。無電解置換めっきにより接続端子Ｔ１の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ１の露出面の金属が置換されて金属めっき層Ｍが形成される。このため、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。
また、接続端子Ｔ１の露出面に半田をコートする場合は、コートする半田層の厚みに応じて、以下の２通りの方法を選択することができる。
（第１のコート方法）
厚みが５〜３０μｍの半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。次にＳｎ（錫）粉末、Ａｇ（銀）、Ｃｕ（銅）などの金属を含むイオン性化合物及びフラックスを混合したペースト（例えば、ハリマ化成株式会社：スーパーソルダー（製品名））を、接続端子Ｔ１の露出面全面を覆うように、ＳＭＤ形状の開口１４ａ内全体に薄く塗布する。その後、リフローを行い、接続端子Ｔ１の露出面にＳｎとＡｇ、もしくは、Ｓｎ、Ａｇ及びＣｕの合金からなる半田層を形成する。
厚みが５〜３０μｍの半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。次にＳｎ（錫）粉末、Ａｇ（銀）、Ｃｕ（銅）などの金属を含むイオン性化合物及びフラックスを混合したペースト（例えば、ハリマ化成株式会社：スーパーソルダー（製品名））を、接続端子Ｔ１の露出面全面を覆うように、ＳＭＤ形状の開口１４ａ内全体に薄く塗布する。その後、リフローを行い、接続端子Ｔ１の露出面にＳｎとＡｇ、もしくは、Ｓｎ、Ａｇ及びＣｕの合金からなる半田層を形成する。
（第２のコート方法）
厚みが１０μｍ以下の半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。次に、接続端子Ｔ１の露出面に無電解Ｓｎ（錫）めっきを行うことによりＳｎめっき層を形成し、このＳｎめっき層の全面を覆うようにしてフラックスを塗布する。その後、リフローを行い、接続端子Ｔ１にめっきされたＳｎめっき層を溶融させて接続端子Ｔ１の主面Ｆに半田層を形成する。この際、溶融したＳｎは、表面張力により、接続端子Ｔ１の主面Ｆに凝集する。
厚みが１０μｍ以下の半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面Ｆの周囲に段差Ｌが形成される。次に、接続端子Ｔ１の露出面に無電解Ｓｎ（錫）めっきを行うことによりＳｎめっき層を形成し、このＳｎめっき層の全面を覆うようにしてフラックスを塗布する。その後、リフローを行い、接続端子Ｔ１にめっきされたＳｎめっき層を溶融させて接続端子Ｔ１の主面Ｆに半田層を形成する。この際、溶融したＳｎは、表面張力により、接続端子Ｔ１の主面Ｆに凝集する。
（バックエンド工程：図１１）
半田印刷により、接続端子Ｔ１１上に形成された金属めっき層Ｍ上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子Ｔ１１上に半田ボールＢを形成する。
半田印刷により、接続端子Ｔ１１上に形成された金属めっき層Ｍ上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子Ｔ１１上に半田ボールＢを形成する。
以上のように、第１の実施形態に係る配線基板１００では、充填部材４の表面Ｈ１の表面粗さは、後述のソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くなっている。このため、接続端子Ｔ１を半導体チップと接続した際に、半導体チップと配線基板１００との隙間に充填されるアンダーフィルの流れ性が向上する。このため、接続端子Ｔ１間にてアンダーフィルにボイドが発生するのを防止することができ、半田のリフロー時に、このボイドに半田が流出して接続端子Ｔ１間が短絡（ショート）することを防止できる。
また、充填部材４の表面Ｈ１の表面粗さを、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍとしているので、接続端子Ｔ１を半導体チップと接続した際に、半導体チップと配線基板１００との隙間に充填されるアンダーフィルの流れ性がさらに向上する。
また、充填部材４の厚みＤ１は、接続端子Ｔ１の厚み（高さ）Ｄ２よりも薄くなっている。つまり、接続端子Ｔ１は、少なくとも一部が充填部材４の表面Ｈ１から突出している。接続端子Ｔ１を、充填部材４の表面Ｈ１から突出させることで、半導体チップの端子との接続が容易となる。
さらに、ソルダーレジスト層５の上面Ｈ２の表面粗さは、充填部材４の表面Ｈ１の表面粗さ以下となっている。このため、ソルダーレジスト層５の上面Ｈ２は、充填部材４の表面Ｈ１よりもアンダーフィルの流れ性が低くなり、アンダーフィルがソルダーレジスト層５の開口５ａから外側に流れ出すことを抑制することができる。
また、ソルダーレジスト層５の上面Ｈ２の表面粗さを、Ｒａ（中心線平均粗さ）で０．０２μｍ〜０．２５μｍ、又は、Ｒｚ（十点平均粗さ）で０．６μｍ〜５．０μｍとしているので、アンダーフィルがソルダーレジスト層５の開口５ａから外側流れ出すことをさらに抑制することができる。
また、ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さは、ソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗い。ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さを、ソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くすることで、開口５ａの内周面Ｈ３におけるアンダーフィルの流れ性が向上する。このため、充填部材４の表面Ｈ１と、開口５ａの内周面Ｈ３との間にアンダーフィルが流れずにボイドが発生することを効果的に防止することができる。
また、ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さを、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍとしているので、開口５ａの内周面Ｈ３におけるアンダーフィルの流れ性がさらに向上する。このため、充填部材４の表面Ｈ１と、開口５ａの内周面Ｈ３との間にアンダーフィルが流れずにボイドが発生することをより効果的に防止することができる。
さらに、接続端子Ｔ１のビルドアップ層３を構成する樹脂絶縁層３３との当接面に対向する第１の主面Ｆの外周に段差Ｌを形成しているので、接続端子Ｔ１にコートする半田の直径が大きくならず、接続端子Ｔ１をさらに狭ピッチ化することができる。また、接続端子Ｔ１の充填部材４との当接面を粗化したうえで、接続端子Ｔ１間に充填部材４を充填しているので、接続端子Ｔ１と充填部材４との接着強度が向上する。このため、接続端子１が途中の製造工程で剥がれてしまう虞を抑制できる。
（第２の実施形態）
図１２は、第２の実施形態における配線基板２００の平面図（表面側）である。図１３は、図１２の線分Ｉ−Ｉにおける配線基板２００の一部断面図である。図１４は、配線基板２００の表面側に形成された接続端子Ｔ２の構成図である。図１４（ａ）は、接続端子Ｔ２の上面図である。図１４（ｂ）は、図１４（ａ）のＩＩ−ＩＩにおける断面図である。以下、図１２〜図１４を参照して配線基板２００の構成について説明するが、図１〜図３を参照して説明した配線基板１００と同一の構成については同一の符号を付して重複した説明を省略する。
図１２は、第２の実施形態における配線基板２００の平面図（表面側）である。図１３は、図１２の線分Ｉ−Ｉにおける配線基板２００の一部断面図である。図１４は、配線基板２００の表面側に形成された接続端子Ｔ２の構成図である。図１４（ａ）は、接続端子Ｔ２の上面図である。図１４（ｂ）は、図１４（ａ）のＩＩ−ＩＩにおける断面図である。以下、図１２〜図１４を参照して配線基板２００の構成について説明するが、図１〜図３を参照して説明した配線基板１００と同一の構成については同一の符号を付して重複した説明を省略する。
（表面側の構成）
配線基板２００の表面側では、コア導体層２１と電気的に接続する蓋めっき層４１が形成され、この蓋めっき層４１と導体層３２及び導体層３２と導体層３４とが、それぞれフィルドビア４２及びフィルドビア４３により電気的に接続されている。フィルドビア４２，４３は、ビアホール４４ａとビアホール４４ａ内側にめっきにより充填されたビア導体４４ｂとを有する。また、ビルドアップ層３の最表層には、後述する接続端子Ｔ２だけが形成され、接続端子Ｔ２と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
配線基板２００の表面側では、コア導体層２１と電気的に接続する蓋めっき層４１が形成され、この蓋めっき層４１と導体層３２及び導体層３２と導体層３４とが、それぞれフィルドビア４２及びフィルドビア４３により電気的に接続されている。フィルドビア４２，４３は、ビアホール４４ａとビアホール４４ａ内側にめっきにより充填されたビア導体４４ｂとを有する。また、ビルドアップ層３の最表層には、後述する接続端子Ｔ２だけが形成され、接続端子Ｔ２と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
配線基板２００の表面側に形成された接続端子Ｔ２は、半導体チップの実装領域全体に配置された、いわゆるエリアバンプ型の接続端子となっている。接続端子Ｔ２は、半導体チップとの接続端子である。半導体チップは、この接続端子Ｔ２と電気的に接続されることにより配線基板２００に実装される。各接続端子Ｔ２は、充填部材４との接着性を向上させるために、その表面が粗化されている。接続端子Ｔ２の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。
また、接続端子Ｔ２は、ビルドアップ層３を構成する樹脂絶縁層３３との当接面に対向する第１の主面Ｆの外周に段差Ｌが形成され、この段差を含む接続端子Ｔ２の露出面は、金属めっき層Ｍにより覆われている。半導体チップを配線基板２００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ２とが電気的に接続される。なお、金属めっき層Ｍの代わりに、半田をコートしてもよく、防錆用のＯＳＰ処理を施してもよい。
接続端子Ｔ２への金属めっきＭの形成は、接続端子Ｔ２の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ２の主面Ｆの周囲に段差Ｌを形成した後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ２の露出面に金属めっき層Ｍを形成することで行う。なお、無電解置換めっきにより接続端子Ｔ２の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ２の露出面の金属が置換されて、金属めっき層Ｍが形成される。このため、接続端子Ｔ２の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子Ｔ２の主面Ｆの周囲に段差Ｌが形成される。
また、配線基板２００の複数の接続端子Ｔ２は樹脂絶縁層３３から突出しており、表面及び側面が露出している。このため、配線基板１００の接続端子Ｔ１と同様に、接続端子Ｔ２間を絶縁性部材である充填部材４で充填している。さらに、充填部材４は、ビルドアップ層３の表層に形成された複数の接続端子Ｔ２の各側面と密着した状態で、接続端子Ｔ２間に充填されている。
充填部材４の表面Ｈ１の表面粗さは、後述のソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くなっており、その表面粗さは、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍである。さらに、充填部材４の厚みＤ１は、接続端子Ｔ２の厚み（高さ）Ｄ３よりも薄くなっている。つまり、接続端子Ｔ１は、少なくとも一部が充填部材４の表面Ｈ１から突出している。なお、充填部材４は、第１の実施形態で説明した第１〜第４の充填方法により接続端子Ｔ２間に充填することができる。
ソルダーレジスト層５は、半導体チップの実装領域全体に配置された接続端子Ｔ２を露出させる開口５ａを有している。ソルダーレジスト層５の開口５ａは、同一開口内に複数の接続端子Ｔ２を配置するＮＳＭＤ形状となっている。ここで、ソルダーレジスト層５の上面Ｈ２の表面粗さは、充填部材４の表面Ｈ１の表面粗さ以下となっており、その表面粗さは、Ｒａ（中心線平均粗さ）で０．０２μｍ〜０．２５μｍ、又は、Ｒｚ（十点平均粗さ）で０．６μｍ〜５．０μｍである。
また、ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さは、ソルダーレジスト層５の上面Ｈ２の表面粗さよりも粗くなっている。このソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さは、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍであることが好ましい。ソルダーレジスト層５が有する開口５ａの内周面Ｈ３の表面粗さを、Ｒａ（中心線平均粗さ）で０．０６μｍ〜０．８μｍ、又は、Ｒｚ（十点平均粗さ）で１．０μｍ〜９．０μｍとすることで、開口５ａの内周面Ｈ３におけるアンダーフィルの流れ性がさらに向上する。このため、充填部材４の表面Ｈ１と、開口５ａの内周面Ｈ３との間にアンダーフィルが流れずにボイドが発生することをより効果的に防止することができる。
（裏面側の構成）
配線基板２００の裏面側では、コア導体層２２と電気的に接続する蓋めっき層１４１が形成され、この蓋めっき１４１と導体層１３２及び導体層１３２と導体層１３４とが、それぞれフィルドビア１４２及びフィルドビア１４３により電気的に接続されている。フィルドビア１４２，１４３は、ビアホール１４４ａとビアホール１４４ａ内側にめっきにより充填されたビア導体１４４ｂとを有する。
配線基板２００の裏面側では、コア導体層２２と電気的に接続する蓋めっき層１４１が形成され、この蓋めっき１４１と導体層１３２及び導体層１３２と導体層１３４とが、それぞれフィルドビア１４２及びフィルドビア１４３により電気的に接続されている。フィルドビア１４２，１４３は、ビアホール１４４ａとビアホール１４４ａ内側にめっきにより充填されたビア導体１４４ｂとを有する。
なお、第２の実施形態に係る配線基板２００が有する効果は、第１の実施形態に係る配線基板１００と同じである。
発明者らは、図４〜図１１を参照して説明した配線基板１００の作製方法により、２つの配線基板Ａ，Ｂを作製した。なお、配線基板１００の充填部材４は、図８を参照して説明した第４の充填方法により充填した。配線基板Ａと配線基板Ｂとは、充填部材４及びソルダーレジスト層５に異なる材料を使用した点が異なる。発明者らは、配線基板Ａ，Ｂを作製した後、半導体チップを実装してアンダーフィルの流れ性を確認した。
図１６は、実施例に係る配線基板の表面を拡大した画像である。図１６（ａ）は、配線基板Ａの充填部材４の表面Ｈ１の拡大画像である。図１６（ｂ）は、配線基板Ａのソルダーレジスト層５の上面Ｈ２の拡大画像である。
次に、発明者らは、作製した配線基板Ａ，Ｂの表面粗さを測定した。表１に、配線基板Ａ，Ｂの表面粗さ（Ｒａ）を、表２に配線基板Ａ，Ｂの表面粗さ（Ｒｚ）を、それぞれ示す。なお、Ｒａ，Ｒｚは、それぞれ１８点測定した値を平均している。以下の表１，表２の測定結果からは、配線基板Ａ，Ｂのどちらも、充填部材４の表面Ｈ１の表面粗さ（Ｒａ，Ｒｚ）がソルダーレジスト層５の上面Ｈ２の表面粗さ（Ｒａ，Ｒｚ）よりも粗いことがわかる。
次に発明者らは、作製した配線基板Ａ，Ｂに半導体チップを実装し、アンダーフィルの流れ性に問題がないことを確認した。また、アンダーフィルがソルダーレジスト層５の開口５ａから外側に流れ出さないことを確認した。
（その他の実施形態）
図１〜図３を参照して説明した配線基板１００及び図１２〜図１４を参照して説明した配線基板２００では、接続端子Ｔ１、Ｔ２間にそれぞれ充填する充填部材４の上面は、平坦（フラット）となっていたが、充填部材４の上面は、必ずしも平坦（フラット）である必要はなく、例えば、図１５に示すように、充填部材４の上面が丸みを帯びた、いわゆるフィレット形状となっていても、同様の効果を得ることができる。
図１〜図３を参照して説明した配線基板１００及び図１２〜図１４を参照して説明した配線基板２００では、接続端子Ｔ１、Ｔ２間にそれぞれ充填する充填部材４の上面は、平坦（フラット）となっていたが、充填部材４の上面は、必ずしも平坦（フラット）である必要はなく、例えば、図１５に示すように、充填部材４の上面が丸みを帯びた、いわゆるフィレット形状となっていても、同様の効果を得ることができる。
また、図１〜図３を参照して説明した配線基板１００及び図１２〜図１４を参照して説明した配線基板２００では、充填部材４及びソルダーレジスト層５を絶縁性樹脂で構成していたが、充填部材４及びソルダーレジスト層５を構成する材料は特に限定されず、絶縁性樹脂にシリカ等の粒状フィラーを添加した絶縁材料で構成してもよい。フィラーを含む絶縁材料で充填部材４及びソルダーレジスト層５を構成した場合には、フィラーの粒径を変えることにより、充填部材４の表面Ｈ１やソルダーレジスト層５の開口の内周面Ｈ３における表面粗さを任意の値に制御することが容易となる。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板１００，２００が半田ボールＢを介してマザーボード等と接続するＢＧＡ基板である形態について説明しているが、半田ボールＢの代わりにピンもしくはランドを設けた、いわゆるＰＧＡ（Pin Grid Array）基板もしくはＬＧＡ（Land Grid Array）基板として配線基板１００，２００をマザーボード等と接続するようにしてもよい。
また、本実施例では、第１の充填方法や第２の充填方法を採用した場合、充填部材４を形成した後にソルダーレジスト層５を形成しているが、ソルダーレジスト層５を形成した後に充填部材４を形成するようにしても良い。
１００，２００…配線基板、２…コア基板、３…ビルドアップ層、４…充填部材、５…ソルダーレジスト層、５ａ…開口、１３…ビルドアップ層、１４…ソルダーレジスト層、１４ａ…開口、２１，２２…コア導体層、２３…スルーホール、２４…スルーホール導体、２５…樹脂製穴埋め材、３１，３３…樹脂絶縁層、３２，３４…導体層、３５，３６…ビア、３７ａ…ビアホール、３７ｂ…ビア導体、３７ｃ…ビアパッド、３７ｄ…ビアランド、４１…蓋めっき層、４２，４３…フィルドビア、４４ａ…ビアホール、４４ｂ…ビア導体、１３１，１３３…樹脂絶縁層、１３２，１３４…導体層、１３５，１３６…ビア、１３７ａ…ビアホール、１３７ｂ…ビア導体、１３７ｃ…ビアパッド、１３７ｄ…ビアランド、１４１…蓋めっき層、１４２，１４３…フィルドビア、１４４ａ…ビアホール、１４４ｂ…ビア導体、Ｂ…半田ボール、Ｆ…主面、Ｌ…段差、Ｌ１，Ｌ２…金属配線、Ｌ１１，Ｌ１２…金属配線、Ｍ…金属めっき層、Ｔ１，Ｔ２，Ｔ１１…接続端子。
Claims (6)
- 絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、
前記積層体上に互いに離間して形成された複数の接続端子と、
前記複数の接続端子間に充填され、前記複数の接続端子の各側面の少なくとも一部と当接する充填部材と、
前記積層体上に積層され、前記複数の接続端子を露出する開口を有するソルダーレジスト層と、
を備え、
前記充填部材の表面粗さは、前記ソルダーレジスト層の上面の表面粗さよりも粗く、
前記ソルダーレジスト層が有する前記開口の内周面の表面粗さは、前記ソルダーレジスト層の上面の表面粗さよりも粗く、
前記充填部材と前記ソルダーレジスト層とが一体的に形成されることを特徴とする配線基板。 - 前記充填部材の表面粗さ（Ｒａ）は、０．０６μｍ〜０．８μｍであることを特徴とする請求項１に記載の配線基板。
- 前記ソルダーレジスト層の表面粗さ（Ｒａ）は、０．０２μｍ〜０．２５μｍであることを特徴とする請求項１又は請求項２に記載の配線基板。
- 前記充填部材は、ソルダーレジストとして機能することを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
- 前記接続端子は、少なくとも一部が前記充填部材の表面から突出していることを特徴とする請求項１乃至請求項４のいずれか１項に記載の配線基板。
- 前記ソルダーレジスト層の上面の高さは、前記接続端子の上面の高さよりも高いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の配線基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012112016A JP5502139B2 (ja) | 2012-05-16 | 2012-05-16 | 配線基板 |
| PCT/JP2013/002424 WO2013171965A1 (ja) | 2012-05-16 | 2013-04-10 | 配線基板 |
| EP13791078.2A EP2747529B1 (en) | 2012-05-16 | 2013-04-10 | Wiring board |
| CN201380002506.XA CN103733739B (zh) | 2012-05-16 | 2013-04-10 | 布线基板 |
| KR1020147001606A KR101523478B1 (ko) | 2012-05-16 | 2013-04-10 | 배선기판 |
| US14/235,729 US9179552B2 (en) | 2012-05-16 | 2013-04-10 | Wiring board |
| TW102117152A TWI601466B (zh) | 2012-05-16 | 2013-05-15 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012112016A JP5502139B2 (ja) | 2012-05-16 | 2012-05-16 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013239604A JP2013239604A (ja) | 2013-11-28 |
| JP5502139B2 true JP5502139B2 (ja) | 2014-05-28 |
Family
ID=49583398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012112016A Expired - Fee Related JP5502139B2 (ja) | 2012-05-16 | 2012-05-16 | 配線基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9179552B2 (ja) |
| EP (1) | EP2747529B1 (ja) |
| JP (1) | JP5502139B2 (ja) |
| KR (1) | KR101523478B1 (ja) |
| CN (1) | CN103733739B (ja) |
| TW (1) | TWI601466B (ja) |
| WO (1) | WO2013171965A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6037514B2 (ja) * | 2014-05-22 | 2016-12-07 | 日本特殊陶業株式会社 | 配線基板、配線基板の製造方法 |
| JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
| JP6230971B2 (ja) * | 2014-08-05 | 2017-11-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| JP2016207893A (ja) * | 2015-04-24 | 2016-12-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
| CN105376944A (zh) * | 2015-11-11 | 2016-03-02 | 广德宝达精密电路有限公司 | 一种提高印制板密度的加工工艺 |
| JP2017152536A (ja) * | 2016-02-24 | 2017-08-31 | イビデン株式会社 | プリント配線板及びその製造方法 |
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| TWI614862B (zh) * | 2017-01-13 | 2018-02-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| TWI771400B (zh) * | 2018-03-30 | 2022-07-21 | 南韓商Ｌｇ新能源股份有限公司 | 組裝孔結構 |
| CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP3050807B2 (ja) * | 1996-06-19 | 2000-06-12 | イビデン株式会社 | 多層プリント配線板 |
| JP3050812B2 (ja) * | 1996-08-05 | 2000-06-12 | イビデン株式会社 | 多層プリント配線板 |
| US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
| MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| CN100387103C (zh) * | 1999-08-12 | 2008-05-07 | Ibiden股份有限公司 | 多层印刷电路板和半导体器件 |
| JP2001274537A (ja) * | 2000-03-28 | 2001-10-05 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2002033567A (ja) * | 2000-07-14 | 2002-01-31 | Ngk Spark Plug Co Ltd | 基板の製造方法及び保持治具 |
| JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| JP2006216842A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | メモリカードおよびプリント配線板 |
| JP4538373B2 (ja) * | 2005-05-23 | 2010-09-08 | 日本特殊陶業株式会社 | コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 |
| KR20100025597A (ko) * | 2005-05-23 | 2010-03-09 | 이비덴 가부시키가이샤 | 프린트 배선판 |
| CN101854771A (zh) * | 2005-06-30 | 2010-10-06 | 揖斐电株式会社 | 印刷线路板 |
| CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| US7969005B2 (en) * | 2007-04-27 | 2011-06-28 | Sanyo Electric Co., Ltd. | Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor |
| JP5138277B2 (ja) * | 2007-05-31 | 2013-02-06 | 京セラＳｌｃテクノロジー株式会社 | 配線基板およびその製造方法 |
| US8502398B2 (en) * | 2007-10-05 | 2013-08-06 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor apparatus and method of manufacturing them |
| JP2009152317A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5020123B2 (ja) | 2008-03-03 | 2012-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US7985622B2 (en) * | 2008-08-20 | 2011-07-26 | Intel Corporation | Method of forming collapse chip connection bumps on a semiconductor substrate |
| TWI475932B (zh) * | 2008-09-29 | 2015-03-01 | Ngk Spark Plug Co | 帶有補強材之配線基板 |
| US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US8426959B2 (en) * | 2009-08-19 | 2013-04-23 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| JP2011138869A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法及び多層配線基板 |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP5566200B2 (ja) * | 2010-06-18 | 2014-08-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2012069629A (ja) * | 2010-09-22 | 2012-04-05 | Nec Casio Mobile Communications Ltd | プリント配線板の製造方法 |
| JP5547594B2 (ja) * | 2010-09-28 | 2014-07-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP5855905B2 (ja) * | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP5861262B2 (ja) * | 2011-03-26 | 2016-02-16 | 富士通株式会社 | 回路基板の製造方法及び電子装置の製造方法 |
| KR101177664B1 (ko) * | 2011-05-11 | 2012-08-27 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2012
- 2012-05-16 JP JP2012112016A patent/JP5502139B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-10 EP EP13791078.2A patent/EP2747529B1/en not_active Not-in-force
- 2013-04-10 WO PCT/JP2013/002424 patent/WO2013171965A1/ja active Application Filing
- 2013-04-10 KR KR1020147001606A patent/KR101523478B1/ko active IP Right Grant
- 2013-04-10 CN CN201380002506.XA patent/CN103733739B/zh not_active Expired - Fee Related
- 2013-04-10 US US14/235,729 patent/US9179552B2/en not_active Expired - Fee Related
- 2013-05-15 TW TW102117152A patent/TWI601466B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101523478B1 (ko) | 2015-05-27 |
| TWI601466B (zh) | 2017-10-01 |
| KR20140036005A (ko) | 2014-03-24 |
| JP2013239604A (ja) | 2013-11-28 |
| US9179552B2 (en) | 2015-11-03 |
| EP2747529B1 (en) | 2019-03-13 |
| CN103733739B (zh) | 2017-06-09 |
| WO2013171965A1 (ja) | 2013-11-21 |
| US20140196939A1 (en) | 2014-07-17 |
| TW201406243A (zh) | 2014-02-01 |
| EP2747529A1 (en) | 2014-06-25 |
| CN103733739A (zh) | 2014-04-16 |
| EP2747529A4 (en) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5502139B2 (ja) | 配線基板 | |
| JP5415632B2 (ja) | 配線基板 | |
| JP5341227B1 (ja) | 配線基板 | |
| JP5410580B1 (ja) | 配線基板 | |
| JP5913063B2 (ja) | 配線基板 | |
| JP2014078551A (ja) | 配線基板、配線基板の製造方法 | |
| JP2013105908A (ja) | 配線基板 | |
| JP2013048205A (ja) | 配線基板の製造方法 | |
| JP5913055B2 (ja) | 配線基板 | |
| JP2014089996A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5502139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |