CN115988730A - 部件承载件、以及部件承载件的制造方法和使用方法 - Google Patents

部件承载件、以及部件承载件的制造方法和使用方法 Download PDF

Info

Publication number
CN115988730A
CN115988730A CN202111202401.1A CN202111202401A CN115988730A CN 115988730 A CN115988730 A CN 115988730A CN 202111202401 A CN202111202401 A CN 202111202401A CN 115988730 A CN115988730 A CN 115988730A
Authority
CN
China
Prior art keywords
component carrier
metal
plating
hole
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111202401.1A
Other languages
English (en)
Inventor
周江峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202111202401.1A priority Critical patent/CN115988730A/zh
Priority to EP22196805.0A priority patent/EP4167692A3/en
Priority to US18/046,609 priority patent/US20230119480A1/en
Publication of CN115988730A publication Critical patent/CN115988730A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了部件承载件、以及部件承载件的制造方法和使用方法。部件承载件(100)包括：叠置件(102)，该叠置件(102)包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；以及位于叠置件(102)中的孔(108)，该孔(108)具有覆盖有金属(126)的第一孔部分(110)并且具有未覆盖有金属(126)的第二孔部分(112)，其中，第二孔部分(112)是由抗镀覆介电结构(114)和可非电镀覆的分离隔挡件(128)限定的。

Description

部件承载件、以及部件承载件的制造方法和使用方法
技术领域
本发明涉及部件承载件、制造部件承载件的方法以及使用方法。
背景技术
在配装有一个或更多个电子部件的部件承载件的产品功能不断增加以及这种电子部件的日益小型化以及待安装在部件承载件、比如印刷电路板上的电子部件的数量不断增多的背景下，正在采用具有多个电子部件的越来越强大的阵列状部件或封装件，这些阵列状部件或封装件具有多个接触部或连接部，其中，这些接触部之间的间隔越来越小。在操作期间去除由这种电子部件和部件承载件本身生成的热成为与日俱增的问题。同时，部件承载件应当具有机械稳固性和电气可靠性，以便即使在恶劣条件下也能够操作。
此外，当高频信号沿着部件承载件的布线结构传播时，可能会发生寄生效应(如插入损耗、失真等)。这可能会显著地降低移动通信系统等的整体性能。
发明内容
本发明的目的是提供一种在信号传输方面具有高性能的部件承载件。
为了实现上述目的，提供了根据本发明的各实施方式的部件承载件、制造部件承载件的方法和使用方法。
根据本发明的示例性实施方式，提供了一种部件承载件，其中，该部件承载件包括：叠置件，该叠置件包括至少一个电传导层结构和/或至少一个电绝缘层结构；以及位于该叠置件中的孔，该孔具有覆盖有金属的第一孔部分并且具有未覆盖有金属的第二孔部分，其中，第二孔部分是由抗镀覆介电结构和可非电镀覆的分离隔挡件限定的。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：提供叠置件，该叠置件包括至少一个电传导层结构和/或至少一个电绝缘层结构；在堆叠件中形成孔，该孔具有覆盖有金属的第一孔部分并且具有未覆盖有金属的第二孔部分；以及通过抗镀覆介电结构和可非电镀的分离隔挡件对第二孔部分进行限定。
根据本发明的又一示例性实施方式，具有上述特征的部件承载件用于高频和高速应用，特别地用于对射频(RF)信号进行传导，该射频(RF)信号特别地是具有高于1GHz的频率的射频信号。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够将一个或更多个部件容置在该部件承载件上和/或该部件承载件中以提供机械支撑和/或电连接的任何支撑结构。换句话说，部件承载件可以构造成用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件还可以是将以上提及的类型的部件承载件中的不同类型的部件承载件组合的混合板。
在本申请的上下文中，术语“叠置件”(容易制造的部件承载件的叠置件或者相应预制件或半成品的叠置件)可以特别地表示一系列形成在彼此的顶部上的两个或更多个层结构。例如，层叠置件的层结构可以通过层压、即施加热和/或压力而被连接。
在本申请的上下文中，术语“层结构”可以特别地表示公共平面内的连续的层、图案化的层或多个非连续的岛状件。
在本申请的上下文中，术语“孔”可以特别地表示凹部或开口，该凹部或开口部分地或完全地延伸穿过层叠置件并且相对于层叠置件的主表面和/或层叠置件的层结构垂直地或倾斜地定向。优选地，孔是竖向孔。特别地，孔可以是贯通孔，即为延伸穿过整个层叠置件的孔。替代性地，孔可以是盲孔，即为仅延伸穿过层叠置件的一部分的孔。在一个实施方式中，孔是中空的，即没有填充固体材料而是填充有气体、比如空气。在另一实施方式中，孔可以至少部分地填充有电介质、特别是低DK电介质。
在本申请的上下文中，术语“抗镀覆介电结构”可以特别地表示由金属被抑制、禁止或者不可能镀覆在其上的材料制成的电绝缘结构。优选地，不仅电镀可以在抗镀覆介电结构上被抑制、禁止或是不可能的，而且非电镀覆也可以在抗镀覆介电结构上被抑制、禁止或是不可能的。这可以通过提供由这样的非粘性或粘性非常差的介电材料制成的抗镀覆介电结构来实现：该介电材料优选地具有疏水特性，并且镀覆金属不会粘附在该介电材料上。抗镀覆介电结构的非极化特性也会是有利的。非电镀覆可以包括化学镀覆和溅射。化学镀覆可以指的是形成金属涂层、例如通过金属阳离子在液体浴中的自催化化学还原而形成金属涂层的化学处理。溅射可以表示为这样的沉积处理：在该沉积处理中，在固体材料自身被高能粒子、例如等离子体或气体的高能粒子轰击之后，固体材料的微观粒子从固体材料的表面喷射出。电镀可以表示伴随有电流或电压的施加的镀覆。电镀的一个有利示例是使用流电镀浴中的电的流电镀覆。为了将电传导材料电镀并且特别是流电镀覆在通过非电镀覆形成的种子层上，可以使用水基溶液或电解质，该水基溶液或电解质包含待作为离子(例如，作为溶解的金属盐)沉积的金属。第一电极(特别地，阳极)与待制造为第二电极(特别地，阴极)的部件承载件的预制件之间的电场可以迫使(特别地，带正电荷的)金属离子移动至第二电极(特别地，阴极)，在第二电极处，金属离子放出自身的电荷并将自身作为金属材料沉积在贯通孔的表面上。然而，抗镀覆介电结构可以构造成既不允许非电镀覆也不允许电镀。
在本申请的上下文中，术语“可非电镀覆的分离隔挡件”可以特别地表示用于金属材料的物理和电隔挡件，该物理和电隔挡件有助于防止孔部分被金属涂覆、特别是通过电镀而被金属涂覆。例如，分离隔挡件可以由叠置件的表面部分或叠置件中的凹部形成，原则上金属可以通过非电镀覆沉积在该表面部分和凹部上，但该表面部分或凹部仍有助于抑制或禁止金属材料沉积或施加至第二孔部分。因此，可非电镀覆的分离隔挡件原则上可以适于由通过非电镀覆提供的金属覆盖，但仍用作防止金属到达第二孔部分、特别是在电镀(例如，流电镀覆)期间到达第二孔部分的间隔件。例如，可非电镀覆的分离隔挡件可以由部件承载件的叠置件的电绝缘层结构(例如，由可选地包括增强颗粒的树脂制成，该树脂例如为预浸料或FR4)的表面部分形成，所述表面部分在容易制造的部件承载件中未被金属覆盖(其中，例如，临时金属可以在形成可镀覆的分离隔挡件期间被从所述表面部分去除)。优选地，可非电镀覆的分离隔挡件可以由介电材料制成或者可以具有不可电镀的介电表面。
在本申请的上下文中，术语“高频应用”可以特别地表示由部件承载件完成或者部件承载件对其有贡献的任务，其中，该任务可以涉及射频信号的处理。这种无线电信号或高频信号可以是在用于通信的频率范围内沿着布线结构(该布线结构可以包括叠置件的电传导层结构的水平迹线和第一孔部分中的金属)传播的电信号或电磁信号、或者是其他信号。特别地，射频(RF)信号可以例如具有在从100MHz至300GHz的范围内、特别是在从20GHz至120GHz的范围内的频率。
根据本发明的示例性实施方式，可以提供在处理高频信号方面具有优异性能的部件承载件。有利地，这可以通过在部件承载件中设置这样的孔来实现：该孔具有以限定的方式由金属覆盖的第一孔部分，而第二孔部分可以设置成可靠地不具有金属。优选地，金属化的第一孔部分与无金属的第二孔部分之间的接合部可以与水平导电迹线电连接。因此，可以提供无断头线(stub)的部件承载件。这种断头线可以是人为造成(artificial)的电传导结构，该电传导结构通常可以作为由于金属化孔的背钻而形成的人工痕迹出现在高频部件承载件中。根据本发明的示例性实施方式，通过抗镀覆介电结构和可非电镀覆(并且优选地，不可电镀)的分离隔挡件的组合提供，对金属化孔的背钻的这种需要可以变得不必要。更具体地，抗镀覆介电结构可以在叠置件处暴露，使得在镀覆期间、即在非电镀覆期间或在电镀期间，所述介电结构不能够被金属覆盖。描述性地讲，所述抗镀覆介电结构可以在第一孔部分与第二孔部分之间限定一个传导路径断点以用于在空间上对允许金属化的孔区域进行控制，因为第一孔部分中的金属沉积可以停止在抗镀覆介电结构处。然而，抗镀覆介电结构的粘性可以相对于叠置件的其他材料的粘性而言较差，并且抗镀覆介电结构还会在部件承载件中引入异物。为了确保叠置件内的适当的层内结构粘附并且为了在部件承载件中仅引入少量异物，可以通过可非电镀覆的但优选地不可电镀的分离隔挡件而非通过另外的抗镀覆介电结构来限定出用于防止第二孔部分中的金属沉积的第二传导路径断点。这种可非电镀覆的分离隔挡件可以由其上可进行非电镀覆的材料制成，但这种可非电镀覆的分离隔挡件可以处理以使延伸至第二孔部分的金属路径中断。通过采取这种措施，可以对覆盖有金属的第一孔部分和未覆盖有金属的第二孔部分进行精确地限定，而不会损害部件承载件的机械完整性且不会将过多量的异物引入部件承载件中。因此，可以防止人工痕迹比如断头线的形成，使得可以获得具有低信号损耗和优异高频特性的部件承载件。
在下文中，将对部件承载件和方法的进一步示例性实施方式进行说明。
在实施方式中，第一孔部分排布有金属。特别地，整个中空的筒形第一孔部分可以连续地覆盖有金属、比如铜。
在实施方式中，抗镀覆介电结构嵌置在叠置件中并且在第一孔部分与第二孔部分之间的接合部处是暴露的。将抗镀覆结构嵌置在叠置件中可以保持粘性差的表面部分非常小以及因此保持叠置件中的异物量非常小。此外，使孔内的抗镀覆介电结构暴露允许精确地限定出金属沉积停止的位置。特别地，通过避免抗镀覆材料位于叠置件的前层和后层上，可以改善部件承载件的外观和粘合特性。即使当抗镀覆介电结构是由生物危害性和/或挥发性的材料制成时，在抗镀覆介电结构嵌置在叠置件的内部并且仅在孔的环形部分处暴露的情况下，抗镀覆介电结构可以相对于用户而言被屏蔽。
在实施方式中，分离隔挡件位于叠置件的主表面处。这简化了分离隔挡件的处理。
在实施方式中，抗镀覆介电结构包括平坦的垫。例如，垫型抗镀覆介电结构包括介电环结构。更具体地，抗镀覆介电结构可以是这样的电绝缘环：该电绝缘环嵌置在叠置件中并且在孔中周向地暴露在第一孔部分与第二孔部分之间的接合部处。例如，这种平坦的抗镀覆介电结构可以通过层压而被按压在叠置件内。
在另一实施方式中，抗镀覆介电结构包括嵌体。例如，抗镀覆介电结构可以是粘性差的材料块或者是部分或全部涂覆有粘性差的非镀覆材料的块并且嵌置叠置件中。这种嵌体可以提供附加功能，例如当粘性差的非镀覆材料涂覆由金属(比如，铜)制成的或由陶瓷(比如，氮化铝)制成的高导热块时提供冷却功能。
在实施方式中，抗镀覆介电结构形成在连接至金属迹线的金属垫上。金属垫和金属迹线可以形成叠置件的电传导层结构的一部分。具体地，两个环形垫可以叠置在彼此的顶部上，例如，介电抗镀覆环可以形成在连接至水平延伸的金属迹线的金属环上。信号(比如，高频信号)然后可以经由金属环而在迹线与第一孔部分中的金属之间传播。同时，介电抗镀覆环可以禁止延伸到第二孔部分中的不期望的金属断头线的形成。
在实施方式中，分离隔挡件包括在外侧处由金属结构限界的无金属区域、特别是环形无金属区域。例如，分离隔挡件可以通过对叠置件的主表面上的金属层进行光刻图案化而形成，从而形成没有金属的环而使通向第二孔部分的传导路径断开，并且从而确保第二孔部分保持不具有金属、特别是在电镀过程期间保持不具有金属。
在实施方式中，可以优选的是，部件承载件包括与抗镀覆介电结构连接的电传导环结构，并且该抗镀覆介电结构优选地构造为介电环结构。优选地，电传导环结构是与第一孔部分中的金属连接的。这同时确保了电传导环结构与水平迹线之间的全周向电耦合、以及全周向地禁止金属不期望地延伸到第二孔部分中。
在实施方式中，抗镀覆介电结构是疏水性的。因此，可以防止水溶液在湿法处理、比如流电镀覆期间粘附至抗镀覆介电结构。
在实施方式中，抗镀覆介电结构包括以下各者中的至少一者：松脱墨、聚四氟乙烯和聚酰亚胺。例如，这种非粘性或粘性差的结构可以由特氟隆(Teflon)、聚酰亚胺、蜡质材料或合适的清漆制成。作为松脱墨的材料可以实现为抗镀覆结构，该抗镀覆结构通常可以用于通过将松脱墨层嵌置在叠置件中并通过对叠置件部件进行周向切割而在叠置件中形成腔，所述叠置件部件在其底侧部处没有粘附至松脱墨并且因此可以从叠置件的其余部分取出。
在实施方式中，孔在第一孔部分和第二孔部分中具有均匀的厚度或具有基本恒定的直径。这可以是用于通过使用旋转机械钻头进行钻孔而形成整个孔的钻孔过程的结果。因此，圆筒形的钻孔可以形成为由叠置件的连续无台阶内表面区域限界的堆叠件孔。这与传统方法相反，在传统方法中，可以通过背钻来缩短常规出现的断头线，背钻可能涉及使用从背侧穿透到叠置件孔中的第二机械钻，与先前形成整个孔的机械钻相比，第二机械钻具有更大的直径。孔的连续直径可以进一步促进部件承载件的优异高频特性，因为孔的连续直径可以防止高频信号的损耗。例如，孔的直径可以不大于400μm，特别地可以在从150μm至400μm的范围内，例如可以为200μm。
在实施方式中，抗镀覆介电结构的厚度在从10μm至50μm的范围内，特别地在从20μm至30μm的范围内。因此，已经非常薄的抗镀覆介电层对于将第一孔部分相对于第二孔部分可靠地限界而言是足够的。通过采取这种措施，可以防止部件承载件中出现分层或翘曲的趋势。此外，通过采取这种措施，可以保持部件承载件中的异物量较少。
在实施方式中，第一孔部分中的金属延伸至叠置件的主表面并沿着叠置件的主表面延伸。例如，第一孔部分中的金属和金属沿着叠置件的主表面(特别地，底部主表面)的延伸部的横截面图可以在横截面图中在孔的两个侧壁中的每个侧壁处呈L形(参见例如图1)。与可以和水平导电迹线连接的金属垫组合，可以在横截面图中在贯通孔的两个相对侧壁中的每个侧壁处获得大致C形的电传导结构(再次参见图1，作为示例)。所述大致C形的电传导结构可以用于在部件承载件的操作期间的信号传输、特别是用于高频信号传输。
在实施方式中，部件承载件构造为无断头线的射频部件承载件。示例性实施方式的要点在于实现抗镀覆介电结构和可非电镀覆的分离隔挡件的组合，以完全避免铜筒形件的常规出现的无用部分(也表示为断头线)出现在印刷电路板(PCB)或其他类型的部件承载件中的镀覆贯通孔中。当高速信号沿着路径在各层之间行进时，高速信号可能会失真。如果信号层使用导致断头线并且断头线过长，则失真变得显著。有利地，根据本发明的示例性实施方式，完全消除断头线可以确保部件承载件的HF特征的更稳定且可重复的性能。
在实施方式中，第二孔部分在抗镀覆介电结构与分离隔挡件之间延伸。更具体地，抗镀覆介电结构可以限定第二孔部分的一个端点。当分离隔挡件延伸至孔时，分离隔挡件可以限定第二孔部分的第二端点。然而，分离隔挡件也可以设置在叠置件的主表面上并且因此与第二孔部分间隔开，使得分离隔挡件可以通过第二孔部分和所述主表面的连接表面部分而与抗镀覆介电结构间隔开。
在实施方式中，部件承载件仅包括单个抗镀覆介电结构。由于可非电镀覆的分离隔挡件的存在(与抗镀覆介电结构相比，可非电镀覆的分离隔挡件适用于非电镀覆)，仅一个抗镀覆介电结构就足以精确地限定出孔的未被金属覆盖的第二孔部分的空间延伸范围。因此，可以保持部件承载件中的异物量非常少。此外，部件承载件的叠置件内粘合可以通过对部件承载件的粘性差的材料进行严格限制而保持完好无损，而不会损害部件承载件的高频性能。
在实施方式中，抗镀覆介电结构将第二孔部分与覆盖第一孔部分的金属分离。换句话说，抗镀覆介电结构可以精确地限定出第一孔部分与第二孔部分之间的接合部，因为第一孔部分上的金属沉积将精确地停止在抗镀覆介电结构处，而不会无意地延伸到第二孔部分中。描述性地讲，抗镀覆介电结构可以构成用于生长金属的不可桥接的间隔件。
在实施方式中，分离隔挡件将第二孔部分与位于孔的外部的金属结构分离。叠置件的主表面上的这种金属结构可以例如形成部件承载件的外部电路径，从而允许将部件承载件与电子外围件电连接。分离隔挡件可以防止这种外部金属结构与孔中的金属之间的不期望的信号传播。
在实施方式中，所述金属结构为多层结构。例如，金属结构可以是双层结构或三层结构。例如，多层结构可以包括层压到叠置件的电绝缘层结构上的金属箔(比如，铜箔)的一部分。多层结构还可以包括种子层的一部分，该种子层是通过就在第一孔部分中形成金属而言的非电镀覆而形成的并且还延伸至叠置件的除了孔以外的表面部分。此外，多层结构可以包括面板镀覆结构或表面处理部。因此，分离隔挡件还保证了根据需要形成金属结构的自由性。
在实施方式中，分离隔挡件是不可电镀的，即，分离隔挡件不适合在经受电镀、特别是流电镀覆时被金属覆盖。由于不能够允许将金属电镀在分离隔挡件上，因此分离隔挡件可以有效地用作用于防止金属通过电镀而沉积在分离隔挡件自身上和第二孔部分中的抑制件，第二孔部分在一侧处由不可电镀的分离隔挡件限界。为了使分离隔挡件不可电镀，分离隔挡件可以例如形成为叠置件的介电表面部分、即叠置件的暴露的电绝缘层结构的表面部分。
在实施方式中，第二孔部分是通过抗镀覆介电结构和分离隔挡件而被电隔离的并且在抗镀覆介电结构与分离隔挡件之间被隔离。有利地，通过抗镀覆介电结构和分离隔挡件的相互作用而导致的沿着第二孔部分的传导路径的这种断开使得第二孔部分在电镀期间无法被金属覆盖，并且从而使得第二孔部分能够形成为不具有断头线。因此，可以获得在高频信号传输期间具有低损耗行为的部件承载件。
在实施方式中，该方法包括通过光刻形成分离隔挡件。例如，这种光刻处理可以对位于叠置件的主表面上的先前连续的金属层进行图案化。当从叠置件的表面部分、特别是环形表面部分选择性地去除这种金属层时，分离隔挡件可以不费力地形成。例如，光刻处理可以使用掩模来对抗蚀部层进行图案化，并且然后可以选择性地将下方的金属层的暴露表面区域蚀刻掉。
在实施方式中，该方法包括：通过将金属非电镀覆在第一孔部分和第二孔部分两者中而对第一孔部分和第二孔部分进行处理，接着，将金属电镀在第一孔部分中而不电镀在第二孔部分中，以及接着，进行金属蚀刻以将第二孔部分中的非电镀覆的金属去除。通常，金属可以在非电镀覆期间基本上沉积在叠置件的除了抗镀覆介电结构以外的任何暴露表面上。然后，分离隔挡件可以通过如下方式形成：将表面金属图案化成使得分离隔挡件与抗镀覆介电结构之间的任何金属都与叠置件的其他金属结构是电去耦的。此后，可以通过将电流施加至叠置件的金属结构上或施加在叠置件的金属结构之间来执行电镀处理，其中，该金属结构不包括分离隔挡件与抗镀覆介电结构之间的包含第二孔部分的区域，但是包括与第一孔部分电连接的区域。这可以在第一孔部分中形成金属。为了去除第二孔部分中的任何非电镀覆的金属，则可以执行蚀刻处理，该蚀刻处理可以从任何表面以这样的程度非选择性地去除一定厚度的金属：即，使得第二孔部分不具有金属而大量的金属至少保留在第一孔部分中的程度。
在实施方式中，该方法包括：使分离隔挡件形成为环形凹部，该环形凹部在外侧处由叠置件上的金属结构限界并且在内侧处由部分地位于叠置件上且部分地位于在叠置件中的另外的临时金属结构限界。例如，外部金属结构可以实现容易制造的部件承载件与电子外围件的电耦合。与此相反，由于在制造过程期间的非选择性非电镀覆而还可能在半成品中延伸到第二孔部分中的仅临时的金属结构(例如，厚度低于5μm、且特别是低于1μm的薄种子层)可以在完成部件承载件的制造之前被去除(并且因此可以表示为临时金属结构)。
在实施方式中，该方法包括：在叠置件的外部第一主表面处和/或在第二孔部分中形成具有至少一个金属环结构的临时金属结构。这种临时金属结构在图6和图7中示出，并且这种临时金属结构可以在部件承载件被容易地制造成之前部分地或全部地去除。因此，该方法可以包括：在完成部件承载件的制造之前，将临时金属结构的至少一部分去除。因此，当制造过程完成时，至少第二孔部分可以变得完全没有金属。
在实施方式中，该方法包括：通过钻孔、特别是通过机械钻孔来形成孔。尽管在某些实施方式中可以通过蚀刻或激光钻孔来形成孔，但机械钻孔会是优选的，因为这可以允许甚至在非常厚的部件承载件中形成孔且允许该孔在其整个竖向延伸部上具有连续的直径。
在实施方式中，部件承载件是用于5G(或更高版本，例如6G)的。根据5G标准的移动无线通信涉及每次传输很高数据量的高频传输，并且因此需要在高频行为方面具有优异的特性。根据本发明的示例性实施方式的部件承载件满足这些越来越高的要求。第五代(5G)网络具有较高的移动数据速率，特别地是远高于100Mb/s的移动数据速率。当实现根据本发明的示例性实施方式的部件承载件时，第五代通信网络可以体验卓越的网络传输保真度。
在实施方式中，部件承载件用于在从100MHz至300GHz的范围内的高频应用，特别地是在从20GHz至120GHz的范围内的高频应用。特别地，对于这种高频率而言，信号传输对断头线引起的寄生效应是特别敏感的。根据本发明的示例性实施方式的部件承载件的高RF性能允许低损耗信号传输，即使在这种高频值的情况下也允许低损耗信号传输。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个电传导层结构的叠置件。例如，部件承载件可以是所提到的电绝缘层结构和电传导层结构的层压件，该层压件特别地通过施加机械压力和/或热能而形成。所提到的叠置件可以提供能够为另外的部件提供大安装表面并且仍然非常薄和紧凑的板状部件承载件。术语“层结构”可以特别地表示在公共平面内的连续的层、图案化的层或多个非连续的岛状件。
在实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基底。此外，特别地，作为嵌入式电子部件的示例的裸晶片(die)由于该裸晶片的厚度小而可以方便地嵌入到薄板、比如印刷电路板中。
在实施方式中，部件承载件构造为包括以下各者中的一者：印刷电路板、基板(特别是IC基板)和中介层。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过例如通过施加压力和/或通过供给热能而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。可以通过例如通过激光钻孔或机械钻孔形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行填充从而形成作为孔连接部的过孔，使得各个电传导层结构以期望的方式彼此连接。除了可以嵌入到印刷电路板中的一个或更多个部件以外，印刷电路板通常构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以包括具有增强纤维(比如，玻璃纤维)的树脂。
在本申请的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB而言，基板可以是相对较小的部件承载件，该部件承载件上可以安装一个或更多个部件并且该部件承载件可以用作一个或更多个芯片与另一PCB之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是电子部件)大致相同的尺寸(例如，在芯片尺寸封装(CSP)的情况下)。更具体地，基板可以理解为这样的承载件：用于电连接件或电网的承载件以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是传导通道，而竖向连接件可以是例如钻孔。这些横向连接件和/或竖向连接件布置在基板内并且可以用于提供已容置部件或未容置部件(比如裸晶片)、特别是IC芯片与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以包括具有增强颗粒(比如，增强球状件，特别是玻璃球状件)的树脂。
基板或中介层可以包括至少一层以下各者或由至少一层以下各者构成：玻璃；硅(Si)；感光的或可干蚀刻的有机材料、如环氧基积层材料(比如，环氧基积层膜)；或者聚合物化合物、如聚酰亚胺、聚苯并恶唑或苯并环丁烯-功能聚合物。
在实施方式中，所述至少一个电绝缘层结构包括以下各者中的至少一者：树脂(比如，增强树脂或非增强树脂、例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯树脂、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料(比如，FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(PTFE、特氟隆(Teflon)
Figure BDA0003305468560000141
)、陶瓷以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强结构，比如网状物、纤维或球状件。尽管预浸料、特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料、特别是环氧基积层膜或感光介电材料。对于高频应用，高频材料、比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他低的、非常低的或超低的DK材料可以在部件承载件中实现为电绝缘层结构。
在实施方式中，电传导层结构中的至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯和钨。尽管铜通常是优选的，但是其他材料或其涂覆变型、特别是涂覆有超导材料、比如石墨烯也是可以的。
可以可选地表面安装在叠置件上和/或嵌入在叠置件中的至少一个部件可以选自：非电传导嵌体、电传导嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、光引导元件(例如，光波导或光导体连接件)、光学元件(例如，透镜)、电子部件或其组合。例如，该部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如，DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光耦合器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌入在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)或者可以是顺磁性元件。然而，该部件还可以是基板、中介层或例如呈板中板构型的其他部件承载件。该部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部中。此外，还可以使用其他部件、特别是产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在实施方式中，部件承载件是层压型部件承载件。在这种实施方式中，部件承载件是通过施加压力和/或热而被叠置并连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行加工之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构(特别是通过层压)将经加工的层结构的一个主表面或相反的两个主表面对称地或不对称地覆盖。换句话说，可以持续堆叠，直到获得期望的层数为止。
在具有电绝缘层结构和电传导层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成比如阻焊剂并且随后对阻焊剂的层进行图案化以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分将用于使部件承载件电耦合至电子外围件。部件承载件的用阻焊剂保持覆盖的表面部分、特别是包含铜的表面部分可以被有效地保护以防氧化或腐蚀。
在表面处理方面，还可以选择性地将表面处理部施加至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(比如，焊盘、传导迹线等，特别是包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件的可靠性较低。此外，表面处理部可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部可以例如通过焊接而实现与一个或更多个部件的接合过程。用于表面处理部的合适材料的示例是有机可焊性防腐剂(OSP)、非电镍浸金(ENIG)、金(特别是硬金)、化学锡、镍金、镍钯、非电镍浸钯浸金(ENIPIG)等。
本发明的以上限定的方面和其他方面通过将在下文中描述的实施方式的示例变得明显并且参照这些实施方式的示例进行说明。
附图说明
图1示出了根据本发明的示例性实施方式的部件承载件的横截面图。
图2和图3示出了在制造根据图1的部件承载件期间获得的结构的三维图。
图4至图6示出了在制造根据图1的部件承载件期间获得的结构的横截面图。
图7示出了在制造根据图1的部件承载件期间获得的结构的平面图。
图8和图9示出了在制造根据图1的部件承载件期间获得的结构的横截面图。
图10至图14示出了在制造根据本发明的另一示例性实施方式的部件承载件期间获得的结构。
图15是根据本发明的示例性实施方式的在制造期间的部件承载件的示意图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
在将参照附图对示例性实施方式进行更详细的描述之前，将对已经研发出本发明的示例性实施方式所基于的一些基本考虑进行总结。
高频PCB型部件承载件、特别是用于5G应用且特别是用于基站或小小区(smallcell)的高频PCB型部件承载件通常是多层部件承载件(例如，具有多于14的层)。常规地，这种部件承载件需要对镀覆的贯通孔进行背钻以将孔壁的过多铜去除，从而满足关于信号完整性的严格要求。随着对PCB的要求越来越高，线密度可能会增加，并且背钻的最小孔尺寸可能减小。使用传统工艺可能难以或者甚至不可能满足如此严格的要求。
在传统的背钻方法中，可以在对叠置件进行层压之后在该叠置件中钻出孔，继而可以进行非电镀铜的形成。在随后的电镀之后，可以进行背钻以去除过多的铜，但一些不需要的铜可能仍会留下。该孔可以通过机械钻孔而产生。通过背钻调整深度和断头线的长度是难以控制的。特别是对于小孔而言，可能存在出现阻塞问题的高风险。
根据本发明的示例性实施方式，提供了一种部件承载件(比如，印刷电路板PCB)，该部件承载件包括叠置件和位于叠置件中的贯通孔，所述贯通孔的一部分未覆盖有金属，但所述贯通孔的另一部分覆盖有金属。有利地，未覆盖的部分可以由具有非粘性抗镀覆特性的一个嵌入电介质、以及介电分离隔挡件限定，从而使未覆盖的孔部分与叠置件的其他电传导结构之间的电传导连接失效。这种构型允许仅在覆盖的孔部分中沉积大量金属，并且允许在完成部件承载件的制造时保持未覆盖的孔部分可靠地不具有金属。这允许制造出这样的无断头线的部件承载件：该部件承载件在该部件承载件的高频行为和性能方面具有优异特性。因此，RF(射频)应用中的信号损耗可以显著地减小，特别是在高层数目的PCB中。描述性地讲，可以提供这样一种PCB制造方法：该PCB制造方法能够选择性地去除部分铜以形成具有仅部分覆盖的内部侧壁的镀覆贯通孔。
在本发明的优选实施方式中，抗镀覆介电结构仅在叠置件的内层中使用并且抗镀覆介电结构可以与分离隔挡件(该分离隔挡件可以由光刻处理限定)协同地组合，以使在容易制造的部件承载件中孔的保持不具有金属的第二孔部分中的电传导路径断开。这使得可以选择性地对第一孔部分进行电镀而不会对第二孔部分进行电镀。通过将抗镀覆材料仅实施作为叠置件的内层，可以获得良好的可靠性性能。根据本发明的示例性实施方式，抗镀覆材料可以避免麻烦的背钻处理。此外，在根据本发明的示例性实施方式的部件承载件中不会出现孔阻塞问题和未配准风险。还有利地，与传统的背钻处理相比，根据示例性实施方式的制造工艺明显是更稳定的。特别地，本发明的示例性实施方式可以特别地应用于需要对孔壁进行部分镀覆的高密度集成(HDI)部件承载件和/或多层板(MLB)部件承载件。
更具体地，本发明的示例性实施方式将绝缘环实施作为除抗镀覆涂层之外的分离隔挡件，以使容易制造的部件承载件中的应当保持不具有金属的整个部分中的传导路径断开。为了形成分离隔挡件，可以实施光刻处理以将传导路径断开。本发明的示例性实施方式也可以在没有种子材料的情况下执行。由于所描述的制造方法，可以在不形成过孔筒形断头线(via barrel stub)的情况下制造部件承载件，这可以有利地消除对背钻的需要。更有利地，电镀层上不会留下涂覆残留物。
图1示出了根据本发明的示例性实施方式的部件承载件100的横截面图。
图示的部件承载件100可以是板状层压型部件承载件，比如印刷电路板(PCB)。图1示出了层压的叠置件102，该叠置件102包括电传导层结构104和电绝缘层结构106(参照细节134)。例如，电绝缘层结构106可以是平行的介电层。例如，电传导层结构104可以包括图案化的铜箔(即，图案化的金属层)和竖向贯通连接部，例如铜填充的激光过孔。电绝缘层结构106可以包括树脂(比如，环氧树脂)，该树脂中可选地包括增强颗粒(例如，玻璃纤维或玻璃球状件)。例如，电绝缘层结构106可以由预浸料或FR4制成。层结构104、106可以通过层压、即施加压力和/或热而被连接。就下文中描述的部件承载件100的构型而言，该部件承载件100特别适合用于高频应用。
此外，部件承载件100包括延伸穿过整个叠置件102、即延伸穿过该叠置件的所有层结构104、106的竖向孔108(替代性地，倾斜孔，未示出)。替代性地，孔108也可以是盲孔，该盲孔具有封闭的底部，从而仅延伸穿过层结构104、106的一部分(未示出)。孔108可以通过利用钻头穿过叠置件102进行机械钻孔而形成，并且因此，孔108可以沿着该孔的整个竖向延伸部(extension)具有恒定的直径。如所示出的，孔108具有用金属126完全覆盖的第一孔部分110(根据图1的下孔部分)，并且具有完全没有用金属126覆盖的第二孔部分112(根据图1的上孔部分)。第一孔部分110从叠置件102的底部主表面122向上延伸直至抗镀覆介电结构114。第二孔部分112从抗镀覆介电结构114向上延伸直至叠置件102的上部主表面120。金属126例如可以是铜。第二孔部分112的由叠置件102的电绝缘材料限界的介电侧壁是用附图标记116示出的。因此，竖向孔108构造为仅部分镀覆的贯通孔。
第二孔部分112的竖向延伸部是由抗镀覆介电结构114和可非电镀覆但不可电镀的分离隔挡件128限定的。抗镀覆介电结构114可以通过印刷不粘附镀覆金属的粘性差的或非粘性的材料而被施加，而分离隔挡件128可以以光刻的方式限定。对于高精度应用而言，可以使用激光直接成像(LDI)设备来施加抗镀覆介电结构114。在第二孔部分112的底侧部上进行镀覆期间，所描述的抗镀覆介电结构114的形成可以将传导路径断开。在第二孔部分112的顶侧部上进行镀覆期间，分离隔挡件128的光刻形成可以将传导路径断开，在此，该分离隔挡件128构造为位于叠置件102的主表面120上的围绕孔108的介电表面区域。
如图1中所示，抗镀覆介电结构114限定第二孔部分112的下端部。抗镀覆介电结构114由粘性差或甚至非粘性的材料、比如聚四氟乙烯或聚酰亚胺制成，并且因此抗镀覆介电结构114构造成使得在金属的非电镀覆或电镀期间没有金属材料保留在抗镀覆介电结构114上。有利地，抗镀覆介电结构114是疏水性的使得：例如在用于在第一孔部分110和下面描述的镀覆结构138中形成金属126的主要部分的流电镀覆期间，没有水溶液保留在抗镀覆介电结构114上。有利地，抗镀覆介电结构114的厚度d可以是非常小的，例如是25μm。该厚度可以足够大的以确保：在用于形成镀覆金属126的电镀期间，抗镀覆介电结构114可靠地使沿着孔108的竖向延伸部的传导路径断开。同时，该厚度是足够小的以确保：叠置件102内的层内粘附力保持足够高以避免分层等。出于该原因并且为了保持部件承载件100的内部中的异物较小，还有利的是，在叠置件102中仅设置单个抗镀覆介电结构114。
与抗镀覆介电结构114相反，可非电镀覆的分离隔挡件128的介电表面(例如，FR4表面)具有足够的粘附能力并且因此适于用通过非电镀覆形成的金属覆盖。此处，可非电镀覆的分离隔挡件128在叠置件102的上部主表面120处被实施为叠置件102的电绝缘环形的暴露表面部分。因此，分离隔挡件128位于叠置件102的上部第一主表面120处(或者替代性地，位于下部第二主表面122处，未示出)。更具体地，可非电镀覆的分离隔挡件128对应于叠置件102的主表面120的以周向封闭的方式围绕孔108的环形介电表面区域。例如，对应于可非电镀覆的分离隔挡件128的表面可以是环氧树脂，该环氧树脂可选地与增强玻璃结构(比如，纤维或球状件)组合。可非电镀覆的分离隔挡件128是与第二孔部分112的上端部竖向对准的。
仍参照图1，第一孔部分110连续地排布有金属126。例如，金属126可以在孔108的位于第一孔部分110中的侧壁上形成中空的筒形结构(比如，铜筒形件)。
如所示出的，抗镀覆介电结构114嵌置在叠置件102中并且仅在第一孔部分110与第二孔部分112之间的接合部118处是暴露的。在本实施方式中，抗镀覆介电结构114包括成形为环状件的平坦垫。介电垫型抗镀覆介电结构114直接形成在电传导环结构124上，该电传导环结构124实施为环形金属垫并且连接至水平延伸的金属迹线(图1中不可见，参照图2中的附图标记144)。可非电镀覆的电传导环结构124是与镀覆金属126物理连接且电耦合的。
更具体地，分离隔挡件128对应于叠置件102的上部主表面120上的环形无金属表面区域。构成分离隔挡件128的所述环形无金属区域在所述环形无金属区域的侧向内侧处由孔108的上端部限定。此外，构成分离隔挡件128的所述环形无金属区域在所述环形无金属区域的侧向外侧处由金属结构130限定。在所示的实施方式中，金属结构130是多层结构。例如，金属结构130可以包括其上具有镀覆结构138的图案化金属箔136。
还如图1中所示，第一孔部分110中的金属126延伸直至叠置件102的下部主表面122并沿着叠置件102的下部主表面122的一部分延伸。金属126的沿着下部主表面122的一部分的水平延伸部可以是多层结构，该多层结构包括其上具有上述镀层结构138的另外的图案化金属箔140。
通过确保层126沿着第一孔部分110的整个侧壁向上仅延伸至与水平迹线(未示出)直接连接的电传导环结构124而不延伸到电传导环结构124上方的第二孔部分112中，可以获得无断头线的射频部件承载件100。由于金属材料的断头线没有向上延伸超过抗镀覆介电结构114而延伸到第二孔部分112中，因此管状金属126与电传导环结构124之间的RF接合部处以及与该电传导环结构124连接的水平迹线处的信号损失得到显著地抑制。因此，信号耦合可以得到极大地改进，并且部件承载件100的高频性能可以是优异的。
有利地，这可以通过将抗镀覆介电结构114构造成使第二孔部分112与对第一孔部分110进行覆盖的金属126在空间上分开来实现。因此，抗镀覆介电结构114限定出金属化的第一孔部分110与非金属化的第二孔部分112之间的明确的接合部。此外，分离隔挡件128将第二孔部分112与位于上部主表面120上的在孔108的外部的金属结构130分开。
鉴于通过抗镀覆介电结构114与分离隔挡件128之间的所述相互作用将传导镀覆路径可靠地断开，孔108仅部分地在第一孔部分110中被镀覆而在第二孔部分112中未被镀覆。因此，无需进行背钻来去除干扰性断头线。
在下文中，将参照图2至图9对制造根据图1的部件承载件100的方法进行描述：
图2和图3示出了在制造根据图1的部件承载件100期间获得的结构的三维图。图4至图6示出了在制造根据图1的部件承载件100期间获得的结构的横截面图。图7示出了在制造根据图1的部件承载件100期间获得的结构的平面图。图8和图9示出了在制造根据图1的部件承载件100期间获得的结构的横截面图。
参照图2，示出了电绝缘层结构106，在该电绝缘层结构106上形成有作为电传导层结构104的图案化金属层。所述图案化金属层包括与水平迹线144连接的圆形垫142。圆形垫142和水平迹线144可以由铜形成。然后，抗镀覆材料的介电圆形垫146可以例如通过印刷而被施加在金属的圆形垫142上。
参照图3，示出了在图2的结构上放置多个另外的电绝缘层结构106、例如预浸料片状件之后的结构。因此，可以形成用于形成叠置件102的堆叠件。然后，所示的层结构104、106之间具有抗镀覆介电垫146的层结构104、106可以通过层压、即机械压力和/或热而被连接。
参照图4，示出了所获得的叠置件102，该叠置件102包括多个电传导层结构104(特别地，参照图2描述的嵌入式电绝缘层结构104、以及位于叠置件102的两个主表面120、122上的两个作为金属箔的铜箔136、140)和电绝缘层结构106(比如，在层压期间固化的预浸料片状件)。为了获得根据图4的结构，在叠置件102中机械地钻出竖向贯通孔108。通过进行所述钻孔，金属垫142的中央部分和介电垫146的中央部分也被穿透，使得金属垫142转变成电传导环结构124并且介电垫146转变成环形抗镀覆介电结构114。优选地，电传导环结构124和环形抗镀覆介电结构114形成具有圆形轮廓和相互对准的贯通孔的双层叠置件。孔108的在抗镀覆介电结构114下方的部分形成第一孔部分110，并且孔108的在抗镀覆介电结构114上方的部分形成第二孔部分112(参照图1)。鉴于用于形成孔108的机械钻孔处理，孔108沿着该孔的整个竖向延伸部具有恒定的直径D。例如，D可以是200μm。更一般地，D可以在从150μm至400μm的范围内。
参照图5，图4中所示的结构经受非电镀覆、特别是用于形成薄的化学铜层的非电镀覆。因此，图4中所示的结构的整个表面被金属化，除了由不粘附镀覆金属的材料制成的抗镀覆介电结构114以外。尤其是，在叠置件102的在孔108中的暴露的介电表面上可以形成对应的金属结构132。金属结构132可以是化学形成的种子层(特别地，钯基层和在该钯基层上生长的铜层)或物理形成的种子层(特别地，溅射的种子层)。金属结构132稍后可以构成第一孔部分110中的金属126的部分，并且金属结构132可以仅临时位于第二孔部分112中、即稍后可以被去除。更具体地，种子层型的金属结构132稍后可以仅在第一孔部分110中用作电极，该电极在通过电镀形成金属126的主要部分期间可以被施加电流。
参照图6和图7，金属材料(包括金属箔136和金属结构132)可以通过光刻而选择性地在第一主表面120上被图案化，从而使叠置件102的环形介电表面部分暴露以用于形成分离隔挡件128。更具体地，分离隔挡件128形成为叠置件102的第一主表面120上的环形介电表面区域，并且分离隔挡件128在外侧处由第一主表面120上的金属结构130限界并且在内侧部处由部分地在第一主表面120上且部分地在竖向贯通孔108的上部部分中的临时金属结构132限界。分离隔挡件128的形成可以例如通过对第一主表面120上的正侧金属进行图案化的光刻和蚀刻处理来实现。在这种情况下，例如可以在正侧金属上形成光致抗蚀部并且例如使用光掩模对光致抗蚀部进行图案化。通过光掩模中的凹部，仅正侧金属的选定表面部分被暴露，然后该选定表面部分经受蚀刻以在正侧金属中形成环形的分离隔挡件128。
如图6和图7中所看到的，所描述的处理将呈隔离金属环结构148的形式的临时金属结构132修改为部分地在叠置件102的外部第一主表面120处且部分地在第二孔部分112中。因此，所描述的处理将可非电镀覆的分离隔挡件128形成为环形凹部，该环形凹部在外侧处由叠置件120的第一主表面120的远离孔108的表面部分上的金属结构130限界。此外，分离隔挡件128在内侧部处由另外的临时金属结构132限定，该另外的临时金属结构132部分地位于叠置件102的第一主表面120的直接围绕孔108的表面部分上且部分地位于延伸到叠置件102中的孔108中。
参照图8，图7中所示的结构经受电镀、特别是流电镀覆。在电镀期间，触发镀覆的电流或电压可以被施加至下部主表面122上的和第一孔部分110中的以及上部主表面120上的分离隔挡件128的外部的电传导表面区域。触发镀覆的电流或电压没有被施加至电去耦的金属结构132的两侧隔离的电传导表面。更具体地，第二孔部分112中的和围绕第二孔部分112的金属结构132是在抗镀覆介电结构114与分离隔挡件128之间被隔离的。因此，电镀将导致仅在第一孔部分110中、在第二主表面122上和在第一主表面120上的分离隔挡件128的外部形成镀覆结构138。与此相反，镀覆结构138将不形成在第二孔部分112中的和围绕第二孔部分112的金属结构132上。因此，第一孔部分110将由电镀金属126覆盖，而第二孔部分112将不会被电镀金属覆盖。因此，通过使第二孔部分112和第一主表面120上的连接环隔离在抗镀覆介电结构114与分离隔挡件128之间，第二孔部分112被保护以免于电镀。通过蚀刻对分离隔挡件128进行限定而使第二孔部分112中的传导路径断开实现了非常简单的处理。
参照图9，图8中所示的结构经受蚀刻，特别是湿法蚀刻。所述蚀刻处理也可以表示为微蚀刻。蚀刻处理还可以实施为利用低电流的快速蚀刻(flash etching)。因此，一定厚度的表面金属被从图8中所示的结构的所有暴露的金属化表面去除。去除金属的量(该量可以通过调整蚀刻参数、特别是蚀刻时间和蚀刻化学物质来调整)可以选择为使得第二孔部分112中的临时金属结构132的整个非电镀覆金属被去除。然而，金属126保留在第一孔部分112中，并且多层金属结构130保留在第一主表面120的部分上和整个第二主表面122上。
为了获得根据图1的部件承载件100，第一主表面120上的在分离隔挡件128内部的所述临时金属结构132的剩余部分可以被去除，多层金属结构130可以在第一主表面120上被图案化，并且包括金属箔140和镀覆结构138的多层金属结构可以在第二主表面122上被图案化。
有利地，所描述的实施方式使第二孔部分112中进行镀覆的电传导路径断开，使得孔108仅部分地在第一孔部分110中被镀覆。这消除了用于去除断头线以减少RF应用中的损耗而进行背钻的常规需求。有利地，可以使用印刷工艺来施加抗镀覆材料。为了提高精度，可以应用LDI机器来施加抗镀覆介电结构114，该抗镀覆介电结构114可以例如由聚酰亚胺或特氟龙材料制成。
可以执行用于对分离隔挡件128进行限定的光刻处理以使传导路径断开，从而在空间上对电镀进行限定。有利地，抗镀覆介电结构114的电阻(resistance)材料不能通过金属化处理进行金属化，并且然而可以具有足够好的与预浸料和铜进行粘附的粘附性。金属化可以包括但不限于非电镀铜的形成。有利地，示例性实施方式不涉及小孔(例如，孔尺寸小于250μm，例如200μm)的阻塞风险。此外，可以实现良好的断头线长度控制性能。
图10至图14示出了在制造根据本发明的另一示例性实施方式的部件承载件100期间获得的结构。图10示出了在制造部件承载件100期间获得的结构的横截面图。图11示出了在制造部件承载件100期间获得的结构的平面图。图12至图14示出了在制造部件承载件100期间获得的结构的横截面图。
图10和图11中所示的结构分别对应于图6和图7中所示的结构，并且可以以相应的方式制造。
参照图12，抗蚀部150可以形成在第一主表面120和第二主表面122两者上并在第一主表面120和第二主表面122两者上被图案化。例如，抗蚀部150可以是光致抗蚀部或干膜。替代性地，抗蚀部150也可以由抗镀覆材料制成，例如，抗镀覆材料为本文中所述的用于抗镀覆介电结构114的材料中的一者。
参照图13，图12中所示的结构可以经受对应于图8的选择性电镀(特别地，流电镀覆)，即，排除抗镀覆结构114与分离隔挡件128之间的区域。此外，镀覆结构138不形成在由抗蚀部150覆盖的表面区域中。根据图13的处理可以是图案化镀覆(例如，涉及铜和锡)。
参照图14，抗蚀部150可以例如通过脱离处理(stripping)而被从两个相反的主表面120、122去除。此后，所获得的结构可能经受蚀刻，如以上参照图9所描述的。这可以将第二孔部分112中的临时金属结构132和主表面120、122上的金属箔136、140的暴露部分去除。该结构还可能经受脱锡处理。有利地，锡可以保护图案。
图15示出了在根据图8或图13进行电镀期间根据本发明的示例性实施方式的部件承载件100的示意图。示意性地，示出了电传导夹持件152，通过该电传导夹持件，在电镀期间，电流或电压被供给至第一孔部分110以及供给至第一主表面120的部分和第二主表面122的部分。与此相反，没有电流或电压通过夹持件152被施加至第二孔部分112，因为该传导路径通过抗镀覆介电结构114和分离隔挡件128被断开。因此，抗镀覆材料和物理分离可以用于将传导路径断开。特别地，形成分离隔挡件128的蚀刻工艺也可以有助于传导路径的断开。在隔离的第二孔部分112中没有电的情况下，该第二孔部分不会被镀覆。有利地，所描述的处理可以以短的循环时间进行。此外，表面上不会留下材料残留物。除此之外，蚀刻处理易于控制。此外，制造期间的生态足迹可以减少，因为材料可能具有挥发性物质并且该处理仅使用一次材料。
应当指出的是，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。此外，与不同实施方式相关联地描述的元件可以进行组合。
还应当指出的是，权利要求中的附图标记不应当被解释为限制权利要求的范围。
本发明的实施方案不限于附图中所示和上面描述的优选实施方式。相反，即使在根本不同的实施方式的情况下，使用示出的解决方案和根据本发明的原理的多种变型也是可行的。

Claims (33)

1.一种部件承载件(100)，所述部件承载件(100)包括：
叠置件(102)，所述叠置件(102)包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；以及
位于所述叠置件(102)中的孔(108)，所述孔(108)具有覆盖有金属(126)的第一孔部分(110)并且具有未覆盖有金属(126)的第二孔部分(112)；
其中，所述第二孔部分(112)是由抗镀覆介电结构(114)和可非电镀覆的分离隔挡件(128)限定的。
2.根据权利要求1所述的部件承载件(100)，其中，所述第一孔部分(110)连续地排布有所述金属(126)。
3.根据权利要求1或2所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)嵌置在所述叠置件(102)中，并且所述抗镀覆介电结构(114)仅在所述第一孔部分(110)与所述第二孔部分(112)之间的接合部(118)处是暴露的。
4.根据权利要求1至3中的任一项所述的部件承载件(100)，其中，所述分离隔挡件(128)位于所述叠置件(102)的主表面(120、122)处。
5.根据权利要求1至4中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)包括平坦的垫。
6.根据权利要求1至5中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)包括嵌体。
7.根据权利要求1至6中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)形成在连接至金属迹线(144)的金属垫上。
8.根据权利要求1至7中的任一项所述的部件承载件(100)，其中，所述分离隔挡件(128)包括位于所述叠置件(102)的主表面(120、122)上的无金属区域，所述无金属区域特别地是环形的无金属区域，所述无金属区域在外侧处由金属结构(130)限界。
9.根据权利要求1至8中的任一项所述的部件承载件(100)，所述部件承载件(100)包括与所述抗镀覆介电结构(114)连接的电传导环结构(124)，特别地，所述电传导环结构(124)构造为介电环结构。
10.根据权利要求9所述的部件承载件(100)，其中，所述电传导环结构(124)是与所述金属(126)连接的。
11.根据权利要求1至10中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)是疏水性的。
12.根据权利要求1至11中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)包括下述各者中的至少一者：松脱墨、聚四氟乙烯和聚酰亚胺。
13.根据权利要求1至12中的任一项所述的部件承载件(100)，其中，所述孔(108)在所述第一孔部分(110)和所述第二孔部分(112)中具有大致恒定的直径。
14.根据权利要求1至13中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)的竖向厚度(d)在从10μm至50μm的范围内，特别地，所述抗镀覆介电结构(114)的竖向厚度(d)在从20μm至30μm的范围内。
15.根据权利要求1至14中的任一项所述的部件承载件(100)，其中，所述第一孔部分(110)中的所述金属(126)延伸直至所述叠置件(102)的主表面(120、122)并沿着所述叠置件(102)的所述主表面(120、122)的至少一部分延伸。
16.根据权利要求1至15中的任一项所述的部件承载件(100)，所述部件承载件(100)构造为无断头线的射频部件承载件。
17.根据权利要求1至16中的任一项所述的部件承载件(100)，其中，所述第二孔部分(112)在所述抗镀覆介电结构(114)与所述分离隔挡件(128)之间延伸。
18.根据权利要求1至17中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)包括介电环结构。
19.根据权利要求1至18中的任一项所述的部件承载件(100)，所述部件承载件(100)仅包括单个抗镀覆介电结构(114)。
20.根据权利要求1至19中的任一项所述的部件承载件(100)，其中，所述抗镀覆介电结构(114)将所述第二孔部分(112)与覆盖所述第一孔部分(110)的所述金属(126)分离。
21.根据权利要求1至20中的任一项所述的部件承载件(100)，其中，所述分离隔挡件(128)将所述第二孔部分(112)与位于所述孔(108)的外侧的金属结构(130)分离。
22.根据权利要求21所述的部件承载件(100)，其中，所述金属结构(130)是多层结构。
23.根据权利要求1至22中的任一项所述的部件承载件(100)，其中，所述分离隔挡件(128)是不可电镀的。
24.根据权利要求1至23中的任一项所述的部件承载件(100)，其中，所述第二孔部分(112)是通过所述抗镀覆介电结构(114)和所述分离隔挡件(128)而电隔离的并且在所述抗镀覆介电结构(114)与所述分离隔挡件(128)之间被电隔离。
25.根据权利要求1至24中的任一项所述的部件承载件(100)，其中，所述孔(108)是竖向孔。
26.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供叠置件(102)，所述叠置件(102)包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；
在所述叠置件(102)中形成孔(108)，所述孔(108)具有覆盖有金属(126)的第一孔部分(110)并且具有未覆盖有金属的第二孔部分(112)；以及
通过抗镀覆介电结构(114)和可非电镀覆的分离隔挡件(128)对所述第二孔部分(112)进行限定。
27.根据权利要求26所述的方法，其中，所述方法包括通过光刻形成所述分离隔挡件(128)。
28.根据权利要求26或27所述的方法，其中，所述方法包括：使所述分离隔挡件(128)形成为所述叠置件(102)的主表面(120、122)上的环形的介电表面区域，所述环形的介电表面区域在外侧处由所述主表面(120、122)上的金属结构(130)限界并且在内侧处由部分地位于所述主表面(120、122)上且部分地位于所述孔(108)中的临时金属结构(132)限界。
29.根据权利要求28所述的方法，其中，所述方法包括：在完成所述部件承载件(100)的制造之前，将所述临时金属结构(132)的至少一部分去除。
30.根据权利要求26至29中的任一项所述的方法，其中，所述方法包括：通过钻孔而形成所述孔(108)，特别地，通过机械钻孔而形成所述孔(108)。
31.根据权利要求26至30中的任一项所述的方法，其中，所述方法包括：通过将金属(126)非电镀覆在所述第一孔部分(110)和所述第二孔部分(112)两者中而对所述第一孔部分(110)和所述第二孔部分(112)进行处理，接着，将金属(126)电镀在所述第一孔部分(110)中而不电镀在所述第二孔部分(112)中，以及接着，进行金属蚀刻以将所述第二孔部分(112)中的非电镀覆的所述金属(126)去除。
32.一种将根据权利要求1至25中的任一项所述的部件承载件(100)用于高频应用的方法。
33.根据权利要求32所述的方法，包括以下特征中的至少一者：
其中，所述部件承载件(100)用于无线通信，特别地，所述部件承载件(100)用于根据5G的无线通信；
其中，所述部件承载件(100)用于频率在从100MHz至300GHz的范围内的高频应用，特别地，所述部件承载件(100)用于频率在从20GHz至120GHz的范围内的高频应用。
CN202111202401.1A 2021-10-15 2021-10-15 部件承载件、以及部件承载件的制造方法和使用方法 Pending CN115988730A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111202401.1A CN115988730A (zh) 2021-10-15 2021-10-15 部件承载件、以及部件承载件的制造方法和使用方法
EP22196805.0A EP4167692A3 (en) 2021-10-15 2022-09-21 Component carrier with only partially metallized hole using anti-plating dielectric structure and electroless plateable separation barrier
US18/046,609 US20230119480A1 (en) 2021-10-15 2022-10-14 Component Carrier With Partially Metallized Hole Using Anti-Plating Dielectric Structure and Electroless Plateable Separation Barriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111202401.1A CN115988730A (zh) 2021-10-15 2021-10-15 部件承载件、以及部件承载件的制造方法和使用方法

Publications (1)

Publication Number Publication Date
CN115988730A true CN115988730A (zh) 2023-04-18

Family

ID=83689606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111202401.1A Pending CN115988730A (zh) 2021-10-15 2021-10-15 部件承载件、以及部件承载件的制造方法和使用方法

Country Status (3)

Country Link
US (1) US20230119480A1 (zh)
EP (1) EP4167692A3 (zh)
CN (1) CN115988730A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842495B (zh) * 2023-04-25 2024-05-11 先豐通訊股份有限公司 電路板及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781830B2 (en) * 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US10820427B2 (en) * 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US9781844B2 (en) * 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
WO2014196911A1 (en) * 2013-06-05 2014-12-11 Telefonaktiebolaget L M Ericsson (Publ) Selective partitioning of via structures in printed circuit boards
CN105900538A (zh) * 2013-12-17 2016-08-24 桑米纳公司 形成用于印刷电路板的分段通孔的方法

Also Published As

Publication number Publication date
US20230119480A1 (en) 2023-04-20
EP4167692A3 (en) 2023-07-05
EP4167692A2 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
EP3547361B1 (en) Component carrier connected with tilted other component carrier for short electric connection
CN212064497U (zh) 部件承载件
US11171092B2 (en) Component with dielectric layer for embedding in component carrier
US11452212B2 (en) Component carrier with electrically conductive layer structures having windows defined by a conformal mask and tapering at least partially
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
US11166385B2 (en) Component carrier having a laser via and method of manufacturing
US11399432B2 (en) Component carrier with an etching neck connecting back drill hole with vertical through connection
EP4167692A2 (en) Component carrier with only partially metallized hole using anti-plating dielectric structure and electroless plateable separation barrier
EP3672379A1 (en) Component carrier with included electrically conductive base structure and method of manufacturing
US11810844B2 (en) Component carrier and method of manufacturing the same
EP3716739A1 (en) Component carrier with embedded tracks protruding up to different heights
EP3621103B1 (en) Component carrier with a photoimagable dielectric layer and a structured conductive layer being used as a mask for selectively exposing the photoimagable dielectric layer with electromagnetic radiation
US11350520B2 (en) Component carrier and method of manufacturing the same
CN111511104A (zh) 通孔中有桥结构、利用可靠性增强参数组合的部件承载件
EP4175423A1 (en) Component carrier for microwave applications with stack pieces interconnected at an electrically conductive connection interface
CN211320082U (zh) 部件承载件
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US20200329563A1 (en) Component Carrier And Method of Manufacturing the Same
CN117939775A (zh) 部件承载件以及制造部件承载件的方法
CN115604919A (zh) 部件承载件以及制造部件承载件的方法
WO2023242035A1 (en) Package and its manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination