JP2007324399A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2007324399A
JP2007324399A JP2006153505A JP2006153505A JP2007324399A JP 2007324399 A JP2007324399 A JP 2007324399A JP 2006153505 A JP2006153505 A JP 2006153505A JP 2006153505 A JP2006153505 A JP 2006153505A JP 2007324399 A JP2007324399 A JP 2007324399A
Authority
JP
Japan
Prior art keywords
plating resist
conductive
plating
conductive circuit
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006153505A
Other languages
English (en)
Inventor
Yusuke Nakatani
祐介 中谷
Yoshihito Seki
善仁 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006153505A priority Critical patent/JP2007324399A/ja
Publication of JP2007324399A publication Critical patent/JP2007324399A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】セミアディティブ法によって導電回路部の上面が平坦な配線基板を製造する。
【解決手段】絶縁性基材2に設けられた導電性シード層3の面に、回路パターンとは逆パターンのメッキレジスト層4を設けるメッキレジスト工程と、メッキレジスト層4で被われていない導電性シード層3の面に、電解メッキによって回路パターンの導電回路部5を設けるメッキ工程と、導電回路部5の上面が平坦になるまでメッキレジスト層4と共に導電回路部5の上部を研削する平坦化研削工程と、メッキレジスト層4を除去するメッキレジスト層除去工程と、導電回路部5が設けられていない導電性シード層3の箇所を除去するシード層除去工程とを有する。
【選択図】図2

Description

本発明は、絶縁性基材の面にメッキによって導電回路部を形成する配線基板の製造方法に関する。
配線基板の製造方法の一つとしてセミアディティブ法がある。このセミアディティブ法は、ファインピッチ(30μm未満のピッチ)の回路を形成するのに適した方法である。以下、このセミアディティブ法を用いて配線基板を製造する方法を説明する。先ず、図3(a)に示すように、絶縁性基材100の一面に、薄い導電性シード層101を形成する。次に、図3(b)に示すように、導電性シード層101の面に、回路パターンとは逆パターンとなるようにメッキレジスト層102を形成する。次に、図3(c)に示すように、メッキレジスト層102で被われていない導電性シード層101の面に、電解メッキによって所望の回路パターンの導電回路部103を形成する(メッキ工程)。次に、図3(d)に示すように、メッキレジスト層102を除去する。次に、図3(e)に示すように、導電回路部103が設けられていない導電性シード層101の箇所をエッチングによって除去する。
この製造方法では、メッキ工程における電流の供給状態に起因して、導電回路部103の両端部に較べて中央部が厚く盛り上がった凸形状となる。導電回路部103の上面がこのような凸形状であると、導電回路部103上に載置された実装部品の端子が横ズレし易いため、部品の実装性が悪くなるという問題がある。
特に、ACF接合では、プレス時に異方性導電フィルムの導電粒子が導電回路部103の側部領域に逃げ、導電回路部103と接触して有効に機能する異方性粒子の個数が少なくなり、実装部品の接続信頼性が低下する。
そこで、このような不具合を解決した製造方法が特許文献1に提案されている。以下、この製造方法を簡単に説明する。
この配線基板の製造方法は、先ず、図4(a)に示すように、絶縁性基材110の一面に、回路パターンとは逆パターンのメッキレジスト層111を形成する。次に、図4(b)に示すように、絶縁性基材110及びメッキレジスト層111の露出面の全域に給電層112を形成する。次に、図4(c)に示すように、メッキレジスト層111間によって形成される凹部が完全に埋まる高さまで電解メッキによって導電回路部113を形成する(メッキ工程)。次に、図4(d)に示すように、メッキレジスト層111が露出するまで導電回路部113及び給電層112を研削する(研削工程)。
この製造方法によれば、導電回路部113の上面が平坦な配線基板を製造することができる。
特開2002−246744号公報
しかしながら、従来の後者の製造方法では、図4(c)に示すように、メッキ工程にあっては導電回路部113が導電性シード層112の上面にまで形成されるため、メッキ使用量が多く、コスト高になるという問題がある。
又、研削工程にあっては、メッキレジスト層111が露出するまで導電回路部113及び給電層112を研削する必要があるため、研削量が多い。研削量が多いと、材料の無駄が多く、コスト高になるという問題がある。
そこで、本発明は、セミアディティブ法によって導電回路部の上面が平坦な配線基板をコスト安に製造できる配線基板の製造方法を提供することを目的とする。
上記目的を達成する請求項1の発明は、絶縁性基材に設けられた導電性シード層の面に、回路パターンとは逆パターンのメッキレジスト層を設けるメッキレジスト工程と、前記メッキレジスト層で被われていない前記導電性シード層の面に、電解メッキによって回路パターンの導電回路部を設けるメッキ工程と、前記導電回路部の上面が平坦になるまで前記メッキレジスト層と共に前記導電回路部の上部を研削する平坦化研削工程と、前記メッキレジスト層を除去するメッキレジスト層除去工程と、前記導電回路部が設けられていない前記導電性シード層の箇所を除去するシード層除去工程とを有することを特徴とする。
請求項2の発明は、請求項1記載の配線基板の製造方法であって、前記平坦化研削工程は、ダイヤモンドバイトを用いて行うことを特徴とする。
請求項3の発明は、請求項1記載の配線基板の製造方法であって、前記平坦化研削工程は、砥石グラインダを用いて行うことを特徴とする。
請求項4の発明は、請求項1記載の配線基板の製造方法であって、前記平坦化研削工程は、ケミカル・メカニカル・ポリッシングを用いて行うことを特徴とする。
請求項1の発明によれば、メッキ工程では、メッキレジスト層で被われていない導電性シード層の面、つまり、回路パターンの面だけ電解メッキによる導電回路部を形成すれば良いため、少ないメッキ使用量分で足りる。又、平坦化研削工程では、導電回路部の上部の円弧状を平坦化する厚み寸法だけ研削すれば良いため、少ない研削量で足り、材料の無駄を極力抑えることができる。以上より、セミアディティブ法によって導電回路部の上面が平坦な配線基板をコスト安に製造できる。
また、平坦化研削工程では、メッキレジスト層が研削時の外力による導電回路部の変形を防止するため、導電回路部のいわゆるダレを防止できる。又、メッキレジスト層を除去した後に導電回路部を研削すると、研削屑が導電回路部間の隙間に残留する可能性があるが、メッキレジスト層を除去する前に導電回路部を研削するため、導電回路部間への研削屑の残留を防止できる。
請求項2の発明によれば、請求項1の発明と同様の効果が得られる。特に、ダイヤモンドバイトによる研削では、研削時には小さな外力しか導電回路部に作用しないため、導電回路部のダレを確実に防止できる。
請求項3の発明によれば、請求項1の発明と同様の効果が得られる。
請求項4の発明によれば、請求項1の発明と同様の効果が得られる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1及び図2は本発明の一実施の形態に係るプリント配線基板の各製造過程の断面図である。
図1に示すように、プリント配線基板1は、絶縁性基材2と、この一面に形成された所定の回路パターンの導電性シード層3と、この導電性シード層3の表面に形成された所定の回路パターンの導電回路部5とを備えている。
以下、このプリント配線基板1の製造方法を順に説明する。図2(a)に示すように、絶縁性基材2の一面に導電性シード層3を形成した基材を出発材料とする。
先ず、図2(b)に示すように、導電性シード層3の表面に、所望の回路パターンとは逆パターンのメッキレジスト層4を形成する(メッキレジスト工程)。メッキレジスト層4は、導電性シード層3の表面にレジスト膜を塗布し、このレジスト膜を露光し、現像を行うことによって形成する。
次に、図2(c)に示すように、メッキレジスト層4で被われていない導電性シード層3の面に、電解メッキによって所望の回路パターンの導電回路部5を形成する(メッキ工程)。導電回路部5は、導電性シード層3を給電層として、メッキレジスト層4で被われていない箇所に電解メッキを施すことによって形成する。
次に、図2(d)に示すように、導電回路部5の上面が平坦になるまでメッキレジスト層4と共に導電回路部5の上部を研削する(平坦化研削工程)。研削は、例えばダイヤモンドバイトや砥石グラインダやケミカル・メカニカル・ポリッシングを用いて行う。
次に、図2(e)に示すように、メッキレジスト層4を除去する(メッキレジスト層除去工程)。
次に、導電回路部5が設けられていない導電性シード層3の箇所をエッチングによって除去する(シード層除去工程)。以上によって、図1の配線基板1を作成する。
上記製造方法中のメッキ工程では、メッキレジスト層4で被われていない導電性シード層3の面、つまり、回路パターンの面だけメッキによる導電回路部5を形成すれば良いため、少ないメッキ使用量で足りる。又、平坦化研削工程では、導電回路部5の円弧状の上部を平坦化する厚み寸法だけ研削すれば良いため、少ない研削量で足り、材料の無駄を極力抑えることができる。以上より、セミアディティブ法によって導電回路部5の上面が平坦な配線基板1をコスト安に製造できる。
上記製造方法中の平坦化研削工程では、メッキレジスト層4を除去する前に研削を行うため、研削時の外力による導電回路部5の変形をメッキレジスト層4が防止するため、導電回路部5のいわゆるダレを防止できる。又、メッキレジスト層4を除去した後に導電回路部5を研削すると、研削屑が導電回路部5間の隙間に残留する可能性があるが、メッキレジスト層4を除去する前に導電回路部5を研削するため、導電回路部5間への研削屑の残留を防止できる。
(実施例)
次に、上記製造方法の各工程の具体例を説明する。
出発材料の基材は、絶縁性基材2として25μmのユーピレックスの片面に、スパッタリングでNi−Cr層が30nm、Cu層が200nmの導電性シード層3が形成されたダイアファイン(三菱伸銅製)を使用した。
メッキレジスト工程では、導電性シード層3の表面に厚さ25μmのドライフィルムレジスト(日立化成製)をラミネートし、このドライフィルムレジストに回路パターンを露光・現像することによってドライフィルムレジストの回路パターンに対応する箇所を除去する。このようにして導電性シード層3の表面に、回路パターンとは逆パターンのドライフィルムレジスト(メッキレジスト層4)を形成した。
メッキ工程では、メッキレジスト層4で被われない導電性シード層2の上面に、電解銅メッキによって厚さ約25μmの銅を析出させた。その際のメッキ液としては、以下のハイスローメッキ浴を使用した。
(硫酸銅メッキ浴)
硫酸銅5水塩が100g/L、硫酸が190g/L、塩素イオンが50mg/L、カバーグリームST−901AM(メルテックス製)が2mg/L、カバーグリームST−901BM(メルテックス製)が10mg/Lのものである。
平坦化研削工程では、ダイヤモンドバイト研削装置(DISCO社製)を用いて研削を行った。このダイヤモンドバイト研削装置は、ディスクに取り付けられたダイヤモンドバイトを高速回転させ、チャックテーブルに吸着されたワーク(図2(c)の基材)を送り込むことで研削を行う。チャックテーブルは予めセルフカットされ、Z軸の加工基準となる。そして、研削は、2μmずつ行い、導電回路部5の銅の削り屑が確認されてから更に4μm研削することによって平坦化を完了する。
メッキレジスト層除去工程では、3%水酸化ナトリウム水溶液を用いてメッキレジスト層4を剥離した。
シード層除去工程では、塩化鉄液や塩化銅液、硫酸過酸化水素液等のエッチング液を用いて導電性シード層3をエッチングによって除去した。
このようにして製造したプリント配線基板1は、その導電回路部5の両端部と中央部の高低差が0.1μm以内であった。これに対し、平坦化研削工程を行わずに、後は同じ製造工程で製造したプリント配線基板では、導電回路部の両端部と中央部の高低差が最大1.2μmであった。以上より、本発明における導電回路部5の平坦化が実証された。
又、上記製造方法で製造したプリント配線基板1は、導電回路部5の上面をレーザ顕微鏡によって測定した結果、その表面粗さはRa=38nm、Rz=246nmであった。
本発明の一実施の形態にかかるプリント配線基板の断面図である。 (a)〜(e)は一実施の形態にかかるプリント配線基板の各製造過程の断面図である。 従来例を示し、(a)〜(e)は配線基板の各製造過程の断面図である。 他の従来例を示し、(a)〜(e)は配線基板の各製造過程の断面図である。
符号の説明
1 プリント配線基板(配線基板)
2 絶縁性基材
3 導電性シード層
4 メッキレジスト層
5 導電回路部

Claims (4)

  1. 絶縁性基材に設けられた導電性シード層の面に、回路パターンとは逆パターンのメッキレジスト層を設けるメッキレジスト工程と、
    前記メッキレジスト層で被われていない前記導電性シード層の面に、電解メッキによって回路パターンの導電回路部を設けるメッキ工程と、
    前記導電回路部の上面が平坦になるまで前記メッキレジスト層と共に前記導電回路部の上部を研削する平坦化研削工程と、
    前記メッキレジスト層を除去するメッキレジスト層除去工程と、
    前記導電回路部が設けられていない前記導電性シード層の箇所を除去するシード層除去工程と、
    を有することを特徴とする配線基板の製造方法。
  2. 前記平坦化研削工程は、ダイヤモンドバイトを用いて行うことを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記平坦化研削工程は、砥石グラインダを用いて行うことを特徴とする請求項1記載の配線基板の製造方法。
  4. 前記平坦化研削工程は、ケミカル・メカニカル・ポリッシングを用いて行うことを特徴とする請求項1記載の配線基板の製造方法。
JP2006153505A 2006-06-01 2006-06-01 配線基板の製造方法 Pending JP2007324399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006153505A JP2007324399A (ja) 2006-06-01 2006-06-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153505A JP2007324399A (ja) 2006-06-01 2006-06-01 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007324399A true JP2007324399A (ja) 2007-12-13

Family

ID=38856918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153505A Pending JP2007324399A (ja) 2006-06-01 2006-06-01 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007324399A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN107920424A (zh) * 2016-10-11 2018-04-17 株式会社迪思科 布线基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653660A (ja) * 1992-07-29 1994-02-25 Oki Electric Ind Co Ltd 配線層の平坦化方法
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2005183512A (ja) * 2003-12-17 2005-07-07 Seiko Epson Corp 導電部の転写方法及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653660A (ja) * 1992-07-29 1994-02-25 Oki Electric Ind Co Ltd 配線層の平坦化方法
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2005183512A (ja) * 2003-12-17 2005-07-07 Seiko Epson Corp 導電部の転写方法及び配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN107920424A (zh) * 2016-10-11 2018-04-17 株式会社迪思科 布线基板的制造方法
CN107920424B (zh) * 2016-10-11 2022-03-04 株式会社迪思科 布线基板的制造方法

Similar Documents

Publication Publication Date Title
JP3904484B2 (ja) シリコン基板のスルーホールプラギング方法
JP2009111367A (ja) 基板の製造方法
JP2006188745A (ja) 内部ビアホールの充填メッキ構造及びその製造方法
TW200410613A (en) Multilayer wiring substrate, and method of producing same
TWI422297B (zh) A printed circuit board manufacturing method and use of the printed circuit board has this
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201902717A (zh) 含晶種層轉印膜之製造方法,利用傳導層與蝕刻劑組成物之選擇性蝕刻製造電路板之方法
US7562447B2 (en) Method of manufacturing printed circuit board for fine circuit formation
KR20180040091A (ko) 배선 기판의 제조 방법
CN111246668B (zh) 一种高密度微间距高导热超薄铜基线路板的制作方法
JP6044936B2 (ja) 半導体素子搭載用基板の製造方法
JP2007036217A (ja) インプリント法を用いたプリント回路基板の製造方法
US20130032485A1 (en) Method of fabricating circuit board
JP2007324399A (ja) 配線基板の製造方法
US9549465B2 (en) Printed circuit board and method of manufacturing the same
CN105472883A (zh) 一种电路板制作方法及电路板
JP2006173159A (ja) チップ部品の製造方法
CN103813657B (zh) 形成有局部镀铜的柔性印刷基板的厚度最小化方法
JP2007329325A (ja) 配線基板の製造方法
JP2006307253A (ja) 電解めっき用治具及び電解めっき方法
JP2006344725A (ja) 回路基板の製造方法
JP4676411B2 (ja) プリント配線板の製造方法
TW201343015A (zh) 印刷電路板及其製造方法
JPH01295487A (ja) 厚板導体付プリント配線板の製造方法
JP2010089247A (ja) 研磨用ブラシおよびこれを用いたプリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081127

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A02