JP2006188745A - 内部ビアホールの充填メッキ構造及びその製造方法 - Google Patents

内部ビアホールの充填メッキ構造及びその製造方法 Download PDF

Info

Publication number
JP2006188745A
JP2006188745A JP2005147115A JP2005147115A JP2006188745A JP 2006188745 A JP2006188745 A JP 2006188745A JP 2005147115 A JP2005147115 A JP 2005147115A JP 2005147115 A JP2005147115 A JP 2005147115A JP 2006188745 A JP2006188745 A JP 2006188745A
Authority
JP
Japan
Prior art keywords
via hole
plating
layer
electrolytic copper
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005147115A
Other languages
English (en)
Inventor
Chang Kyu Song
ソン・チャンギュ
Tae-Hoon Kim
キム・テフン
Gyono Kim
キム・ギョンオ
Uyon I
イ・ウヨン
Jee-Soo Mok
モク・ジス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006188745A publication Critical patent/JP2006188745A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 基板の熱伝導性を高めながらメッキ工程を最小化した内部ビアホールの充填メッキ構造及びその製造方法を提供する。
【解決手段】 内部ビアホールの充填メッキ構造は、内部ビアホールを備えた銅張積層板にメッキされた無電解メッキ層６３と、前記銅張積層板の表面の無電解メッキ層及びビアホールの内壁にベリー(belly)状にメッキされた第１次電解銅メッキ層６４と、前記銅張積層板の表面の第１次電解銅メッキ層及びビアホールの内壁の第１次電解メッキ層の上・下部にメッキされてビアホールを埋めた第２次電解銅メッキ層６５とを含んでなる。
【選択図】図６

Description

本発明は、内部ビアホールの充填(Fill)メッキ構造及びその製造方法に係り、より具体的には、パルス／リバースメッキ工程を用いてビアホールの内部にベリー(Belly)状にメッキ層を成長させた後、リバースを変換して外部方向にメッキ層を成長させてビアホールの内部を埋める内部ビアホールの充填メッキ構造及びその製造方法に関するものである。
ソフトウェアがなければ、コンピュータは、ハードウェアという言葉とおりに、硬い金属箱に過ぎないであろう。同様に、優れた性能を有するＩＣ(Integrated Circuit)といろいろの電子部品をいくら多く集めておいても、それだけでは何にもない。これらを適切に配置してお互いを電気的に連結した後電源などを供給すればこそ、始めて設計された意図とおりに動作する電子製品になる。このように電子部品を設置する基礎となり且つ部品を電気的に連結するものがプリント回路基板である。
最近、電子部品の高密度、高速化、小型化、多機能化の趨勢に伴い、システムの集積化(system in packaging)まで対応可能な新しい高集積基板(packaging substrate)に関する研究が活発に行われている。これにより、プリント回路基板で部品の特性を最適化するのに重要な要因である短い線路と微細ピッチの実現によるいろいろの方法が要求されている。
また、実装された部品の作動の際、チップから発生する熱をどのように迅速に除去して熱損傷から保護するかという放熱部分についての基板の設計も非常に重要な課題として台頭してきている。
図１は様々な形態のビアホール１１、１２、１３、１４、１５が形成されたプリント回路基板の断面図である。
図１に示すように、プリント回路基板に形成されるビアホールは、用途と形態によって、内層と内層の回路を接続する内部ビアホール(Inner via hole;ＩＶＨ)１１、層と層の回路を接続するブラインドビアホール(Blind via hole;ＢＶＨ)１２、階段状の回路接続通路を有するスタガ型ビアホール(Staggered via hole)１３、多数のビアホールが積層されたスタック型ビアホール(Stacked via hole)１４、及び外層と外層の回路を接続する導通孔(Through via hole)１５などに区分される。
まず、内部ビアホールＩＶＨ１１の製造工程を考察すると、図２ａに示すように、絶縁層２１を挟んで両面に薄膜の銅箔層２２が形成された銅張積層板２０にドリリング加工を行って内部ビアホール２３を形成する。
その後、図２ｂに示すように、無電解メッキ及び電解銅メッキを施してメッキ層２４を形成する。
ここで、無電解メッキ後、電解銅メッキを施す理由は、ドリリングされたホールの内壁が絶縁体で出来ているので、電気分解による電解銅メッキを施すことができないため、析出反応によってなされる無電解銅メッキ後に電解銅メッキを施す。また、無電解メッキは、厚さが薄くて物性が劣るメッキ膜を形成するのでそのまま使用できないため、電解銅メッキを施して補完しなければならない。
上述したように、無電解銅メッキ及び電解銅メッキを施してメッキ層を形成した後、図２ｃに示すように、ビアホールの内壁のメッキ層を保護するために埋め込み用インク２５で充填して内部ビアホール１１を完成する。
ここで、埋め込み用インクは、絶縁性液状物質、または金属粒子を樹脂と混合した導電性ペイストを使用することができる。
この際、内部ビアホール２３の内部を埋め込み用インク２５で充填せずに充填メッキを施す場合、図３に示すように、ビアホールの内部に空間Ｂが設けられる不良を発生させる。これは、一般に電解銅メッキでは、プリント回路基板における電流密度が表面に集中し、ビアホールの内部は電流密度が相対的に低いので表面に比べて薄くメッキされるためである。
図４ａ〜図４ｄはブラインドビアホールＢＶＨ１２の製造工程を示す工程図である。
まず、図４ａに示すように、内部ビアホール４１及び内層回路層４２の形成されたベース基板上に厚さ０．１Ｔ以下のＲＣＣ４３を積層する。
ここで、ＲＣＣ４３の厚さが０．１Ｔ以上になると、ブラインドビアホールの充填メッキが不可能なので、厚さに制限が伴う。樹脂層の一面に銅箔層が介在したＲＣＣ４３の代わりに絶縁層を使用することができる。
その後、図４ｂに示すように、ＹＡＧ、ＵＶまたはＣＯ２レーザを用いてブラインドビアホール４４を形成する。
ここで、ＵＶ及びＹＡＧレーザは銅箔層及び絶縁層を両方とも加工することが可能なレーザであり、ＣＯ２レーザは絶縁層のみを加工することが可能なレーザである。したがって、ＣＯ２レーザを使用する場合、ブラインドビアホール４４の形成部分に銅箔エッチング処理を施してレーザ加工を容易にする。
次に、図４ｃに示すように、無電解メッキを施してシード層４５を形成し、外層回路及びブラインドビアホール４４のパターンが形成されたレジストパターン４６をシード層４５上にフォトエッチング工程によって形成する。
フォトエッチング工程は、感光性のドライフィルムを用いて紫外線によって、アートワークフィルムにプリントされた回路パターンをドライフィルムに転写する方式である。
上述したように、シード層４５及びレジストパターン４６を形成した後、図４ｄに示すように電解メッキによって電解メッキ層４７を形成して外層回路を形成し、ブラインドビアホール４４の内部を充填メッキする。
特許文献１にも、メッキレジストパターンを用いたブラインドビアホールの充填メッキ方法について詳細に開示されている。
この際、ブラインドビアホール４４の内部のメッキ成長過程を考察すると、図５に示すように、外層回路層を形成する表面メッキよりビアホールの内部メッキをさらに速く成長させてホールの内部を埋める。
スタガ型ビアホール１３及びスタック型ビアホール１４は、内部ビアホールＩＶＨ及びブラインドビアホールＢＶＨの積層形態に応じて形成される。
上述したような内部ビアホールの埋め込み用インク充填方法は、埋め込み用インクによる基板の熱伝導性に限界を有し、埋め込み用インクの充填された内部ビアホールの上部及び下部にキャップ(Cap)メッキ工程をさらに施すことにより、製造工程が複雑になるという問題点がある。
また、上述したようなブラインドビアホールの充填メッキ方法は、内部のビアホールとは異なり、ブラインドビアホールの形態が上部のみオープンされた状態なので、充填メッキの際にメッキ成長によるビアホールの長さの制限を受けるという問題点がある。
また、上述したようなブラインドビアホールの充填メッキ方法は、ホールの内部メッキが外層回路層を形成する表面メッキよりさらに速く成長するが、表面メッキも一定以上の高さを有することになり、研磨工程を追加するという問題点がある。
日本特開２００４−２１４４１０号公報
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、基板の熱伝導性を高めながらメッキ工程を単純化した内部ビアホールの充填メッキ構造及びその製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、内部ビアホールを備えた銅張積層板にメッキされた無電解メッキ層と、前記銅張積層板の表面の無電解メッキ層及びビアホールの内壁にベリー状にメッキされた第１次電解銅メッキ層と、前記銅張積層板の表面の第１次電解銅メッキ層及びビアホールの内壁の第１次電解メッキ層の上部及び下部にメッキされてビアホールを埋めた第２次電解銅メッキ層とを含んでなることを特徴とする、内部ビアホールの充填メッキ構造が提供される。
また、上記課題を解決するために、本発明の他の観点によれば、銅張積層板にビアホールを形成する第１段階と、前記ビアホール及び銅張積層板上に無電解メッキ層を形成する第２段階と、前記無電解メッキ層及び前記ビアホールの内部にベリー状の第１次電解銅メッキ層を形成する第３段階と、前記第１次電解銅メッキ層上に第２次電解銅メッキ層を形成してビアホールの内部を充填メッキする第４段階とを含んでなることを特徴とする、内部ビアホールの充填メッキ製造方法が提供される。
また、上記課題を解決するために、本発明のさらに他の観点によれば、多数の回路層と多数の絶縁層を含んでいるベース基板を提供する第１段階と、前記ベース基板に絶縁層を積層し、外層と外層を接続するために基板を貫通するビアホールを形成する第２段階と、前記絶縁層及びビアホールの内部にシード層を形成し、外層回路及びビアホールのパターンが形成されたレジストパターンを前記シード層上に形成する第３段階と、前記レジストパターンの形成されたシード層及びビアホールの内部に第１次電解銅メッキ及び第２次電解銅メッキによって第１次電解銅メッキ層及び第２次電解銅メッキ層を形成して外層回路パターンを形成し、ビアホールを充填メッキする第４段階とを含んでなることを特徴とする、内部ビアホールの充填メッキ製造方法が提供される。
本発明に係るビアホールの充填メッキ方法によれば、パルス／リバースメッキ方式を用いた第１次電解銅メッキ及び第２次電解銅メッキを施してビアホールの内部に充填メッキを完成することにより、基板の熱伝導性を向上させる。
また、本発明は、従来のペイストまたは液状樹脂などで充填されたビアホールの内部を充填メッキすることにより、以後のキャップメッキ工程を省略するので、工程の単純化及び製品のコスト節減を図ることができる。
以下に添付図面を参照しながら、本発明に係る内部ビアホール（Inner via hole;ＩＶＨ）の充填メッキ方法について詳細に説明する。
図６は本発明の第１実施例に係る内部ビアホールの充填(Fill)メッキ構造を示す断面図である。
本発明に係る内部ビアホールの充填メッキ構造は、層間接続のための内部ビアホールを備えた銅張積層板に形成された無電解メッキ層６３と、前記無電解メッキ層６３上に形成された第１次電解銅メッキ層６４と、第１次電解銅メッキ層６４上に形成された第２次電解銅メッキ層６５とを含んで構成される。
すなわち、無電解メッキ層６３は、絶縁層６１の両面に薄い銅箔層６２が形成された銅張積層板に層間電気接続のための内部ビアホールが形成され、前記銅箔層６２の上部及びビアホールの内壁に銅、ニッケル、錫などの金属物質でメッキされたメッキ層である。
第１次電解銅メッキ層６４は、銅張積層板の表面の無電解メッキ層６３上に薄く形成され、ビアホールの内壁のベリー状に最も膨らんだ部分がお互い近接した、好ましくは接した多層形態のメッキ層である。
第２次電解銅メッキ層６５は、銅張積層板の表面の第１次電解銅メッキ層６４上に薄く形成され、ビアホールの内壁の第１次電解銅メッキ層６４の上部及び下部に形成されてビアホールの内部を埋めた多層形態のメッキ層である。
図７ａ〜図７ｇは本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。
まず、図７ａに示すように、絶縁層７１を挟んで両面に薄膜の銅箔層７２が形成された銅張積層板（ＣＣＬ；Copper Clad Laminate）を提供する。
ここで、銅張積層板は一般にプリント回路基板が製造される原板であって、絶縁層７１に銅箔層７２を形成した構造である。この際、銅箔層の厚さは通常１８〜７０μｍ程度であるが、配線パターンの微細化に応じて５μｍ、７μｍ、１５μｍとすることができる。
その後、図７ｂに示すように、ドリリング加工によって内部ビアホール７３を形成する。
ここで、内部ビアホール７３を形成する過程では、機械的ドリリングまたはＵＶ、ＹＡＧ及びＣＯ２レーザドリリングなどのいずれも使用可能であるが、好ましくは機械的ドリリングを用いて、前もって設定された位置に基づいてビアホールを形成し、各種汚染と異物を除去するデバリング及びデスミアを行うことが好ましい。
デバリングは、ドリリングの際に発生する銅箔層のギザギザ及びホール内壁の粉塵や銅箔層表面の埃、指紋などを取り除くとともに銅箔層の表面に粗さを与えることにより、後続のメッキ工程における銅の密着力を高める。
デスミアは、ドリリングの際に発生する熱により、基板を構成している樹脂が溶融されてホールの内壁にくっ付くが、これを取り除く作業である。ホールの内壁にくっ付いた溶融樹脂は、銅メッキの品質を低下させる決定的な作用をする。
上述したように内部ビアホール７３を形成し、デバリング及びデスミアを行った後、図７ｃに示すように無電解メッキ層７４を形成する。
無電解メッキは、概略的に（１）クリーニング（コンディショニング）→（２）ソフトエッチング→（３）プレディッピング→（４）触媒活性化処理→（５）還元→（６）無電解化学銅メッキ→（７）酸処理などの工程を経て行われる。無電解メッキの究極的な目的は、ドリル加工されたホールの樹脂壁に導電膜を形成してホール内の電解銅メッキを行えるようにすることにある。この際、一般に無電解メッキ層の厚さは略０．２〜１．２μｍとする。
その後、図７ｄに示すように、内部ビアホール７３に第１次電解銅メッキによってベリー状の第１次電解銅メッキ層７５を形成する。
ここで、第１次電解銅メッキは、直流電流にパルス／リバースを交互に印加して周期的に電流を調整し、これにより無機薬品の銅（Ｃｕ）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）に有機成分（Ｂｒｉｇｈｔｅｒ、Ｌｅｖｅｌｅｒ、Ｃａｒｒｉｅｒ）を添加したメッキ液内の銅とアノードボール(Anode Ball)から供給された銅イオンとが酸化／還元反応によって陰極基板に析出されてメッキ膜を形成するパルス／リバースメッキ方法で行われる。
この際、電流は、図８ａに示すように、５Ａパルス信号にリバースとして強い電流、好ましくは約８０Ａ以上を加えてメッキ層がベリー状となるようにする。銅張積層板の上・下部に他の電流を加えるか或いは時間を調節し、中央の膨らんだ部分Ａ、Ａ’の位置が上・下に調節可能である。
第１次電解銅メッキは、ビアホール７３の内部両面の膨らんだ部分Ａ、Ａ’が最大限近接または接するまで行われる。
表１は第１次電解銅メッキで使用されるメッキ液成分の密度を示す。
Figure 2006188745
メッキ液において、銅（Ｃｕ）は銅イオンを供給し、メッキ液の電気伝導性を増加させる役割を果たし、硫酸（Ｈ２ＳＯ４）はメッキ液の伝導度を調節し、アノードボールを溶解させる役割を果たす。また、塩酸（ＨＣｌ）は還元反応を調節してメッキ膜の成長速度を制御する役割を果たし、光沢剤のＢｒｉｇｈｔｅｒはメッキ反応を促進し、レベラーのＬｅｖｅｌｅｒはメッキ反応を抑制する役割を果たす。
ここで、鉄Ｆｅ２＋は、銅のイオン供給を円滑にするためのもので、省略可能である。
上述したように第１次電解銅メッキ層７５を形成した後、図７ｅに示すように、表面メッキ層を最小化し且つ第２次電解銅メッキがビアホールの内部にのみ形成できるよう、表面にレジストパターン７６を形成する。
ここで、内部ビアホール７３の直径が８０μｍ以下の場合、表面メッキ層の厚さを研磨処理で調節することが可能なので、レジストパターン７６の形成工程を省略することができる。
その後、図７ｆに示すように、第２次電解銅メッキによって第２次電解銅メッキ層７７を形成する。
第２次電解銅メッキは、直流電流にパルス／リバースを交互に印加して周期的に電流を調整し、これにより無機薬品の銅（Ｃｕ）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）に有機成分（Ｂｒｉｇｈｔｅｒ、Ｌｅｖｅｌｅｒ、Ｃａｒｒｉｅｒ）を添加したメッキ液内の銅とアノードボールから供給された銅イオンとが酸化／還元反応によって陰極基板に析出されてメッキ膜を形成するパルス／リバースメッキ方法で行われる。
この際、電流は、図８ｂに示すように、５Ａパルス信号にリバースとして強い電流、好ましくは約１６０Ａ上を加えて第１次電解銅メッキ層７５上にメッキ層を成長させてビアホールの内部を充填する。
表２は第２次電解銅メッキで使用されるメッキ液成分の密度を示す。
Figure 2006188745
上述したように第２次電解銅メッキ層７７を形成した後、図７ｇに示すようにレジストパターン７６をエッチング処理して除去し、レベリング工程を行って内部ビアホールＩＶＨの充填メッキを完成する。
図９ａ〜図９ｌは本発明の第２実施例に係る導通孔の充填メッキ方法を示す工程図である。
導通孔は、多層プリント回路基板で外層と外層間の電気的接続のために形成されたもので、内部ビアホールのような形状をしている。
まず、図９ａに示すように、絶縁層９１を挟んで両面に薄膜の銅箔層９２が形成された銅張積層板ＣＣＬを提供する。
その後、図９ｂに示すように、前記銅張積層板にドリリング加工によって内部ビアホール９３を形成する。
内部ビアホール９３は、層間電気接続を行うために形成されるもので、ドリリング以後、デバリング及びデスミアの工程によって、ビアホール加工中に発生する各種汚染と異物を除去する。
上述したように、銅張積層板に層間電気接続を行う内部ビアホール９３を形成した後、図９ｃに示すように、前記銅箔層９２及び内部ビアホール９３に対する無電解メッキ及び電解銅メッキを施してメッキ層９４を形成する。
ここで、無電解メッキを先に施した後、電解銅メッキを施す理由は、絶縁層上では電気が必要な電解メッキを施すことができないためである。
すなわち、電解銅メッキに必要な導電性膜を形成させるために、その前処理として薄く無電解メッキを施す。無電解メッキは処理が難しくて不経済であるという欠点があるため、回路パターンの導電性部分は電解銅メッキで形成することが好ましい。
その後、図９ｄに示すように、ビアホール９３の内壁に形成されたメッキ層９４を保護するために、前記ビアホールの内部領域に埋め込み用インクを充填しあるいは充填メッキによって充填メッキ層９５を形成する。
ここで、埋め込み用インクは、絶縁性のインク材質のペーストを使用することが一般的であるが、プリント回路基板の使用目的に応じて導電性ペーストも使用できる。導電性ペーストは、主成分がＣｕ、Ａｇ、Ａｕ、Ｓｎ、Ｐｂなどの金属を単独でまたは組み合わせて有機接着剤と共に混合したものである。
上述したように、ビアホール９３の内部領域にペースト充填または充填メッキを施した後、図９ｅに示すように、前記メッキ層９４上に、内層回路パターンを形成するための
エッチングレジストパターン９６を形成する。
ここで、エッチングレジストパターン９６を形成するには、アートワークフィルムにプリントされた回路パターンを基板上に転写しなければならない。転写する方法にはいろいろの方法があるが、最もよく使用される方法は、感光性のドライフィルムを用いて紫外線によって、アートワークフィルムにプリントされた回路パターンをドライフィルムに転写する方式である。
この際、回路パターンが転写されたドライフィルムは、エッチングレジストとしての役割をし、前記ドライフィルムをエッチングレジストとしてエッチング処理を行う場合、図９ｆに示すように、エッチングレジストパターン９６の形成されていない領域のメッキ層９４及び銅箔層９２が除去され、所定形状の内層回路パターンが形成されたベース基板を提供する。
本実施例では、ベース基板の内層（すなわち、原板の内部に回路パターンが形成された銅箔層）が２層からなる構造としたが、使用目的または用途によって、内層が４層及び６層などの多層の構造を有するベース基板を使用することができる。
その後、図９ｇに示すように、ベース基板上にビールドアップ(build-up)層を実現するための層間絶縁を行う絶縁層９７を積層するが、これは樹脂と補強基材の合成物質からなる。
上述したように、前記積層された絶縁層９７に、図９ｈに示すように外層回路パターン間の電気接続のための導通孔９８をドリリング加工によって形成する。
次に、図９ｉに示すように、無電解メッキを用いてシード層９９を最小の厚さに形成する。ここで、無電解メッキは銅、ニッケル、錫などを用いて施すことができる。
上述したようにシード層９９を形成した後、図９ｊに示すように、外層回路及びビアホールのパターンが形成されたレジストパターン１００をフォトエッチング工程によってシード上に形成する。
その後、図９ｋに示すように、第１次電解銅メッキ及び第２次電解銅メッキを施して導通孔９８の内部を充填メッキし、外層回路を形成する。
第１次電解銅メッキ及び第２次電解銅メッキによって形成された第１次電解銅メッキ層１０１及び第２次電解銅メッキ層１０２は、直流電流にパルス／リバースを交互に印加して周期的に電流を調整し、これにより無機薬品の銅（Ｃｕ）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）に有機成分の光沢剤（Ｂｒｉｇｈｔｅｒ、Ｌｅｖｅｌｅｒ、Ｃａｒｒｉｅｒ）を添加したメッキ液内の銅とアノードボールから供給された銅イオンとが酸化／還元反応によって陰極基板に析出されてメッキ膜を形成するパルス／リバースメッキ方法で行われる。
メッキ液において、銅（Ｃｕ）は銅イオンを供給し、メッキ液の電気伝導性を増加させる役割を行い、硫酸（Ｈ２ＳＯ４）はメッキ液の伝導度を調節し、アノードボールを溶解させる役割を行う。また、塩酸（ＨＣｌ）は還元反応を調節してメッキ膜の成長速度を制御する役割をし、光沢剤のＢｒｉｇｈｔｅｒはメッキ反応を促進し、レベラーのＬｅｖｅｌｅｒはメッキ反応を抑制する役割をする。
ここで、パルス信号にリバース(Reverse)を一定以上加えて電流を流し、メッキ条件を異にすることにより、第１次電解銅メッキ層１０１は導通孔９８の内部でベリー状に成長し、第２次電解銅メッキ層１０２は第１次電解銅メッキ層１０１の上部及び下部に成長して導通孔９８の内部を埋める。この際、メッキ条件は各メッキ液成分の密度量とリバース電流の強度、時間などを示す。
上述したように、第１次電解銅メッキ層１０１及び第２次電解銅メッキ層１０２を形成した後、図９ｌに示すように、レジストパターンを除去し、オープンされたシード層をエッチング処理することにより、導通孔９８の充填メッキを完成する。
以上、好適な実施例を参照して本発明を説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱することなく、本発明を様々に修正及び変更することができるのを理解できよう。
従来の様々な形態のビアホールを示す断面図である。 従来の内部ビアホールの埋め込み用インク充填方法を示す工程図である。 従来の内部ビアホールの埋め込み用インク充填方法を示す工程図である。 従来の内部ビアホールの埋め込み用インク充填方法を示す工程図である。 従来の充填(Fill)メッキ方法でメッキした内部ビアホールを示す断面図である。 従来のブラインドビアホールの充填メッキ方法を示す工程図である。 従来のブラインドビアホールの充填メッキ方法を示す工程図である。 従来のブラインドビアホールの充填メッキ方法を示す工程図である。 従来のブラインドビアホールの充填メッキ方法を示す工程図である。 従来のブラインドビアホールのメッキ成長過程を示す拡大断面図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ構造を示す断面図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第１実施例に係る第１次電解銅メッキに使用されるパルス／リバース信号を示す波形図である。 本発明の第１実施例に係る第２次電解銅メッキに使用されるパルス／リバース信号を示す波形図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。 本発明の第２実施例に係る内部ビアホールの充填メッキ方法を示す工程図である。
符号の説明
６１ 絶縁層
６２ 銅箔層
６３ 無電解メッキ層
６４ 第１次電解銅メッキ層
６５ 第２次電解銅メッキ層
７１ 絶縁層
７２ 銅箔層
７３ 内部ビアホール
７４ 無電解銅メッキ層
７５ 第１次電解銅メッキ層
７６ レジストパターン
７７ 第２次電解銅メッキ層
９１ 絶縁層
９２ 銅箔層
９３ 内部ビアホール
９４ メッキ層
９５ 埋め込み用インク
９６ エッチングレジストパターン
９７ 絶縁層
９８ 導通孔
９９ シード層
１００ レジストパターン
１０１ 第１次電解銅メッキ層
１０２ 第２次電解銅メッキ層


Claims (11)

  1. 内部ビアホールを備えた銅張積層板にメッキされた無電解メッキ層と、
    前記銅張積層板の表面の前記無電解メッキ層及び前記ビアホールの内壁にベリー(belly)状にメッキされた第１次電解銅メッキ層と、
    前記銅張積層板の表面の前記第１次電解銅メッキ層及び前記ビアホールの内壁の前記第１次電解メッキ層の上部及び下部にメッキされて前記ビアホールを埋めた第２次電解銅メッキ層とを含んでなることを特徴とする、内部ビアホールの充填メッキ構造。
  2. 前記第１次電解銅メッキ層のベリー状の膨らんだ部分がお互い接したことを特徴とする、請求項１に記載の内部ビアホール充填メッキ構造。
  3. 前記第１次電解銅メッキ層は多層メッキ層であることを特徴とする、請求項１に記載の内部ビアホールの充填メッキ構造。
  4. 前記第２次電解銅メッキ層は多層メッキ層であることを特徴とする、請求項１に記載の内部ビアホールの充填メッキ構造。
  5. 銅張積層板にビアホールを形成する第１段階と、
    前記ビアホール及び前記銅張積層板上に無電解メッキ層を形成する第２段階と、
    前記無電解メッキ層及び前記ビアホールの内部にベリー状の第１次電解銅メッキ層を形成する第３段階と、
    前記第１次電解銅メッキ層上に第２次電解銅メッキ層を形成してビアホールの内部を充填メッキする第４段階とを含んでなることを特徴とする、内部ビアホールの充填メッキ製造方法。
  6. 前記第３段階は、前記第１次電解銅メッキ層の形成後、前記ビアホールのパターンが形成されたレジストパターンをフォトエッチング工程によって形成する段階をさらに含むことを特徴とする、請求項５に記載の内部ビアホールの充填メッキ製造方法。
  7. 前記第１次電解銅メッキ層は、パルス／リバースメッキ工程によって前記ビアホールの内部でベリー状に成長することを特徴とする、請求項５に記載の内部ビアホールの充填メッキ製造方法。
  8. 前記第２次電解銅メッキ層は、パルス／リバースメッキ工程によってビアホールの内部で前記第１次電解銅メッキ層の上部及び下部に成長することを特徴とする、請求項５に記載の内部ビアホールの充填メッキ製造方法。
  9. 多数の回路層と多数の絶縁層を含んでいるベース基板を提供する第１段階と、
    前記ベース基板に絶縁層を積層し、外層と外層を接続するために基板を貫通するビアホールを形成する第２段階と、
    前記絶縁層及びビアホールの内部にシード層を形成し、外層回路及びビアホールのパターンが形成されたレジストパターンを前記シード層上に形成する第３段階と、
    前記レジストパターンの形成されたシード層及びビアホールの内部に第１次電解銅メッキ及び第２次電解銅メッキによって第１次電解銅メッキ層及び第２次電解銅メッキ層を形成して外層回路パターンを形成し、ビアホールを充填メッキする第４段階とを含んでなることを特徴とする、内部ビアホールの充填メッキ製造方法。
  10. 前記第１次電解銅メッキ層はパルス／リバースメッキ工程によってビアホールの内部でベリー状に成長することを特徴とする、請求項９に記載の内部ビアホールの充填メッキ製造方法。
  11. 前記第２次電解銅メッキ層は、パルス／リバースメッキ工程によってビアホールの内部で前記第１次電解銅メッキ層の上部及び下部に成長することを特徴とする、請求項９に記載の内部ビアホールの充填メッキ製造方法。


JP2005147115A 2004-12-30 2005-05-19 内部ビアホールの充填メッキ構造及びその製造方法 Pending JP2006188745A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116801A KR100632552B1 (ko) 2004-12-30 2004-12-30 내부 비아홀의 필 도금 구조 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006188745A true JP2006188745A (ja) 2006-07-20

Family

ID=36599484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005147115A Pending JP2006188745A (ja) 2004-12-30 2005-05-19 内部ビアホールの充填メッキ構造及びその製造方法

Country Status (4)

Country Link
US (1) US20060144618A1 (ja)
JP (1) JP2006188745A (ja)
KR (1) KR100632552B1 (ja)
DE (1) DE102005020969A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803004B1 (ko) * 2006-09-01 2008-02-14 삼성전기주식회사 관통홀 충진방법
KR101155645B1 (ko) * 2010-08-20 2012-07-03 한국생산기술연구원 열방출 효과가 우수한 방열 인쇄회로기판 및 그 제조 방법
JP2014513211A (ja) * 2011-04-26 2014-05-29 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 銅の電解析出用水性酸浴
JP2015060981A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 プリント配線板
CN105338759A (zh) * 2015-10-29 2016-02-17 杭州方正速能科技有限公司 一种pcb板的制备方法及pcb板
US9297088B2 (en) 2012-08-07 2016-03-29 Ebara Corporation Electroplating method and electroplating apparatus for through-hole
JP2023504254A (ja) * 2019-11-27 2023-02-02 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250751B2 (en) * 2007-02-20 2012-08-28 Ddi Global Corp. Method of manufacturing a printed circuit board
KR100855622B1 (ko) 2007-08-29 2008-09-03 삼성전기주식회사 비아홀 플러깅 방법
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US8293647B2 (en) * 2008-11-24 2012-10-23 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
EP2475234A3 (en) * 2009-04-24 2012-09-19 Sumitomo Electric Industries, Ltd. Substrate for printed wiring board, printed wiring board, and methods for producing same
KR101106267B1 (ko) * 2009-11-10 2012-01-18 한국기계연구원 방열 구조체, 그 제조 방법 및 이를 구비한 발광 소자 패키지
JPWO2011062037A1 (ja) * 2009-11-20 2013-04-04 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20120024288A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 인쇄회로기판의 도금층 형성 방법
KR20120088124A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 구리 도금용 조성물 및 이를 이용한 구리 범프 형성 방법
KR101212525B1 (ko) 2011-06-24 2012-12-14 주식회사 심텍 패턴 매립형 기판 제조 방법
KR101897013B1 (ko) * 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
CN103031589B (zh) * 2012-12-12 2015-09-30 江西洪都航空工业集团有限责任公司 一种飞机外筒零件内孔电镀夹具
KR101335271B1 (ko) * 2013-02-21 2013-11-29 주식회사 에스아이 플렉스 Ｖｉａ ｆｉｌｌ 동도금을 이용한 ｂｖｈ도포 ｐｓｒ 인쇄공법
CN104349588A (zh) * 2013-08-02 2015-02-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6286169B2 (ja) * 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
DE102013224765A1 (de) 2013-12-03 2015-06-03 Robert Bosch Gmbh Verfahren zur Via-Stift-Verfüllung
US10356906B2 (en) * 2016-06-21 2019-07-16 Abb Schweiz Ag Method of manufacturing a PCB including a thick-wall via
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN110545620A (zh) * 2019-08-06 2019-12-06 宁波华远电子科技有限公司 一种线路板通孔的填孔工艺
CN112752436B (zh) * 2020-11-30 2023-08-08 惠州市特创电子科技股份有限公司 多层线路板
CN115052411A (zh) * 2022-05-17 2022-09-13 高德(江苏)电子科技股份有限公司 三层芯板选择性镀铜块的印刷电路板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461986A (en) * 1987-09-01 1989-03-08 Fujitsu Ltd Plating of printed board
JPH118469A (ja) * 1997-06-16 1999-01-12 Hideo Honma ビアフィリング方法
JP2003060330A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールのスミア除去方法
WO2003033775A1 (fr) * 2001-10-16 2003-04-24 Shinko Electric Industries Co., Ltd. Procede de cuivrage de trous a petit diametre
JP2003309356A (ja) * 2002-04-15 2003-10-31 Daiwa Kogyo:Kk メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004214410A (ja) * 2002-12-27 2004-07-29 Ykc:Kk 多層配線基板の製造方法及び多層配線基板
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法
JP2008513985A (ja) * 2004-09-20 2008-05-01 アトテック・ドイチュラント・ゲーエムベーハー スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1812692A1 (de) * 1968-12-04 1970-11-05 Siemens Ag Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US6197425B1 (en) * 1995-05-09 2001-03-06 Taiyo Ink Manufacturing Co., Ltd. Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JPH10215072A (ja) * 1997-01-30 1998-08-11 Nec Toyama Ltd 多層印刷配線板の製造方法
JP3976564B2 (ja) * 2001-12-20 2007-09-19 日本リーロナール有限会社 ビアフィリング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461986A (en) * 1987-09-01 1989-03-08 Fujitsu Ltd Plating of printed board
JPH118469A (ja) * 1997-06-16 1999-01-12 Hideo Honma ビアフィリング方法
JP2003060330A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールのスミア除去方法
WO2003033775A1 (fr) * 2001-10-16 2003-04-24 Shinko Electric Industries Co., Ltd. Procede de cuivrage de trous a petit diametre
JP2003309356A (ja) * 2002-04-15 2003-10-31 Daiwa Kogyo:Kk メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004214410A (ja) * 2002-12-27 2004-07-29 Ykc:Kk 多層配線基板の製造方法及び多層配線基板
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法
JP2008513985A (ja) * 2004-09-20 2008-05-01 アトテック・ドイチュラント・ゲーエムベーハー スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803004B1 (ko) * 2006-09-01 2008-02-14 삼성전기주식회사 관통홀 충진방법
KR101155645B1 (ko) * 2010-08-20 2012-07-03 한국생산기술연구원 열방출 효과가 우수한 방열 인쇄회로기판 및 그 제조 방법
JP2014513211A (ja) * 2011-04-26 2014-05-29 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 銅の電解析出用水性酸浴
US9297088B2 (en) 2012-08-07 2016-03-29 Ebara Corporation Electroplating method and electroplating apparatus for through-hole
JP2015060981A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 プリント配線板
CN105338759A (zh) * 2015-10-29 2016-02-17 杭州方正速能科技有限公司 一种pcb板的制备方法及pcb板
JP2023504254A (ja) * 2019-11-27 2023-02-02 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板
JP7438578B2 (ja) 2019-11-27 2024-02-27 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板

Also Published As

Publication number Publication date
DE102005020969A1 (de) 2006-07-13
KR20060078112A (ko) 2006-07-05
KR100632552B1 (ko) 2006-10-11
US20060144618A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP2006188745A (ja) 内部ビアホールの充填メッキ構造及びその製造方法
TW200539774A (en) Method of manufacturing a circuit carrier and the use of the method
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP2013118370A (ja) ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
TWI542264B (zh) 印刷電路板及其製造方法
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
US20060054588A1 (en) Method of Manufacturing Double-Sided Printed Circuit Board
JP2014120756A (ja) 印刷回路基板の製造方法
JP2007096007A (ja) プリント配線板及びその製造方法
JP4323474B2 (ja) プリント配線板の製造方法
US20120111625A1 (en) Printed circuit board and method for filling via hole thereof
JP2008078343A (ja) プリント配線板及びその製造方法
JP4488187B2 (ja) ビアホールを有する基板の製造方法
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
JP4730222B2 (ja) 配線基板の製造方法
JP5040346B2 (ja) プリント配線板の製造方法
JP2006165242A (ja) プリント配線板およびその製造方法
CN105191512B (zh) 印刷电路板及其制造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP4676859B2 (ja) 電子部品パッケージ用プリント配線板及びその製造方法
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2007095910A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202