JP7438578B2 - 回路基板のスルーホールの充填方法及びこれを用いた回路基板 - Google Patents

回路基板のスルーホールの充填方法及びこれを用いた回路基板 Download PDF

Info

Publication number
JP7438578B2
JP7438578B2 JP2022531644A JP2022531644A JP7438578B2 JP 7438578 B2 JP7438578 B2 JP 7438578B2 JP 2022531644 A JP2022531644 A JP 2022531644A JP 2022531644 A JP2022531644 A JP 2022531644A JP 7438578 B2 JP7438578 B2 JP 7438578B2
Authority
JP
Japan
Prior art keywords
plating
hole
filling
bridge
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022531644A
Other languages
English (en)
Other versions
JP2023504254A (ja
Inventor
ウク チュン、ソン
ムク チョン、ポ
イル キム、チュン
クン キム、テ
Original Assignee
ワイエムティー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワイエムティー カンパニー リミテッド filed Critical ワイエムティー カンパニー リミテッド
Publication of JP2023504254A publication Critical patent/JP2023504254A/ja
Application granted granted Critical
Publication of JP7438578B2 publication Critical patent/JP7438578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板のスルーホールの充填方法及びこれを用いて製造された回路基板に関し、より詳細には、基板の異なる表面に形成された回路を電気的に接続するためにスルーホール内に導電性材料を充填する方法、及びこれを用いて製造された回路基板に関する。
所定の回路が集積された回路基板が携帯端末や表示装置などの電子機器に広く用いられている。回路基板は、印刷技術、めっき技術、エッチング技術などを用いることによって配線パターンが絶縁基板上に形成された基板である。回路基板は、配線パターンの構造によって片面プリント基板、両面プリント基板、多層プリント基板などに分類される。両面プリント基板や多層プリント基板などには、異なる層の配線パターンを接続するために、CNCドリルやレーザドリルによって加工されたスルーホールやビアホールが形成されている。スルーホールやビアホールの内壁の樹脂上に導電性材料を形成するために種々の方法が使用されている。
近年、電子デバイスの小型化に伴い、回路基板に用いられるスルーホールやビアホールの径も小さくなってきており、直径とホールの深さの比を意味するアスペクト比も大きくなっている。アスペクト比の大きいスルーホール内に導電性材料を充填するプロセスでは、スルーホール内に細孔を形成しないことが重要である。スルーホール内に細孔が形成されると、電気的接続がなされない不具合が生じたり、電気抵抗が部分的に増大したりし、回路が正常に動作しなくなったり大量の熱を生じたりする要因となる。
回路基板のスルーホールを導電性材料で充填する方法の1つでは、無電解めっきによりスルーホールの内側表面に無電解めっき層を形成し、次いで無電解めっき層に電流を流すことによって電気めっきが行われる。回路基板のスルーホールに導電性材料を充填する技術に関する先行文献として、韓国特許第1418034号がある。この先行文献には、A)複数の導体及び絶縁体が交差して積層され、スルーホールが形成された多層プリント回路基板を準備することと、B)基板のスルーホールにより露出した導体の表面を酸化させることによってアニオン酸化物層を形成することと、C)スルーホールを含む基板全体を導電性アニオンカーボンで被覆することと、D)スルーホールを含む基板全体の導体表面に被覆した導電性アニオンカーボンを、マイクロエッチング液を用いて除去することと、E)基板に電気めっきを行って複数の導体を電気的に接続することと、を含む多層プリント回路基板の製造方法に関する技術が開示されている。しかしながら、この先行文献に開示された技術は、電気めっき工程前の前処理工程が複雑なためプロセスコストが高いという欠点を有し、電気めっき工程においてスルーホール内の細孔の発生を抑制する技術的特徴を含んでいない。
したがって、スルーホール内の充填より前の工程の構成を簡略化し、電気めっきプロセス時のプロセス条件を制御することでスルーホール内の細孔の発生を抑制することによってプロセスコストを低減できる新しい技術の開発が大いに必要とされている。
本発明は、回路基板のスルーホール内に導電性材料を充填するめっきプロセス時のプロセスコストを低減することができ、スルーホール内に細孔が形成されないように完全な充填を実施することができる回路基板のスルーホールの充填方法を提供するものである。
さらに、本発明は、回路基板のスルーホールの充填方法を用いた回路基板を提供する。
本発明の一態様によれば、回路基板のスルーホール内に導電性材料を充填する方法が提供される。この方法は、基板にスルーホールを形成することと、無電解めっきによってスルーホールの内側表面に所定の厚さの無電解めっき層を形成することと、スルーホール内の一部の領域にブリッジが生じるように、無電解めっき層に電気めっきを行うことによってブリッジめっきを行うことと、電気めっきによってブリッジめっきが行われたスルーホールにスルーホール充填めっきを行うことと、を含み、ブリッジめっき及びスルーホール充填めっきは同一のめっき液を用いて行われる。
本発明の一実施形態によれば、逆パルス波形をブリッジめっきに印加することができる。
本発明の別の実施形態によれば、逆パルス波形を異なる条件で回路基板の上部及び下部に印加することができる。
本発明のさらに別の実施形態によれば、逆パルス波形をスルーホール充填めっきに印加することができる。
本発明の他の態様によれば、回路基板のスルーホールを充填する方法によって製造された回路基板が提供される。
本発明の回路基板のスルーホールの充填方法は以下の効果を奏する。
1種類のめっき液を用いてブリッジめっき及びスルーホール充填めっきを行うため、プロセスを簡略化し、めっき液の交換によるプロセスコストの上昇を抑制することができる。
ブリッジめっきプロセス時にタイミングの異なる逆パルス波形を基板の上面及び下面に印加することにより、スルーホールの内部中央にブリッジを生じることができる。
スルーホール充填めっきプロセス時に所定の逆パルス波形を印加することにより、スルーホール充填プロセス時にスルーホール内に細孔が形成されるのを抑制することができる。
オーバーコート膜めっき時に所定の逆パルス波形を印加することにより、スルーホール充填後のスルーホール及び周辺部に所定の厚さのめっき膜を形成することができる。
回路基板でのスルーホール充填プロセスを順に示す図である。 図1に示したスルーホール充填プロセスによってスルーホールの内部に導電性材料を充填するプロセスを示す図である。 本発明の回路基板のスルーホール充填プロセスを順に示す図である。 図3に示したスルーホール充填プロセスによってスルーホールの内部に導電性材料を充填するプロセスを示す図である。 本発明の回路基板のスルーホールを充填する方法のブリッジめっき工程で印加される電流波形を示す図である。 本発明の回路基板のスルーホールを充填する方法のブリッジめっき工程で印加される電流波形を示す図である。 本発明の回路基板のスルーホールを充填する方法のスルーホール充填めっき工程で印加される電流波形を示す図である。 本発明の回路基板のスルーホールを充填する方法のオーバーコート膜めっき工程で印加される電流波形を示す図である。 回路基板のスルーホールをめっきで充填した後の断面写真である。
本発明は、回路基板のスルーホール内に導電性材料を充填する方法に関する。この方法は、基板にスルーホールを形成することと、無電解めっきによってスルーホールの内側表面に所定の厚さの無電解めっき層を形成することと、スルーホール内の一部の領域にブリッジが生じるように、無電解めっき層に電気めっきを行うことによってブリッジめっきを行うことと、電気めっきによってブリッジめっきが行われたスルーホールにスルーホール充填めっきを行うことと、を含み、ブリッジめっき及びスルーホール充填めっきは同一のめっき液を用いて行われる。
回路基板は、所定の回路パターンが基板上に実装された電子デバイスである。回路基板の回路パターンは単層で形成されているが、回路パターンは集積度を向上させるために多層でも構成される。この場合、異なる層に形成された回路パターンを電気的に接続する手段が必要となる。異なる層上の回路パターンを接続する方法は、レーザドリル加工などの方法によって基板にスルーホールを形成し、このスルーホール内に導体を充填する方法である。このとき、基板に形成されるスルーホールの表面は絶縁体で形成されているため、無電解めっきを用いて薄い金属層を表面に形成し、この無電解めっき層に電流を流して電気めっきを行う。めっき法を用いてスルーホール内に導電性材料を充填するプロセスにおいて、スルーホールの上部又は下部でのめっき膜の成長速度が速いと、スルーホールの中間領域に導電性材料を充填することが困難になる。その結果、充填のためのめっき法には特別な技術が必要である。
図1は回路基板でのスルーホール充填プロセスを順に示しており、図2は図1に示したスルーホール充填プロセスによってスルーホールを導電性材料で充填するプロセスを示している。図1及び図2を参照すると、まず基板101に穴をあけることによって所定の直径のスルーホール102を形成する。次いで、無電解めっきを行うことによりスルーホール102の内側表面に無電解めっき層103を形成する。このとき、無電解めっき層103はスルーホールの内部だけでなく基板の上面及び下面にも形成される。次に、第1のめっき液を用いてブリッジめっきを行う。ブリッジめっきプロセス時に、無電解めっき層に電流を流し、スルーホール102内の中間深さ領域でめっき膜を成長させてブリッジめっき部104aを形成する。次に、第2のめっき液を用いて電気めっきを行い、スルーホールの内部を充填することによってスルーホール充填部104を形成する。このとき、第2のめっき液は、第1のめっき液とは異なる成分及び組成を有することが一般的である。前述のように、従来のスルーホールの充填方法では、ブリッジ形成用めっき液と充填用めっき液に分けられた2成分めっき液が用いられており、めっき液の管理や処理が不便である。しかし、本発明では、2成分めっき液を用いる場合とは異なり1種類のめっき液(1成分液)が用いられるため、めっき液を別途管理したりプロセスを分けたりする必要がなく、簡略化されるという利点がある。
本発明の回路基板のスルーホールを充填する方法において、無電解めっき後の電気めっきプロセスはブリッジめっき及びスルーホール充填めっきを含み、ブリッジめっき及びスルーホール充填めっきのプロセス時に同一の成分と組成を有するめっき液を用いることによって特徴づけられている。めっき液は、硫酸銅、硫酸、塩素、光沢剤、キャリヤ及びレベラーを含む。スルーホールを充填する既存のめっき技術では、ブリッジめっき液はレベラーを含んでいない。しかし、本発明のスルーホール充填めっきでは、ブリッジめっき液及びスルーホール充填めっき液の双方にレベラーが含まれており、レベラーの組成比は小さい。前述のように、ブリッジめっき液及びスルーホール充填めっき液の双方にレベラーが含まれるため、1つのめっき浴で2段階めっきを行い、プロセスコストを低減することができる。ブリッジめっき液及びスルーホール充填めっき液の好ましい組成は、硫酸100重量部に対して硫酸銅200~300重量部、光沢剤0.5~4重量部、キャリヤ70~130重量部及びレベラー2~8重量部を含み、全めっき液に対して塩素50~100ppmを含むことができる。また、本発明のスルーホールの充填方法では、ブリッジめっきプロセス時に基板の表面及び裏面にタイミングの異なる逆パルスを印加し、スルーホール充填めっきプロセス及びオーバーコート膜めっきプロセス時に所定の逆パルス波形を印加する。
図3は、本発明の回路基板でのスルーホール充填プロセスを順に示しており、図4は、図3に示したスルーホール充填プロセスによってスルーホールを導電性材料で充填するプロセスを示している。
図3及び図4を参照すると、まず、基板201上にスルーホール202を形成する。
次いで、スルーホール202及び基板201の表面に無電解めっき層203を形成する。無電解めっき層203は銅からなることができる。無電解めっき液として、既知の成分及び組成を有するめっき液を用いることができる。無電解めっき液は、銅イオン供給源、銅イオン錯化剤、銅イオン還元剤及びpH調整剤を含み、めっき膜の機械的特性やめっき液の安定性を向上させる添加剤をさらに含む。この無電解めっきに必要とされる主な技術は、スルーホールの内壁の全面に均一な電着性を確保することである。スルーホールの内部など、使用するめっき液の対流が十分に行われていない部分では、めっき反応の主成分である銅イオン(錯体)、還元剤及び水酸化物の濃度が低下し、均一な析出が大幅に減少する。これらの問題を解決するために、本発明によれば、無電解銅めっき液の銅塩、銅イオン錯塩、銅イオン還元剤及びpH調整剤のほかに1種以上の添加剤を用いることによって均一な析出を増進することができ、スルーホールの内壁のめっき厚を均一に確保することができる。銅イオン供給源として硫酸銅を用いることができ、アルカリめっき液中での安定化のためにEDTAを錯化剤として用いることができる。還元剤は銅の酸化還元電位よりも低い酸化還元電位を有し、還元剤は、反応を起こすが実際にはめっき液中で分解反応を起こさない、他の組成物と結合することにより生じる不溶性の析出物を形成しない、触媒としての反応速度が速い、といった条件を満たす必要がある。還元剤として、ホルマリンや水素化ホウ素ナトリウムを用いることができる。pH調整剤はホルマリンの酸化反応に必要なOHを供給するために用いられ、水酸化ナトリウム、水酸化カリウム等を用いることができる。添加剤としては、エチレンジアミン四酢酸、ヒドロキシエチルエチレン三酢酸、シクロヘキサンジアミン四酢酸、ジエチレントリアミン五酢酸、テトラキス(2-ヒドロキシプロピル)エチルジアミン等が挙げられる。めっき加工条件は一般に温度20~60℃、pH11~14であり、めっき速度の観点からできるだけ高いpHでめっき加工を行うことが好ましい。一般的なめっき速度は10μm/時であり、めっき速度が速すぎる条件では銅イオンが析出しやすく、溶液安定性が低下する傾向にある。
次にブリッジめっきを行い、スルーホール202内に銅めっき膜(無電解めっき層203)のブリッジを形成する。このとき、ブリッジめっきを電気めっき法によって行うことができ、電気めっきプロセス時にパルス及び/又は逆パルス波形を印加することができる。逆パルス波形の印加はめっき膜の厚さを一定に保つためであり、特に、スルーホール202の上部及び下部の角で生じうるドッグボーンの影響を低減し、ブリッジが先に生じるのを防ぐためである。ブリッジめっきに用いるめっき液は、硫酸、硫酸銅、塩素、光沢剤、キャリヤ及びレベラーを含むことができる。めっき液の組成比は、硫酸100重量部に対して硫酸銅200~300重量部、キャリヤ50~150重量部(具体的には70~130重量部)、増白剤0.5~5重量部(具体的には0.5~4重量部)、レベラー1~10重量部(具体的には2~8重量部)とすることができ、塩素はめっき液の総重量に対して30~120ppmであることが好ましい。この場合、塩素とは、めっき液に希塩酸を添加することによって生じる塩素イオンを意味する。
増白剤は、(O-エチルジチオカルボナト)-S-(3-スルホプロピル)-エステル、3-[(アミノ-イミノメチル)-チオール]-1-プロパンスルホン酸、3-(ベンゾチアゾール-2-メルカプト)-プロピルスルホン酸、ナトリウムビス-(スルホプロピル)-ジスルフィド、N,N-ジメチルジチオカルバミルプロピルスルホン酸、3,3-チオビス(1-プロパンスルホン酸)、2-ヒドロキシ-3-[トリス(ヒドロキシメチル)メチルアミノ]-1-プロパンスルホン酸、2,3-ジメルカプトプロパンスルホン酸ナトリウム、5,5’ジチオビス(2-ニトロ安息香酸)、DL-システイン、4-メルカプト-ベンゼンスルホン酸及び5-メルカプト-1H-テトラゾール-1-メタンスルホン酸からなる群のうち少なくとも1つを含む電解銅めっき用の有機添加剤とすることができる。
キャリヤは、ポリオキシアルキレングリコール、カルボキシメチルセルロース、オクタンジオールビスグリコールエーテル、オレイン酸ポリグリコールエステル、ポリエチレングリコール、ポリエチレングリコールジメチルエーテル、ポリエチレングリコール-ブロック-ポリプロピレングリコール-ブロック-ポリエチレングリコール、ポリプロピレングリコール、ポリビニルアルコール、ステアリルアルコールポリグリコールエーテル、ステアリン酸ポリグリコールエステル、3-メチル-1-ブタン-3-オール、3-メチル-ペンテン-3-オール、L-エチニルシクロヘキサノール、フェニルプロピノール、3-フェニル-1-ブタン-3-オール、プロパルギルアルコール、メチルブチノール-エチレンオキシド、2-メチル-4-クロロ-3-ブチン-2-オール、ジメチルヘキサインジオール、ジメチルオクタンジオール、フェニルブチノール及び1,4-ブタンジオールジグリシジルエーテルからなる群のうち少なくとも1つを含むことができる。
レベラーは、窒素、酸素、硫黄及びリンのうち1つ又は2つの元素を含有する飽和複素環化合物であり、アジリジン、オキシラン、チラン、ジアジリジン、オキサジリジン、デオキシラン、アゼチジン、オキセタン、チエタン、ジアゼチジン、ジオキセタン、ジチエタン、ピロリジン、チオラン、ホスホラン、イミダゾリジン、ピラゾリジン、オキサゾリジン、イソオキサゾリジン、チアゾリジン、イソチアゾリジン、ジオキソラン、ジチオラン、ピペリジン、オキサン、チアン、ホスフィナン、ピペラジン、モルホリン、チオモルホリン、ジオキサン、ジチアン、アゼパン、ホモピラジン、アゾカン、オキソラン、チオカン、アゾナン、オキソナン及びチオナンからなる群のうち少なくとも1つを含有する有機化合物とすることができる。
図5及び図6は、本発明の回路基板のスルーホールを充填する方法のブリッジめっき工程で印加される逆パルス波形を示す図である。図5は基板201の上部(表面)に印加される波形であり、図6は上部(表面)と所定のタイミング差で基板201の下部(裏面)に印加される波形である。図5及び図6を参照すると、ブリッジめっきプロセスで印加される逆パルス波形は、電流Iが時間tの間維持され、次に電流Iが時間tの間維持され、続けて電流Iが時間tの間維持され、電流Iが時間tの間維持され、電流Iが時間tの間維持され、次いで電流Iが時間tの間維持される波形であり、この波形が所定の時間印加される。このとき、Iは1.5~2.5ASDの範囲であることが好ましく、Iは0.5~1.5ASDの範囲であることが好ましく、Iは1.7~2.3ASDの範囲であることがより好ましく、Iは0.7~1.3ASDの範囲であることが好ましい。上記の範囲内で、IはIの1.5~2.5倍であることが好ましく、Iの1.7~2.3倍であることがより好ましい。t、t、t、t及びtは5~20ミリ秒であることが好ましく、7~13ミリ秒であることがより好ましく、t、t、t、t及びtは同じ時間の長さでもよい。Iは3~5ASDの範囲であることが好ましく、3.5~4.5ASDの範囲であることがより好ましい。tは0.5~1.5ミリ秒であることが好ましく、0.7~1.3ミリ秒であることがより好ましい。逆パルス波形は「t+t+t+t+t+t」の周期を有し、具体的には、波形のデューティサイクル(デューティサイクル=ton/(ton+toff)を0.6~1.2の範囲にすることができる。ブリッジめっきプロセスでは、逆パルス波形を1~3時間連続して印加することができる。電圧は5~6Vの範囲で選択することが可能である。ブリッジめっきプロセスでは、タイミングの異なる逆パルス波形を回路基板の上部(表面)及び下部(裏面)に印加し、基板の上部(表面)に対応する波形のtの開始時に、tが開始するタイミングに差をつけて同一の波形を基板の下部(裏面)に印加することができる。ブリッジめっきプロセス時に電流波形を異なるタイミングで基板の上部(表面)及び下部(裏面)に印加する理由は、スルーホールのブリッジ及び充填の効果をさらに向上させるためであり、順方向電流を表面に流してスルーホール内にブリッジを形成する間、スルーホールの内部が逆に剥離されるため、下部にボイドを生じることなく好ましい充填効果を得ることができる。逆に、上部と下部の電流波形が同じ場合、スルーホール内部のブリッジ及び充填時の過剰な成長により、内部中央に大きなボイドが形成されることがある。既存の技術では、逆パルスめっきを行ってスルーホール内にめっき層を形成した結果、スルーホールの厚さが0.4t以下のときに同一波形の逆パルスめっきを基板の上部及び下部に行ったが、スルーホールの厚さが0.4t以上になると同一波形のパルス/逆めっき法で内部ボイドが形成された。この理由としては、電流を同一の波形で上部及び下部に供給するとめっき層のめっき及び溶解のプロセスが同時に起こり、スルーホール内にボイドが生じることがあるためである。スルーホール内にボイドが形成される主な理由は、スルーホール内の限られた空間で金属イオンが急速に消費されてめっき時に過電圧が形成され、水素の発生量が増加してしまうためである。水素発生量の増加によってめっき膜における通常のめっき層成長プロセスが妨げられ、スルーホール内にボイドが形成される。したがって、太いスルーホールの内部に一定量の銅金属イオンを十分に供給できれば、過電圧による水素の発生を抑制し、通常のめっき層成長プロセスを促すことができる。また、このような銅イオンを常に供給する方法として外部から攪拌する方法もあるが、十分な量を攪拌して微細孔に供給することは困難である。このため、上部と下部で電流波形を変化させることによって上部を銅イオンで順方向にめっきすると、下部が逆にめっき膜から溶け出して銅イオンが放出される。下部から放出された銅イオンは上部のめっきに消費され、下部には十分な金属イオンが供給されて、スルーホール内にボイドを形成することなくめっきの充填を形成することができる。
ブリッジめっき液の好ましい組成は、硫酸100重量部に対して硫酸銅200~300重量部、光沢剤0.5~5重量部、キャリヤ50~150重量部、レベラー1~10重量部を含み、全めっき液に対して塩素イオン30~120ppmを含むことができる。前述のように、本発明のスルーホール充填方法によるブリッジめっきプロセス時に用いられるめっき液にレベラーが含まれる理由は、特殊な構成の波形を印加することにより、レベラーによって生じるブリッジ遅延の影響を抑制できるためである。具体的には、スルーホール内の充填時に、レベラーはスルーホールの入口の成長を抑制し、電流分配が十分に供給されない内部の成長を優先的に促すことができる。すなわち、一定量のレベラーは、電流分配が十分でないスルーホールの内壁におけるめっきの成長を促す役割を果たし、ボイドフリーの充填めっきを可能にする。
次に、スルーホール充填めっきを行ってスルーホール充填部204を形成する。ブリッジめっきプロセス時に用いられるめっき液と同一の成分及び組成を有するめっき液がスルーホール充填めっきに用いられるため、ブリッジめっき及びスルーホール充填めっきは、めっき浴を交換せずに連続したプロセスで行うことができる。スルーホール充填めっきでは、基板の上部及び下部(表面及び裏面)に同一のパルス及び/又は逆パルス波形を同一のタイミングで印加する。図7は、スルーホール充填めっきに印加される逆パルス波形の一例を示している。図7を参照すると、スルーホール充填めっきに印加される逆パルス波形は、正電流Iが時間tの間維持され、続けて電流Iが時間tの間維持される周期を有する。Iは1.5~2.5ASDの範囲であることが好ましく、1.7~2.3 ASDであることがより好ましい。tは30~60ミリ秒の範囲内であることが好ましく、40~50ミリ秒であることがより好ましい。Iは3~4ASDの範囲であることが好ましく、3.2~3.8であることがより好ましい。tは1~3ミリ秒の範囲であることが好ましく、1.7~2.3ミリ秒がより好ましい。
次いでオーバーコート膜めっきを行い、スルーホールの上部及び下部(表面及び裏面)にオーバーコート膜を形成する。オーバーコート膜めっきでは、同一のパルス及び/又は逆パルス波形を基板の上部及び下部(表面及び裏面)に印加することができる。図8は、オーバーコート膜めっきに印加される逆パルス波形の一例を示している。図8を参照すると、オーバーコート膜めっきに印加される波形は、電流Iが時間tの間維持され、続けて負電流Iが時間t10の間維持される周期を有する。Iは1.6~2.8ASDの範囲であることが好ましく、tは70~130ミリ秒の範囲であることが好ましい。Iは1.5~2.5ASDの範囲であることが好ましく、t10は1~3ミリ秒の範囲であることが好ましい。
以下の実施例を用いて、本発明をより詳細に説明する。
[実施例1]
厚さ200ミクロンのエポキシ樹脂基板に、直径170ミクロンのスルーホールをレーザーで加工した。
スルーホールを充填する方法としてめっきを行い、めっき工程を以下の通りとした。まず無電解めっきを行い、次に電気めっきを行った。ここで、電気めっき工程は、ブリッジめっき工程と、スルーホール内でブリッジの上部及び下部に銅を充填するスルーホール充填めっき工程と、最後に、スルーホール充填後にめっきの厚さを確保するオーバーコート膜めっき工程とを含む。ブリッジめっき、スルーホール充填めっき及びオーバーコート膜めっきの全てに同一の電気めっき液を用いた。
具体的には、無電解めっき法を用いて、基板の表面及びスルーホール内に無電解銅めっき膜を形成した。無電解めっき液としては、硫酸銅30重量部、錯化剤としてエチレンジアミン四酢酸(EDTA)85重量部、及び還元剤としてホルマリン22重量部と共に、エチレンジアミン四酢酸とホルマリンの酸化反応に必要なOHを供給する少量の苛性ソーダを含むめっき液を用いた。めっき加工条件の酸性度はpH12、浴温は65℃であった。
そして、脱脂プロセス及び酸洗プロセスの後、ブリッジめっきプロセスである銅電気めっきを行った。電気めっき液としては、全めっき液に対して塩素イオン50ppmを含むめっき液を、硫酸100重量部、硫酸銅200重量部、増白剤0.5重量部、キャリヤ70重量部及びレベラー2重量部と共に用いた。めっき液の温度は27℃、めっき時間は4.5時間であった。ここで、増白剤を(O-エチルジチオカルボナト)-S-(3-スルホプロピル)-エステルとすることができ、キャリヤをポリオキシアルキレングリコールとすることができ、レベラーをアkジリジンとすることができる。このとき、ブリッジめっきの電流波形については、図5において、Iは2ASD、Iは1ASD、Iは4ASD、t、t、t、t及びtは10ミリ秒、tは1ミリ秒であった。電圧は5~6Vの範囲で選択した。このとき、基板の上部(表面)及び下部(裏面)に電流波形を異なるタイミングで印加し、図6に示すようなタイミングの差があった。
次に、電気めっき液を用いてスルーホール充填めっきを行った。スルーホール充填めっき条件は、順方向電流密度2ASD(図7のI)、逆方向電流密度3.5ASD(図7のI)、順方向電流の印加時間50ミリ秒(図7のt)、逆方向電流の印加時間2ミリ秒(図7のt)とした。電圧は5~6Vの範囲で選択し、めっき時間は1時間とした。ここで、基板の上部(表面)及び下部(裏面)に同一の波形を同一のタイミングで印加した。
次に、電気めっき液を用いてオーバーコート膜めっきを行った。オーバーコート膜めっき条件は、順方向電流密度2.2ASD(図8のI)、時間100ミリ秒(図8のt)、逆方向電流密度2ASD(図8のI)、時間2ミリ秒(図8のt10)とした。電圧は5~6Vの範囲で選択し、めっき時間は1時間とした。ここで、基板の上部(表面)及び下部(裏面)に同一の波形を同一のタイミングで印加した。
[実施例2]
ブリッジめっき工程においてt、t、t、t及びtを8ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例3]
ブリッジめっき工程においてt、t、t、t及びtを12ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例4]
ブリッジめっき工程においてt、t、t、t及びtを6ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例5]
ブリッジめっき工程においてt、t、t、t及びtを18ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例6]
ブリッジめっき工程においてtを0.8ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例7]
ブリッジめっき工程においてtを1.2ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例8]
ブリッジめっき工程においてtを0.6ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例9]
ブリッジめっき工程においてtを1.4ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例10]
ブリッジめっき工程においてtを1.8ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[実施例11]
ブリッジめっき工程においてtを2.2ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例1]
ブリッジめっき工程においてt、t、t、t及びtを3ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例2]
ブリッジめっき工程においてt、t、t、t及びtを23ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例3]
ブリッジめっき工程においてtを0.4ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例4]
ブリッジめっき工程においてtを1.7ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例5]
ブリッジめっき工程においてtを0.8ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例6]
ブリッジめっき工程においてtを3.5ミリ秒に設定した点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[比較例7]
ブリッジめっき工程においてレベラーを含まないめっき液を用いた点以外は、実施例1と同じ方法でスルーホール充填めっきを行った。
[評価例1]
実施例1~11及び比較例1~7に係るスルーホール充填めっきを施した回路基板の断面を切断することにより、スルーホールの内部を光学顕微鏡で観察した。実施例1、2、3、4、6、7、10及び11ではスルーホールにボイドは観察されず、実施例4、5、8及び9ではスルーホールに直径10ミクロン以下のボイドが観察された。比較例1~6では直径20ミクロン以上のボイドが観察され、比較例7ではスルーホール充填が行われなかった。結果を以下の表1にまとめる。これらの結果から、めっきプロセス時の波形の制御が非常に重要であることがわかる。電流波形に応じて金属イオンの吸着及び脱離が誘発され、めっき液中のレベラーは、内部めっきを優先的に行う機能を果たせるようにスルーホールの外側に吸着してめっきを制御することが、このことからわかる。さらに、レベラーの存在及びそのタイプもスルーホール充填に重要な役割を果たすことがわかる。
図9Aは、実施例1に係るスルーホール充填めっきを行ったスルーホールの写真であり、スルーホール内にボイドを形成することなくめっきが良好に行われたことがわかる。図9Bは、比較例7に係るスルーホール充填めっきを行ったスルーホールの写真であり、スルーホールの充填が不十分に行われたことがわかる。

Claims (8)

  1. 回路基板のスルーホールを充填する方法であって、
    基板に前記スルーホールを形成することと、
    無電解めっきによって前記スルーホールの内側表面に所定の厚さの無電解めっき層を形成することと、
    前記スルーホール内の一部の領域にブリッジが生じるように、前記無電解めっき層に電気めっきを行うことによってブリッジめっきを行うことと、
    前記電気めっきによって前記ブリッジめっきが行われた前記スルーホールにスルーホール充填めっきを行うことと、
    を含み、
    前記ブリッジめっき及び前記スルーホール充填めっきは同一のめっき液を用いて行われ
    前記ブリッジめっき時に前記回路基板の上部及び下部に、タイミングが異なる逆パルス波形が印加される、回路基板のスルーホールを充填する方法。
  2. 前記逆パルス波形はt+t+t+t+t+tの周期を有し、前記周期の前記t
    、t、t、t及びtはそれぞれ正電流が印加される時間であり、tは負電流が印加される時間である、請求項に記載の方法。
  3. 前記正電流が印加される前記時間は5~20ミリ秒であり、前記負電流が印加される前記時間は0.5~1.5ミリ秒である、請求項に記載の方法。
  4. 前記t、前記t及び前記tでそれぞれ印加される電流Iは1.5~2.5ASDであり、前記t及び前記tで印加される電流Iは0.5~1.5ASDであり、前記tで印加される電流Iは3~5ASDである、請求項に記載の方法。
  5. 逆パルス波形が前記スルーホール充填めっきに印加される、請求項1に記載の方法。
  6. 前記ブリッジめっき及び前記スルーホール充填めっきが同一のめっき浴で行われる、請求項1に記載の方法。
  7. 前記めっき溶液はレベラーを含み、
    前記レベラーは、窒素、酸素、硫黄及びリンからなる群から選択される少なくとも1つの元素を含む飽和複素環式化合物である、
    請求項1に記載の方法。
  8. 前記スルーホール充填めっきを施した前記スルーホールに対し、電気めっきによってオーバーコート膜めっきを行うことをさらに含む、請求項1に記載の方法。
JP2022531644A 2019-11-27 2020-10-22 回路基板のスルーホールの充填方法及びこれを用いた回路基板 Active JP7438578B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0154040 2019-11-27
KR1020190154040A KR102215846B1 (ko) 2019-11-27 2019-11-27 회로기판의 관통홀 충진 방법 및 이를 이용하여 제조된 회로기판
PCT/KR2020/014487 WO2021107409A1 (ko) 2019-11-27 2020-10-22 회로기판의 관통홀 충진 방법 및 이를 이용하여 제조된 회로기판

Publications (2)

Publication Number Publication Date
JP2023504254A JP2023504254A (ja) 2023-02-02
JP7438578B2 true JP7438578B2 (ja) 2024-02-27

Family

ID=74686982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022531644A Active JP7438578B2 (ja) 2019-11-27 2020-10-22 回路基板のスルーホールの充填方法及びこれを用いた回路基板

Country Status (4)

Country Link
JP (1) JP7438578B2 (ja)
KR (2) KR102215846B1 (ja)
CN (1) CN115053641A (ja)
WO (1) WO2021107409A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339867B1 (ko) * 2021-07-30 2021-12-16 와이엠티 주식회사 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006188745A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
JP2006283072A (ja) 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
JP2008513985A (ja) 2004-09-20 2008-05-01 アトテック・ドイチュラント・ゲーエムベーハー スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理
JP2010077496A (ja) 2008-09-26 2010-04-08 New Japan Radio Co Ltd スルーホールフィリング方法
JP2015029027A (ja) 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
JP2017152492A (ja) 2016-02-23 2017-08-31 京セラ株式会社 印刷配線板のめっき方法およびめっき装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164797A (ja) * 1982-03-05 1983-09-29 オリン・コ−ポレ−シヨン 結合強さを改良する銅の電気化学的処理
JP4248353B2 (ja) * 2003-09-19 2009-04-02 新光電気工業株式会社 スルーホールの充填方法
JP6079150B2 (ja) * 2012-11-07 2017-02-15 凸版印刷株式会社 めっきによる貫通孔の銅充填方法
KR101693588B1 (ko) * 2016-04-21 2017-01-17 한국생산기술연구원 2종의 평탄제를 포함하는 전해 구리 도금용 유기첨가제 및 이를 포함하는 전해 구리 도금액

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513985A (ja) 2004-09-20 2008-05-01 アトテック・ドイチュラント・ゲーエムベーハー スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理
JP2006188745A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
JP2006283072A (ja) 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
JP2010077496A (ja) 2008-09-26 2010-04-08 New Japan Radio Co Ltd スルーホールフィリング方法
JP2015029027A (ja) 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
JP2017152492A (ja) 2016-02-23 2017-08-31 京セラ株式会社 印刷配線板のめっき方法およびめっき装置

Also Published As

Publication number Publication date
KR102215846B9 (ko) 2022-04-11
KR102279855B1 (ko) 2021-07-21
KR102215846B1 (ko) 2021-02-16
JP2023504254A (ja) 2023-02-02
WO2021107409A1 (ko) 2021-06-03
CN115053641A (zh) 2022-09-13
KR20210065836A (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
US6783654B2 (en) Electrolytic plating method and device for a wiring board
CN111270277B (zh) 盲孔填孔电镀工艺及采用该工艺得到的镀件、镀件的应用、电子产品
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
EP1219729B1 (en) Electrolytic copper plating solution and method for controlling the same
US6652727B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US20150289387A1 (en) Method for combined through-hole plating and via filling
JP2001200386A (ja) ビアフィリング方法
JP2008031516A (ja) 電解めっき方法
JP7438578B2 (ja) 回路基板のスルーホールの充填方法及びこれを用いた回路基板
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
JPS6257120B2 (ja)
CN116134180A (zh) 用于填充通孔的流平剂和电解组合物
TW202403115A (zh) 用於電解電鍍的複合波形
JP2009167506A (ja) 酸性電解銅めっき液およびこれを用いる微細配線回路の作製方法
KR20230131124A (ko) 공극을 줄이기 위해 관통 구멍을 충전하는 방법
JP2006339483A (ja) 配線基板の製造方法及び配線基板
TWI816388B (zh) 在印刷電路板或其它基板上填充穿孔的單步電解法
JP2013057127A (ja) 酸性電解銅めっき液
Bellemare et al. Single Step Metallization Process for the Filling of Through Holes with Copper
CN113026066A (zh) 一种非预浸体系的盲孔填孔镀铜液及其镀铜工艺
TW201346076A (zh) 銅電鍍液之組成物及其進行電鍍銅之方法
CN116770377A (zh) 一种酸性电镀铜添加剂及其应用
US20140262800A1 (en) Electroplating Chemical Leveler

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240206

R150 Certificate of patent or registration of utility model

Ref document number: 7438578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150