JP2008513985A - スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理 - Google Patents

スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理 Download PDF

Info

Publication number
JP2008513985A
JP2008513985A JP2007531632A JP2007531632A JP2008513985A JP 2008513985 A JP2008513985 A JP 2008513985A JP 2007531632 A JP2007531632 A JP 2007531632A JP 2007531632 A JP2007531632 A JP 2007531632A JP 2008513985 A JP2008513985 A JP 2008513985A
Authority
JP
Japan
Prior art keywords
workpiece
pulse
current
hole
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007531632A
Other languages
English (en)
Other versions
JP5078142B2 (ja
JP2008513985A5 (ja
Inventor
ベルト・レーンツ
トマス・プリート
ベルンド・ロエルフス
俊弥 藤原
レネ・ヴェンゼル
マルクス・ヨークハニス
ソウングスー・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2008513985A publication Critical patent/JP2008513985A/ja
Publication of JP2008513985A5 publication Critical patent/JP2008513985A5/ja
Application granted granted Critical
Publication of JP5078142B2 publication Critical patent/JP5078142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明はスルーホールに金属を充填するための電気処理に関する。この処理は、プリント基板のスルーホールに銅を充填するのに特に好適である。この方法は、下記工程、すなわち、(i)電気めっきによってスルーホールの中央部に狭い部分を形成する工程と、(ii)工程(i)で得られたスルーホールに電気めっきによって金属を充填する工程とを含んでなる。
【選択図】なし

Description

本発明は、スルーホールに金属を充填するための電気処理に関する。この処理は、プリント基板のスルーホールに銅を充填するのに特に好適である。この処理は、小径のホールにさえも耐久性のある充填を施すことができ、スルーホール内の好ましからざる異物混入が回避される。さらに、前記充填物は、非常に良好な熱伝導率を示す。
電子部品の小型化がますます勢いを増す一方で、集積密度も増加している。プリント基板の場合、小型化の傾向は、下記構造パラメーター、すわなち、パッドの直径および導体の幅/導体の空隙の減少ならびに積層の改良および層の数の増加に反映されている(Der europaische Technologie − und Trendbericht 2001/2002 uber Leiterplatten mit hohen integrationsdichten(The European Technology and Trend Report 2001/2002 Concerning Printed Circuit Boards with High Integration Dendititis)を参照)。
これらの性質を有するプリント基板は、一般に、集積密度の高いプリント基板(いわゆるビルドアップ基板またはHDI)と呼ばれる。
プリント基板製造におけるそのようなHDI回路についての重要な側面は、スルーホール(いわゆるビアホール)の充填である。スルーホールの充填は、プロセス制御に非常に高い要求を課す。非常に異なる種類のドリルホールを考慮に入れなければならず、充填材についての様々な要件が満たされなければならず、続くプリント基板の作業工程を考慮に入れなければならない。
本発明の主な焦点は、プリント基板全体にわたるスルーホールの充填(めっきスルーホール、PTH)および内部ビアホール(埋設ビアホール)の充填である。
原則として、前記処理は、最も困難なワークピース、とりわけスルーホールを備えた板状ワークピースおよび板状電気回路基体のスルーホールに充填を施すのに好適である。
スルーホールの封止において、高い集積密度を得るため、および電気的性質を向上させるためにはんだが部品上へ付かないようにすることがとりわけ重要である。多層プリント基板の場合、次に積み重ねられる層を積層している最中にホールへの(空気、溶媒などの)混入が生じることがあり、後に熱ストレスがかかった場合に、次の層にふくらみを生じ、その結果亀裂を生じさせることがある。
従って、スルーホールのための充填材は以下の要求を充たす必要がある。
− 溶媒を含有しないこと
− スリーブおよびソルダレジストに対して良好な接着性を示すこと
− 後の工程(例えば、ニッケル、金またはスズによる電気メタライゼーション)におけるプロセス薬品に対する耐性があること
− 熱レベリング工程に対する耐性があること
従来技術では、スルーホールに充填を施すための様々な処理が知られている。
最も単純なケースでは、ホールに専用のソルダレジストを充填する。それらには、高集積密度の場合、必然的にリベットヘッドのように突き出るビア充填材によって分解能が損なわれることは全く無いという利点がある。しかしながら、問題なのは、混入した溶媒が、スズめっきのごときその後の処理工程において突然気化してカバーを破ってしまう可能性があるということである。
しかしながら、この処理は、内層のスルーホールを封止するのには向いていない。この場合、前記内層は、不純物の混入を避けるために、完全に封止されていなければならない。
この処理には、プラギングが広く用いられている。なぜならば、この処理を用いて、充填されたスルーホールを銅めっきすることによって、全く制限無く構築することができる内層を作ることができるからである。
充填材としては、樹脂でコーティングされた銅箔(RCC)または光誘電性液体またはドライフィルムのごとき各種誘電体が用いられる。
EP 0 645 950 B1には、多層回路基板を製造するための方法が記載されている。スルーホールの充填材としては、フェノール樹脂およびエポキシ樹脂からなる群から選択される熱硬化性樹脂が用いられる。さらに、導電性物質として、銀、ニッケル、銅およびそれらの合金からなる群から選択される少なくとも1種の金属粉末が前記樹脂に添加される。
一般に、プラギングは、プリント基板にドリルで穴を開け、ドリルホールのメタライゼーションをした後、組み立ての前に行われる。ビアホールが充填され、プラギングペーストが硬化した後、ペースト硬化物は充填処理によってわずかなリベットヘッドを示すため、機械的に平坦化されることになる。多くの場合、続いて銅による前記ペーストのメタライゼーションが行われ、連続した銅層が最終層として形成される。簡単に言えば、下記工程が必要である。
− ドリル穿孔
− スリーブのメタライゼーション
− プラギング
− ブラシ掛け、研削
− プラギングペーストのメタライゼーション
− 次層のビルドアップ層の積層
EP 1 194 023 A1には、スルーホールに導電性ペーストを充填することによってHDIプリント基板を製造することが記載されている。この場合、ペーストの硬化は、基礎材料の成形と同時に行うことができ、その結果として、内層の導通が得られる。
しかしながら、前記方法は、多大な費用を必要とし、HDIプリント基板の製造における加工費を大きく増加させる原因となる。さらに、プリント基板上のレイアウト毎に、異なるプリントマスクを使用しなければならない。従って、前記方法は汎用されていない。
プリント基板のドリルホールの直径が大きく異なる場合、プリント法は難しい。
従って、本発明の目的は、前記問題点を解決する処理を開発し、かつ、ワークピースのスルーホールに、異物をほぼ全く残すこと無く、確実に充填を施すための単純な処理を提供することである。前記処理は、とりわけ、プリント基板のスルーホールに銅を充填するのに用いることができる。
本発明のさらなる目的は、電解メタライゼーションにおいて高い性能を実現することである。この場合、これは、一方では、作業時間を短くするためにプリント基板の電解メタライゼーション中の電流密度をできるだけ高くし、他方では、プリント基板の表面に沈着する金属の量をできるだけ少なくするということを意味する。
前記目的は、ワークピースのスルーホールに金属を充填するための本発明の処理を用いることによって達成される、前記処理は、下記工程、すなわち、
(i)スルーホールを有するワークピースを金属沈着電解質に接触させ、前記ワークピースと少なくとも1つのアノードとの間に電圧を印加することによって前記ワークピースに電流を供給する工程であって、前記電流を図1に示されるように好ましい沈着が前記スルーホールの中央部に生じるように選択することによって前記スルーホールの中央部を完全にまたはほぼ完全に埋める工程と、
(ii)前記ワークピースを金属沈着電解質に接触させ、前記ワークピースと少なくとも1つのアノードとの間に電圧を印加することによって前記ワークピースに電流を供給する工程であって、工程(i)で得られた完全にまたはほぼ完全に二つに分けられたスルーホールに図2のように所望の量まで金属を充填する工程と、
を含んでなる。
本発明の2段階処理を用いることによって、スルーホールに純粋な金属層を充填することが初めてできるようになった。これに対し、ペースト(大半が導電性)を用いる従来の充填処理によると、必要とされる耐久性および所望される性質を備えた緻密な金属層の製造は不可能であると考えられている。
例えばプリント基板のホールのメタライゼーションの場合、従来法によると、初期段階ではホールの両端部と中央部に、ほぼ同一の分配状態が見られる。金属沈着が進むと、アスペクト比が変化し、ドリルホール内への分配が減少する。これにより、ドリルホールの両端部での金属沈着が増加し、ドリルホールの内部が金属で充填される前に両端部が塞がれてしまう。その結果、好ましからざる混入物、とりわけメタライゼーション浴の残留物がホール内に残ることになる。
本発明は、特殊な沈着技術の第1工程において、スルーホールの中央部を完全にまたはほぼ完全に埋めることによってスルーホールから2つのホールを作り出すというアイデアに基づいている。前記2つのホールは、それぞれ、スルーホールの中央部に近いところで一端が閉止されている(図1参照)。スルーホールの中央部分の沈着物の形状は、図1aに示されるようなV型でもよいし、丸みを帯びた狭い部分を有する形状でもよい(図1b参照)。この沈着物の形状は、スルーホールの中央部において沈着量を増大することにより実現することができ、この場所でスルーホールの端部に比べてより多くの金属沈着が観察される。
本発明を適用するのに好ましい分野であるプリント基板の製造において、これらのホールは、ブラインドホールまたはブラインドビアホールとも呼ばれる。第2メタライゼーション工程では、このように作成されたブラインドビアホールに金属を充填する(図2参照)。
ブラインドビアホールに充填を施すための処理は従来技術において実質的に公知であり、記載されている。
EP 1 264 918 A1には、マイクロブラインドビアホールに充填を施すのに特に好適である電気銅沈着処理が記載されている。この処理では、空電解相における不活性アノードの使用が、電解質の充填性を維持および改善するのに役立つ。
EP 1 219 729 A1によれば、ホルムアルデヒドのごとき化学物質や、酸化剤を用いることによって、メタライゼーション浴が安定している期間を伸ばす。これは、マイクロブラインドビアホールに充填を施すのに特に好適である。添加剤として、スルホン酸基を有する硫黄含有物質およびチオール反応性化合物が用いられる。
DE 103 25 101には、
(i)金属塩、酸および有機添加剤を含んでなる金属被膜で電気めっきするための電解質浴であって、前記浴は、15〜60g/Lの銅と、40〜300g/Lの硫酸と、20〜150mg/Lの塩化物とを含んでなる無機基質を含有し、そして前記有機添加剤は、増白剤、湿潤剤ならびにポリアミド、ポリアミン、ラクタムアルコキシレート、チオウレア、オリゴマーおよびポリマーフェナンゾニウム誘導体ならびにアミノ−トリフェニルメタン染料から選択されるさらなる添加剤を含んでなる、ことを特徴とする浴を用いて、
(ii)前記浴を、電流密度0.5〜2.5A/dmの直流または実効電流密度0.5〜10A/dmの電流パルスで運転し、
(iii)前記電解質の一部を前記電気浴から回収し、
(iv)前記回収された部分に酸化剤を添加し、
(v)任意に、前記回収された電解質に紫外線を照射し、そして
(vi)前記回収された部分を前記電気浴に戻し、酸化処理によって破壊された有機添加剤を補完する、
マイクロブラインドビアホールに充填を施すための処理が記載されている。
本発明の好ましい実施態様において、本発明の処理は、プリント基板の最大深さ3.5mm、好ましくは0.025〜1mmの深さ、特に好ましくは0.05〜0.5mmの深さであり、直径1,000μm以下、好ましくは30〜300μm、最も好ましくは60〜150μmの直径のスルーホールを充填する。
ワークピースのスルーホールに金属を充填するための本発明の処理では、原理的には電気金属沈着に好適なあらゆる電解質、例えば金、スズ、ニッケルまたはそれらの合金を沈着させるための電解質を用いることができる。好ましい金属は銅である。
銅沈着については、下記組成を有する電解質が最良の結果を与えた。
銅は、硫酸銅五水和物(CuSO×5HO)または硫酸銅溶液として電解質に添加することができる。その稼動範囲は、15〜75g/Lである。
硫酸(HSO)は、50〜96%溶液として添加される。その稼動範囲は、20〜400g/L、好ましくは50〜300g/Lである。
塩化物は、塩化ナトリウム(NaCl)または塩酸溶液(HCl)として添加される。ここでは、塩化物の稼動範囲は、20〜200mg/L、好ましくは30〜60mg/Lである。
さらに、電解質は、有機添加物として、増白剤、レベリング剤および湿潤剤を含んでなることが好ましい。
一般に、湿潤剤は、濃度が0.005〜20g/L、好ましくは0.01〜5g/Lである酸素含有高分子化合物である。例を表1に示す。
一般に、増白剤としては、表2に示される硫黄含有物質が用いられる。
レベリング剤としては、DE 38 36 521 C2に記載されているように、高分子窒素化合物(例えば、ポリアミンまたはポリアミド)または窒素含有硫黄化合物、例えばチオウレア誘導体またはラクタムアルコキシレートを用いることができる。使用される物質の濃度は、0.1〜100ppmである。
さらに、特許DE 41 26 502 C1に記載されているフェナゾニウム誘導体の重合体も用いることができる。ブラインドビアホールに充填するのに用いられるさらなる物質としては、マラカイト、ロザリニンまたはクリスタルバイオレットのごときアミノトリフェニルメタン構造に基づく着色剤が挙げられる。
アノードとしては、例えば、レドックス系(すなわち、例えばFe2+/3+系)を用いないまたは用いる不活性アノードを用いることができる。鉄のレドックス系を用いる場合、鉄(II)イオンの濃度は、一般に1〜15g/L、好ましくは8〜12g/Lであり、そして鉄(III)イオンの濃度は、一般に1〜15g/L、好ましくは8〜12g/Lである。
酸性の銅のDCおよびAC電解質には、可溶性アノードを用いることができる。
銅によるメタライゼーションを行っている間、銅は、スルーホールの内部だけでなく、基板の表面にも沈着する。必要に応じて、前記表面に沈着した銅の層を、プリント基板の製造において知られているエッチング処理を用いて再度取り除くことができる。
さらに、金属による充填は、パルス逆電流を用いた特殊なメタライゼーションを用いた水平処理においてとりわけ良好な結果が得られた。この特殊な技術は、2つの独立したパルス整流器によって生じる2つのパルス形状が180°シフトした位相であることを特徴とする。2つの整流器を用いることによって、プリント基板の両面を個別にメタライゼーションすることができる。さらなる特徴は、双方の整流器について反対側の面に同時に逆の電流パルスが作用するように選択される周期的なパルス−休止の繰り返しを選択することである(図3参照)。
逆パルスめっきは、とりわけ、アスペクト比の高いプリント基板への銅の電解析出のために開発されたものであり、例えば、DE 42 25 961 C2およびDE 27 39 427 A1に記載されている。高い電流密度を用いることによって、向上された表面分散性およびスルーホール内への分配性が得られる。
本発明の処理において、パラメーターは下記のように設定されることが好ましい。
少なくとも1つの逆方向電流パルスの継続時間に対する少なくとも1つの順方向電流パルスの継続時間の比は、少なくとも5、好ましくは少なくとも15、さらに好ましくは少なくとも18に設定される。この比は、75以下、好ましくは50以下に設定することができる。この比を約20に設定することが特に好ましい。
少なくとも1つの順方向電流パルスの継続時間は、好ましくは少なくとも5〜250msに設定することができる。
少なくとも1つの逆方向電流パルスの継続時間は、好ましくは20ms以下、最も好ましくは1〜10msに設定される。
ワークピースにおける少なくとも1つの順方向電流パルスのピーク電流密度は、好ましくは15A/dm以下に設定される。ワークピースにおける少なくとも1つの順方向電流パルスの特に好ましいピーク電流密度は、水平処理において、約1.5〜8A/dmである。垂直処理において、ワークピースにおける少なくとも1つの順方向電流パルスの最も好ましいピーク電流密度は、2A/dm以下である。
ワークピースにおける少なくとも1つの逆方向電流パルスのピーク電流密度は、好ましくは60A/dm以下に調整される。ワークピースにおける少なくとも1つの逆方向電流パルスの特に好ましいピーク電流密度は、水平処理において、約30〜50A/dmである。垂直処理において、ワークピースにおける少なくとも1つの逆方向電流パルスの最も好ましいピーク電流密度は、3〜10A/dm以下である。
本発明の好ましい実施態様において、本発明の処理は、下記工程、すなわち、
(a)第1電圧をワークピースの第1面と少なくとも第1アノードとの間に印加することによって第1パルス逆電流を前記ワークピースの第1面に供給する、この第1パルス逆電流の各サイクルにおいて、少なくとも第1順方向電流パルスと少なくとも第1逆方向電流パルスとが流れる工程と、
(b)第2電圧を前記ワークピースの第2面と少なくとも第2アノードとの間に印加することによって第2パルス逆電流を前記ワークピースの第2面に供給する、この第2パルス逆電流の各サイクルにおいて、少なくとも第2順方向電流パルスと少なくとも第2逆方向電流パルスとが流れる工程と、
を含んでなる。
後者の実施態様について、少なくとも1つの第1順方向電流パルスおよび少なくとも1つの第1逆方向電流パルスは、それぞれ、少なくとも1つの第2順方向電流パルスおよび少なくとも1つの第2逆方向電流パルスのそれぞれに対してオフセットの関係であってもよい。本発明のさらに好ましい実施態様では、第1電流パルスと第2電流パルスの間のオフセットは約180°である。
分配状態をさらに向上させるために、各サイクルの電流は2つの順方向電流パルスを有していてもよい。この場合、2つの順方向電流パルスと逆方向電流パルスとの間には、電流ゼロの中断期間を有する。
メタライゼーション処理の進行中に、パルス逆電流の少なくとも1つのパラメーターを変量することができる。このパラメーターは、逆方向電流パルスの継続時間に対する順方向電流パルスの継続時間の比および逆方向電流パルスのピーク電流密度に対する順方向電流パルスのピーク電流密度の比からなる群から選択される。ワークピースをメタライゼーションするときに逆方向電流パルスのピーク電流密度に対する順方向電流パルスのピーク電流密度の比を高めることおよび/または逆方向電流パルスの継続時間に対する順方向電流パルスの継続時間の比を減らすことが特に有利であることが明らかになった。
本発明を下記実施例によってさらに説明する。
水平メタライゼーション処理
Atotech Deutschland GmbH製のInpulse2モジュールを使用したプリント基板の水平処理を行った(処理する基板は、移送面を水平にして水平方向に移動した)。ノズルホルダーとカソード(ワークピース)の間隙が15mmであり、アノードとカソードの間隙が8mmであった。
メタライゼーションするに当たり、特に断りのない限りは、寸法が18’×24”=457mm×610mmであり、直径150μm、深さ200μmのスルーホールを有するFR4素材のプリント基板を用いた。
メタライゼーションに先立ち、前記プリント基板の表面を、まずAtotech Deutschland GmbH社の洗浄剤Cuprapro CFで45秒間洗浄し、その後、5%硫酸で45秒間処理した。
使用した電解質は下記組成を有する。銅イオンおよび硫酸の濃度は、別々の試験で調べた。いずれの場合も、メタライゼーションは40℃の温度で行った。
硫酸銅
硫酸
塩化物イオン: 50mg/L
鉄(II): 10g/L
鉄(III): 2g/L
レベリング剤InpulseH6: 4ml/L; 増白剤InpulseH6: 7mL/L
レベリング剤InpulseHF: 4ml/L; 増白剤InpulseHF: 7mL/L
Inpulseレベリング剤および増白剤は、Atotech Deutschland GmbHの製品である。
実施例1
前述の一般的な水平処理の実施条件に従い、プリント基板を、まずInpulse H6を含有する銅による電解メタライゼーションのための浴中、第1表1aに記載のパラメーターを用いたパルス逆電流処理を30分間行った。図1aに示されるようなスルーホール内の銅沈着が見られた。
次に、前記プリント基板を、Inpulse HFを含有する銅による電解メタライゼーションのためのもう1つの浴中第1表1bに記載のパラメーターを用いたパルス逆電流処理をさらに30分間行った。図2に示されるようなスルーホール内の銅沈着が見られた。
そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
実施例2
前述の一般的な水平処理の実施条件に従い、プリント基板を、まずInpulse H6を含有する銅による電解メタライゼーションのための浴中、第2表2aに記載のパラメーターを用いたパルス逆電流処理を30分間行った。
次に、前記プリント基板を、Inpulse HFを含有する銅による電解メタライゼーションのためのもう1つの浴中、第2表2bに記載のパラメーターを用いたパルス逆電流処理をさらに30分間行った。
そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
実施例3
前述の一般的な水平処理の実施条件に従い、プリント基板を、Inpulse HFを含有する銅による電解メタライゼーションのための浴中、第3表に記載のパラメーターを用いたパルス逆電流処理を60分間行った。
そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
実施例4
前述の一般的な水平処理の実施条件に従い、直径200μm、深さ300μmのスルーホールを有するプリント基板を、まずInpulse H6を含有する銅による電解メタライゼーションのための浴中、第4表4aに記載のパラメーターを用いたパルス逆電流処理を30分間行った。
次に、前記プリント基板を、Inpulse HFを含有する銅による電解メタライゼーションのためのもう1つの浴中、第4表4bに記載のパラメーターを用いたパルス逆電流処理をさらに30分間行った。
そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
すべての試験において、パルスパラメーターのパルス間隔を調節し、180°の位相シフトに設定した。これは、アノードの試験基板の片面に逆方向パルスが印加される一方で、同時にアノードの反対面はパルスの休止時間にあたっていたことを意味する。図3のパルス形状の概略図(時間の関数としての電流)は、上部および下部アノードの間の位相シフトを示す(上の曲線:カソードの上面における電流、下の曲線:カソードの下面における電流)。
垂直メタライゼーション処理
垂直メタライゼーションを行うに当たり、寸法が18”×24”=457mm×610mmであり、直径150μm、深さ200μmのスルーホールを有するFR4素材でできたプリント基板を用いた。
メタライゼーションに先立ち、前記プリント基板の表面を、まずAtotech Deutschland GmbH製の酸性洗浄剤Sで3分間洗浄し、その後、5%硫酸で60秒間処理した。
使用した電解質は下記組成を有する。銅イオンおよび硫酸の濃度は、別々の試験で調べた。いずれの場合も、メタライゼーションは23℃の温度で行った。
硫酸銅
硫酸
塩化物イオン: 第1工程では60mg/L、第2工程では35mg/L
レベリング剤Cuprapulse XP7: 20ml/L; 増白剤Cuprapulse S3: 1mL/L
レベリング剤Inplate DI: 15mL/L; 増白剤Inplate DI: 0.5mL/L
CuprapulseおよびInplateレベリング剤および増白剤は、Atotech Deutschland GmbHの製品である。
レドックス系は、下記組成を用いて、第2工程でのみ用いた。
鉄(II): 5g/L
鉄(III): 1g/L
実施例5
上述の一般的な垂直処理の実施条件に従い、プリント基板を、まずCuprapulse XP7を含有する銅による電解メタライゼーションのための浴中、第5表5aに記載のパラメーターを用いたパルス逆電流処理を90分間行った。次に、第2工程において、前記プリント基板を、Inplate DIを含有する銅による電解メタライゼーションのための浴中、第5表5bに記載のパラメーターを用いた直流処理をさらに85分間行った。そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
実施例6
前述の一般的な垂直処理の実施条件に従い、プリント基板を、まずCuprapulse XP7を含有する銅による電解メタライゼーションのための浴中、第6表6aに記載のパラメーターを用いたパルス逆電流処理を90分間行った。次に、第2工程において、前記プリント基板を、Inplate DIを含有する銅による電解メタライゼーションのための浴中、第6表6bに記載のパラメーターを用いた直流処理をさらに85分間行った。そして、スルーホールを完全に充填した。スルーホール内に異物混入は見られなかった。
実施例7
前述の一般的な垂直処理の実施条件に従い、プリント基板を、まずCuprapulse XP7を含有する銅による電解メタライゼーションのための浴中、第7表7aに記載のパラメーターを用いたパルス逆電流処理を90分間行った。次に、第2工程において、前記プリント基板を、Inplate DIを含有する銅による電解メタライゼーションのための浴中、第7表7bに記載のパラメーターを用いた直流処理をさらに85分間行った。そして、スルーホールを充填した。スルーホール内に異物混入は見られなかった。
図1aは好ましい銅めっきによる、プリント基板のスルーホールの中央部における狭い部分の形成を示す図である。図1bは好ましい銅めっきによる、プリント基板のスルーホールの中央部における狭い部分の形成を示す図である。 図2はスルーホールの中央部に狭い部分を形成した後、ホールに充填を施した後のスルーホールを示す図である。 図3は位相シフトおよびパルス休止時間を伴うパルス逆電流を示す図である。

Claims (20)

  1. ワークピースのスルーホールに金属を充填するための電気処理であって、下記工程、すなわち、
    (i)スルーホールを有するワークピースを金属沈着電解質に接触させ、前記ワークピースと少なくとも1つのアノードとの間に電圧を印加することによって前記ワークピースに電流を印加する工程であって、前記電流を図1に示されるように好ましい沈着が前記スルーホールの中央部に生じるように選択することによって前記スルーホールの中央部を完全にまたはほぼ完全に埋める工程と、
    (ii)前記ワークピースを金属沈着電解質に接触させ、前記ワークピースと少なくとも1つのアノードとの間に電圧を印加することによって前記ワークピースに電流を供給する工程であって、工程(i)で得られた完全にまたはほぼ完全に二つに分けられたスルーホールに図2のように金属を充填する工程と、
    を含んでなる前記電気処理。
  2. 前記工程(i)における電流はパルス逆電流であり、前記電流の各サイクルにおいて、少なくとも1つの順方向電流パルスと少なくとも1つの逆方向電流パルスとが生じ、そして前記工程(ii)における電流はパルス逆電流、直流または交流である、請求項1に記載の処理。
  3. 前記メタライゼーション工程(i)および(ii)は異なる電解質中で行われる、請求項1に記載の処理。
  4. 前記メタライゼーション工程(i)および(ii)は同じ電解質中で行われる、請求項1に記載の処理。
  5. 前記少なくとも1つの逆方向電流パルスの継続時間に対する前記少なくとも1つの順方向電流パルスの継続時間の比を、5〜75、最も好ましくは約20に設定する、請求項1ないし4のいずれかに記載の処理。
  6. 前記少なくとも1つの順方向電流パルスの継続時間を、5〜250msに設定する、請求項1ないし5のいずれかに記載の処理。
  7. 前記少なくとも1つの逆方向電流パルスの継続時間を、好ましくは20ms以下、最も好ましくは1〜10msに設定する、請求項1ないし6のいずれかに記載の処理。
  8. 前記ワークピースにおける前記少なくとも1つの順方向電流パルスのピーク電流密度を、好ましくは15A/dm以下、水平処理の場合最も好ましくは1.5〜8A/dm、垂直処理の場合最も好ましくは2A/dmに設定する、請求項1ないし7のいずれかに記載の処理。
  9. 前記ワークピースにおける前記少なくとも1つの逆方向電流パルスのピーク電流密度を、好ましくは60A/dm以下、水平処理の場合最も好ましくは30〜50A/dm、垂直処理の場合最も好ましくは3〜10A/dmに設定する、請求項1ないし8のいずれかに記載の処理。
  10. 前記ワークピースの第1面と少なくとも第1アノードとの間に第1電圧を印加することによって第1パルス逆電流が前記ワークピースの第1面に供給され、この第1パルス逆電流の各サイクルにおいて、少なくとも第1順方向電流パルスと少なくとも第1逆方向電流パルスとが流れ、
    前記ワークピースの第2面と少なくとも第2アノードとの間に第2電圧を印加することによって第2パルス逆電流が前記ワークピースの第2側面に供給され、この第2パルス逆電流の各サイクルにおいて、少なくとも第2順方向電流パルスと少なくとも第2逆方向電流パルスとが流れる、請求項1ないし9のいずれかに記載の処理。
  11. 前記第1電流パルスは、前記第2電流パルスに対して約180°のオフセットである、請求項10に記載の処理。
  12. 電解質として硫酸銅電解質が用いられる、請求項1ないし11のいずれかに記載の処理。
  13. 前記電解質は、15〜75g/Lの銅と、20〜400g/Lの硫酸と、20〜200mg/Lの塩化物とを含有する無機基質を含んでなる、請求項1に記載の処理。
  14. 前記電解質は、増白剤、レべリング剤および湿潤剤のごとき有機添加剤をさらに含んでなる、請求項13に記載の処理。
  15. 前記電解質は、レドックス系を用いた不活性アノードを用いて運転される、請求項1ないし14のいずれかに記載の処理。
  16. 電解質として硫酸銅電解質が用いられ、アノードとして可溶性アノードが用いられる、請求項1ないし15のいずれかに記載の処理。
  17. 前記スルーホールの最大深さは3.5mmであり、好ましい深さは0.025〜1mm、特に好ましい深さは0.05〜0.5mmである、請求項1ないし16のいずれかに記載の処理。
  18. 前記スルーホールの直径は1,000μm以下、好ましくは30〜300μm、最も好ましくは60〜150μmである、請求項1ないし17のいずれかに記載の処理。
  19. 前記ワークピースは板状であり、かつ、スルーホールを有する、請求項1ないし18のいずれかに記載の処理。
  20. 前記ワークピースはプリント基板または任意の他の板状電気回路基体である、請求項1ないし19のいずれかに記載の処理。
JP2007531632A 2004-09-20 2005-08-30 スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理 Active JP5078142B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004045451.5 2004-09-20
DE102004045451A DE102004045451B4 (de) 2004-09-20 2004-09-20 Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
PCT/EP2005/009332 WO2006032346A1 (en) 2004-09-20 2005-08-30 Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper

Publications (3)

Publication Number Publication Date
JP2008513985A true JP2008513985A (ja) 2008-05-01
JP2008513985A5 JP2008513985A5 (ja) 2008-08-28
JP5078142B2 JP5078142B2 (ja) 2012-11-21

Family

ID=35447785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531632A Active JP5078142B2 (ja) 2004-09-20 2005-08-30 スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理

Country Status (10)

Country Link
US (2) US9445510B2 (ja)
EP (1) EP1810554B1 (ja)
JP (1) JP5078142B2 (ja)
KR (1) KR101222627B1 (ja)
CN (1) CN101053286B (ja)
AT (1) ATE417492T1 (ja)
DE (2) DE102004045451B4 (ja)
MY (1) MY145344A (ja)
TW (1) TWI370715B (ja)
WO (1) WO2006032346A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006188745A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
JP2012136765A (ja) * 2010-12-28 2012-07-19 Ebara Corp 電気めっき方法
DE102013109528A1 (de) 2012-09-12 2014-03-13 Samsung Electro-Mechanics Co., Ltd. Electro-copper plating apparatus
US9222186B2 (en) 2013-11-29 2015-12-29 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2023504254A (ja) * 2019-11-27 2023-02-02 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783467B1 (ko) * 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
CN101416569B (zh) * 2006-03-30 2011-04-06 埃托特克德国有限公司 用金属填充孔和凹处的电解方法
KR100803004B1 (ko) * 2006-09-01 2008-02-14 삼성전기주식회사 관통홀 충진방법
EP2518187A1 (en) 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
JP5980735B2 (ja) 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
CN102877098B (zh) * 2012-10-29 2015-06-17 东莞市若美电子科技有限公司 一种多波段输出的脉冲电镀方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN104159420A (zh) * 2014-09-04 2014-11-19 深圳恒宝士线路板有限公司 带盲孔且具有四层线路的电路板制造方法
EP3029178A1 (en) 2014-12-05 2016-06-08 ATOTECH Deutschland GmbH Method and apparatus for electroplating a metal onto a substrate
EP3570645B1 (en) * 2018-05-17 2023-01-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with only partially filled thermal through-hole
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
KR102662860B1 (ko) * 2019-05-29 2024-05-03 삼성전기주식회사 인쇄회로기판
KR20210000514A (ko) 2019-06-25 2021-01-05 삼성전기주식회사 인쇄회로기판 도금 방법 및 인쇄회로기판
CN110306214A (zh) * 2019-07-05 2019-10-08 东莞市斯坦得电子材料有限公司 一种用于高纵横比孔径印制线路板通孔电镀的反向脉冲镀铜工艺
EP4018790A1 (en) 2019-08-19 2022-06-29 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
US11746433B2 (en) 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
KR20210088227A (ko) 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판
US20230279577A1 (en) * 2022-03-04 2023-09-07 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置
JP2001303289A (ja) * 2000-03-08 2001-10-31 Applied Materials Inc 変調された波形を使用する金属の電気化学堆積方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
JP2002016332A (ja) * 2000-06-28 2002-01-18 Ibiden Co Ltd スルーホールを有する積層板およびその製造方法
WO2003033775A1 (fr) * 2001-10-16 2003-04-24 Shinko Electric Industries Co., Ltd. Procede de cuivrage de trous a petit diametre
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2003328185A (ja) * 2002-05-17 2003-11-19 Denso Corp ブラインドビアホール充填方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH629542A5 (de) * 1976-09-01 1982-04-30 Inoue Japax Res Verfahren und vorrichtung zur galvanischen materialablagerung.
US4683036A (en) * 1983-06-10 1987-07-28 Kollmorgen Technologies Corporation Method for electroplating non-metallic surfaces
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE4126502C1 (ja) * 1991-08-07 1993-02-11 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
DE4225961C5 (de) * 1992-08-06 2011-01-27 Atotech Deutschland Gmbh Vorrichtung zur Galvanisierung, insbesondere Verkupferung, flacher platten- oder bogenförmiger Gegenstände
DE4229403C2 (de) * 1992-09-03 1995-04-13 Hoellmueller Maschbau H Vorrichtung zum Galvanisieren dünner, ein- oder beidseits mit einer leitfähigen Beschichtung versehener Kunststoffolien
US5484647A (en) * 1993-09-21 1996-01-16 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
DE19547948C1 (de) * 1995-12-21 1996-11-21 Atotech Deutschland Gmbh Verfahren und Schaltungsanordnung zur Erzeugung von Strompulsen zur elektrolytischen Metallabscheidung
DE19717512C3 (de) * 1997-04-25 2003-06-18 Atotech Deutschland Gmbh Vorrichtung zum Galvanisieren von Leiterplatten unter konstanten Bedingungen in Durchlaufanlagen
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
CN1137511C (zh) * 1999-01-21 2004-02-04 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法
DE19915146C1 (de) * 1999-01-21 2000-07-06 Atotech Deutschland Gmbh Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
JP2001267726A (ja) * 2000-03-22 2001-09-28 Toyota Autom Loom Works Ltd 配線基板の電解メッキ方法及び配線基板の電解メッキ装置
JP2002053993A (ja) 2000-08-04 2002-02-19 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP2002141440A (ja) * 2000-11-01 2002-05-17 Mitsui High Tec Inc 基板の製造方法
KR100845189B1 (ko) * 2000-12-20 2008-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해적 구리 도금액 및 이의 제어법
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
WO2002086196A1 (en) * 2001-04-19 2002-10-31 Rd Chemical Company Copper acid baths, system and method for electroplating high aspect ratio substrates
TWI268966B (en) * 2001-06-07 2006-12-21 Shipley Co Llc Electrolytic copper plating method
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
DE10223957B4 (de) * 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
EP1475463B2 (en) * 2002-12-20 2017-03-01 Shipley Company, L.L.C. Reverse pulse plating method
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
DE10311575B4 (de) * 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
DE10325101A1 (de) 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs)
US20050121214A1 (en) * 2003-12-04 2005-06-09 Gould Len C. Active electrical transmission system
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置
JP2001303289A (ja) * 2000-03-08 2001-10-31 Applied Materials Inc 変調された波形を使用する金属の電気化学堆積方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
JP2002016332A (ja) * 2000-06-28 2002-01-18 Ibiden Co Ltd スルーホールを有する積層板およびその製造方法
WO2003033775A1 (fr) * 2001-10-16 2003-04-24 Shinko Electric Industries Co., Ltd. Procede de cuivrage de trous a petit diametre
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2003328185A (ja) * 2002-05-17 2003-11-19 Denso Corp ブラインドビアホール充填方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006188745A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
JP2012136765A (ja) * 2010-12-28 2012-07-19 Ebara Corp 電気めっき方法
KR101805779B1 (ko) * 2010-12-28 2017-12-07 가부시키가이샤 에바라 세이사꾸쇼 전기도금방법
DE102013109528A1 (de) 2012-09-12 2014-03-13 Samsung Electro-Mechanics Co., Ltd. Electro-copper plating apparatus
US9222186B2 (en) 2013-11-29 2015-12-29 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2023504254A (ja) * 2019-11-27 2023-02-02 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板
JP7438578B2 (ja) 2019-11-27 2024-02-27 ワイエムティー カンパニー リミテッド 回路基板のスルーホールの充填方法及びこれを用いた回路基板

Also Published As

Publication number Publication date
WO2006032346A1 (en) 2006-03-30
KR101222627B1 (ko) 2013-01-16
CN101053286B (zh) 2012-01-18
US20090236230A1 (en) 2009-09-24
EP1810554B1 (en) 2008-12-10
US20160270241A1 (en) 2016-09-15
US9445510B2 (en) 2016-09-13
JP5078142B2 (ja) 2012-11-21
MY145344A (en) 2012-01-31
ATE417492T1 (de) 2008-12-15
US9526183B2 (en) 2016-12-20
KR20070053304A (ko) 2007-05-23
TWI370715B (en) 2012-08-11
CN101053286A (zh) 2007-10-10
DE102004045451B4 (de) 2007-05-03
DE102004045451A1 (de) 2006-03-30
DE602005011662D1 (de) 2009-01-22
EP1810554A1 (en) 2007-07-25
TW200623995A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
JP5078142B2 (ja) スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理
JP5073736B2 (ja) 孔及びキャビティの金属による電解充填法
TWI583279B (zh) 組合的通孔鍍覆和孔填充的方法
JP3594894B2 (ja) ビアフィリングめっき方法
JP2009532586A (ja) 電解銅めっき方法
US6783654B2 (en) Electrolytic plating method and device for a wiring board
TWI757927B (zh) 填充印刷電路板及其他基材中之通孔的單步驟電解方法
WO2001029878A9 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
KR20030061692A (ko) 비어 충전법
JP2003183885A (ja) ビアフィリング方法
JPS6257120B2 (ja)
TW202403115A (zh) 用於電解電鍍的複合波形
US20050157475A1 (en) Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
JP2006339483A (ja) 配線基板の製造方法及び配線基板
CN117480872A (zh) 填充印刷电路板和其他基板中的通孔的单步电解方法
TW200305661A (en) Electroplating method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250