JP2000173949A - 半導体装置及びその製造方法並びにめっき方法及び装置 - Google Patents
半導体装置及びその製造方法並びにめっき方法及び装置Info
- Publication number
- JP2000173949A JP2000173949A JP10350018A JP35001898A JP2000173949A JP 2000173949 A JP2000173949 A JP 2000173949A JP 10350018 A JP10350018 A JP 10350018A JP 35001898 A JP35001898 A JP 35001898A JP 2000173949 A JP2000173949 A JP 2000173949A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating method
- layer
- semiconductor device
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホールや配線を微細化した場合で
あってもボイドを生じることなく良質な導体プラグや配
線を形成することができる半導体装置及びその製造方
法、並びに良質なめっき層を形成することができるめっ
き方法及びめっき装置を提供する。 【解決手段】 下地基板１０上に形成された開口部２２
を有する絶縁層２０と、開口部内に形成された導電層３
２とを有する半導体装置であって、導電層は、第１のめ
っき法により形成された第１のめっき層２８と、第１の
めっき法と電流・電圧供給方法が異なる第２のめっき法
により形成された第２のめっき層３０とを有し、第１の
めっき法は、直流めっき法、定電流パルスめっき法、周
期的逆電流パルスめっき法、又は非対称交流めっき法の
いずれかであり、第２のめっき法は、直流めっき法、定
電流パルスめっき法、周期的逆電流パルスめっき法、又
は非対称交流めっき法のいずれかである。
あってもボイドを生じることなく良質な導体プラグや配
線を形成することができる半導体装置及びその製造方
法、並びに良質なめっき層を形成することができるめっ
き方法及びめっき装置を提供する。 【解決手段】 下地基板１０上に形成された開口部２２
を有する絶縁層２０と、開口部内に形成された導電層３
２とを有する半導体装置であって、導電層は、第１のめ
っき法により形成された第１のめっき層２８と、第１の
めっき法と電流・電圧供給方法が異なる第２のめっき法
により形成された第２のめっき層３０とを有し、第１の
めっき法は、直流めっき法、定電流パルスめっき法、周
期的逆電流パルスめっき法、又は非対称交流めっき法の
いずれかであり、第２のめっき法は、直流めっき法、定
電流パルスめっき法、周期的逆電流パルスめっき法、又
は非対称交流めっき法のいずれかである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法並びにめっき方法及び装置に係り、特にめっ
き法により形成された配線等を有する半導体装置及びそ
の製造方法、並びに所望の膜質のめっき層を形成しうる
めっき方法及び装置に関する。
の製造方法並びにめっき方法及び装置に係り、特にめっ
き法により形成された配線等を有する半導体装置及びそ
の製造方法、並びに所望の膜質のめっき層を形成しうる
めっき方法及び装置に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体装置の配線材料
として、電気抵抗が低く、エレクトロマイグレーション
に対する耐性が強いことから、導体プラグや配線として
Ｃｕ層を用いることが提案されている。しかし、Ｃｕの
塩素化物より成る反応生成物は容易に脱離しにくいた
め、従来のアルミニウム配線のようにドライエッチング
によりパターニングするのは困難である。
として、電気抵抗が低く、エレクトロマイグレーション
に対する耐性が強いことから、導体プラグや配線として
Ｃｕ層を用いることが提案されている。しかし、Ｃｕの
塩素化物より成る反応生成物は容易に脱離しにくいた
め、従来のアルミニウム配線のようにドライエッチング
によりパターニングするのは困難である。
【０００３】そこで、層間絶縁膜に導体プラグや配線を
埋め込むためのコンタクトホールや溝を形成し、この
後、全面にＣｕ層を形成した後に、ＣＭＰ（Chemical M
echanical Polishing、化学的機械的研磨）法により層
間絶縁膜の表面が露出するまで研磨し、コンタクトホー
ル内や溝内に導体プラグや配線を形成するダマシン法と
呼ばれる技術が提案されている。
埋め込むためのコンタクトホールや溝を形成し、この
後、全面にＣｕ層を形成した後に、ＣＭＰ（Chemical M
echanical Polishing、化学的機械的研磨）法により層
間絶縁膜の表面が露出するまで研磨し、コンタクトホー
ル内や溝内に導体プラグや配線を形成するダマシン法と
呼ばれる技術が提案されている。
【０００４】かかるＣｕ層を形成する場合には、ＣＶＤ
法、スパッタリフロー法、めっき法等が考えられるが、
コストが低く、スループットが高く、溝内やコンタクト
ホール内への埋め込み特性が良好であることから、めっ
き法が注目されている。めっき法を用いて導体プラグを
形成する半導体装置の製造方法を図１９を用いて説明す
る。図は、提案されている半導体装置の製造方法を示す
断面図である。
法、スパッタリフロー法、めっき法等が考えられるが、
コストが低く、スループットが高く、溝内やコンタクト
ホール内への埋め込み特性が良好であることから、めっ
き法が注目されている。めっき法を用いて導体プラグを
形成する半導体装置の製造方法を図１９を用いて説明す
る。図は、提案されている半導体装置の製造方法を示す
断面図である。
【０００５】まず、シリコン基板１０に、素子領域を画
定する素子分離膜２１２を形成する。次に、画定された
素子領域に、側面にサイドウォール絶縁膜２１４が形成
されたゲート電極２１６とソース／ドレイン拡散層２１
８ａ、２１８ｂとを有するトランジスタを形成する。
定する素子分離膜２１２を形成する。次に、画定された
素子領域に、側面にサイドウォール絶縁膜２１４が形成
されたゲート電極２１６とソース／ドレイン拡散層２１
８ａ、２１８ｂとを有するトランジスタを形成する。
【０００６】次に、全面に層間絶縁膜２２０を形成す
る。次に、層間絶縁膜２２０に、ソース／ドレイン拡散
層２１８ｂに達するコンタクトホール２２２を形成す
る。次に、全面に、バリア層２２４を形成する。次に、
全面に、Ｃｕ層より成るシード層２２６を形成する。
る。次に、層間絶縁膜２２０に、ソース／ドレイン拡散
層２１８ｂに達するコンタクトホール２２２を形成す
る。次に、全面に、バリア層２２４を形成する。次に、
全面に、Ｃｕ層より成るシード層２２６を形成する。
【０００７】次に、電気めっき法により、Ｃｕ層よりな
るめっき層２２８を形成する。電気めっき法とは、めっ
き液に浸されたアノード−カソード間に電流を流すこと
によりシード層上にめっき層を形成する方法である。次
に、ＣＭＰ法により、層間絶縁膜２２０の表面が露出す
るまでめっき層２２８を研磨し、これにより、コンタク
トホール２２２内にＣｕ層２２８より成る導体プラグ２
３２を形成する。
るめっき層２２８を形成する。電気めっき法とは、めっ
き液に浸されたアノード−カソード間に電流を流すこと
によりシード層上にめっき層を形成する方法である。次
に、ＣＭＰ法により、層間絶縁膜２２０の表面が露出す
るまでめっき層２２８を研磨し、これにより、コンタク
トホール２２２内にＣｕ層２２８より成る導体プラグ２
３２を形成する。
【０００８】こうして、提案されている半導体装置を製
造することができる。
造することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、コンタ
クトホール２２２や配線溝を微細化した場合には、コン
タクトホール２２２の上部の角で電界が集中し、めっき
液の流動性がコンタクトホール底部よりもコンタクトホ
ール２２２の上部の方が速いため、コンタクトホール２
２２の上部においてコンタクトホール２２２の底部より
速い成膜レートでめっき層２２８が成膜されてしまい、
図１９に示すように、導体プラグ２３２内にボイド２２
９が生じてしまうことがあった。ボイド２２９内にはめ
っき液が閉じこめられてしまうため、導体プラグ２３２
がめっき液により腐食してしまうことがあった。
クトホール２２２や配線溝を微細化した場合には、コン
タクトホール２２２の上部の角で電界が集中し、めっき
液の流動性がコンタクトホール底部よりもコンタクトホ
ール２２２の上部の方が速いため、コンタクトホール２
２２の上部においてコンタクトホール２２２の底部より
速い成膜レートでめっき層２２８が成膜されてしまい、
図１９に示すように、導体プラグ２３２内にボイド２２
９が生じてしまうことがあった。ボイド２２９内にはめ
っき液が閉じこめられてしまうため、導体プラグ２３２
がめっき液により腐食してしまうことがあった。
【００１０】本発明の目的は、コンタクトホールや配線
を微細化した場合であってもボイドを生じることなく良
質な導体プラグや配線を形成することができる半導体装
置及びその製造方法、並びに良質なめっき層を形成する
ことができるめっき方法及びめっき装置を提供すること
にある。
を微細化した場合であってもボイドを生じることなく良
質な導体プラグや配線を形成することができる半導体装
置及びその製造方法、並びに良質なめっき層を形成する
ことができるめっき方法及びめっき装置を提供すること
にある。
【００１１】
【課題を解決するための手段】本願発明者らは、コンタ
クトホールや配線溝を微細化した場合であってもボイド
を生じることなく、良質な導体プラグや配線を形成すべ
く、様々なめっき法について検討した。各めっき法で形
成された膜質について、表１を用いて説明する。表１
は、本願発明者らが各めっき法について検討した結果を
示す表である。
クトホールや配線溝を微細化した場合であってもボイド
を生じることなく、良質な導体プラグや配線を形成すべ
く、様々なめっき法について検討した。各めっき法で形
成された膜質について、表１を用いて説明する。表１
は、本願発明者らが各めっき法について検討した結果を
示す表である。
【００１２】
【表１】 表１に示すように、本願発明者らは、ＤＣ（Direct Cur
rent、直流）めっき法、ＰＣ（Pulse Current、定電流
パルス）めっき法、ＰＲ（Pulse Reverse、周期的逆電
流パルス）めっき法、ＡＣ（Alternating Current、非
対称交流めっき）めっき法のそれぞれについて、膜質を
検討した。ＤＣめっき法とは、めっき液に浸されたアノ
ード−カソード間に直流電流を流すことによりめっき層
を形成する方法であり、ＰＣめっき法とは、一定時間電
流を通電（Ｔon）した後、一定時間電流を中断
（Ｔoff）することによりめっき層を形成する方法であ
る。また、ＰＲめっき法とは、一定時間正電流を通電
（Ｔon）した後、一定時間逆電流を通電（Ｔoff）する
ことによりめっき層を形成する方法であり、ＡＣめっき
法とは、直流バイアスを印加しながら正弦波を印加する
ことによりめっき層を形成する方法である。
rent、直流）めっき法、ＰＣ（Pulse Current、定電流
パルス）めっき法、ＰＲ（Pulse Reverse、周期的逆電
流パルス）めっき法、ＡＣ（Alternating Current、非
対称交流めっき）めっき法のそれぞれについて、膜質を
検討した。ＤＣめっき法とは、めっき液に浸されたアノ
ード−カソード間に直流電流を流すことによりめっき層
を形成する方法であり、ＰＣめっき法とは、一定時間電
流を通電（Ｔon）した後、一定時間電流を中断
（Ｔoff）することによりめっき層を形成する方法であ
る。また、ＰＲめっき法とは、一定時間正電流を通電
（Ｔon）した後、一定時間逆電流を通電（Ｔoff）する
ことによりめっき層を形成する方法であり、ＡＣめっき
法とは、直流バイアスを印加しながら正弦波を印加する
ことによりめっき層を形成する方法である。
【００１３】各めっき法を用いた場合のアノード−カソ
ード間の電流波形を図６及び図７に示す。図６（ａ）は
直流めっき法による電流波形、図６（ｂ）はＰＣめっき
法による電流波形、図６（ｃ）はＰＲめっき法による電
流波形、図７はＡＣめっき法による電流波形である。な
お、図６及び図７において、Ｉｃはアノード−カソード
間に流す電流の電流密度を示しており、Ｉｐは電流密度
のピーク値を示している。
ード間の電流波形を図６及び図７に示す。図６（ａ）は
直流めっき法による電流波形、図６（ｂ）はＰＣめっき
法による電流波形、図６（ｃ）はＰＲめっき法による電
流波形、図７はＡＣめっき法による電流波形である。な
お、図６及び図７において、Ｉｃはアノード−カソード
間に流す電流の電流密度を示しており、Ｉｐは電流密度
のピーク値を示している。
【００１４】表１において、Ａとは当該パラメータが主
としてめっき層の内部で有効な物性であることを示し、
Ｂとは当該パラメータが主としてめっき層の界面で有効
な物性であることを示し、ＡＢとは当該パラメータが主
としてめっき層内部とめっき層の界面の両方で有効な物
性であることを示している。また、表１において◎は顕
著であることを示しており、○は比較的顕著であること
を示しており、△は顕著でないことを示している。？は
成膜条件等により異なる場合などを示している。一般
に、目標条件と同様の物性となることが望ましい。
としてめっき層の内部で有効な物性であることを示し、
Ｂとは当該パラメータが主としてめっき層の界面で有効
な物性であることを示し、ＡＢとは当該パラメータが主
としてめっき層内部とめっき層の界面の両方で有効な物
性であることを示している。また、表１において◎は顕
著であることを示しており、○は比較的顕著であること
を示しており、△は顕著でないことを示している。？は
成膜条件等により異なる場合などを示している。一般
に、目標条件と同様の物性となることが望ましい。
【００１５】検討の結果、ＤＣめっき法では、粒径が
２．８μｍ以上と大きい点、シード層がエッチングされ
にくい点、密着強度が９００ｋｇｆ／ｃｍ2以上と大き
い点等の利点があることがわかった。一方、ＤＣめっき
法以外のめっき法、即ちＰＣめっき法、ＰＲめっき法、
ＡＣめっき法では、ＤＣめっき法でめっき層を形成した
場合と比べて、成膜速度が速い点、粒径が小さい点、ピ
ンホールを低減しうる点、純度が高い点、合金めっきの
組成を制御しやすい点、表面の平滑性が良好である点、
埋め込み特性が良好な点等の利点があることがわかっ
た。
２．８μｍ以上と大きい点、シード層がエッチングされ
にくい点、密着強度が９００ｋｇｆ／ｃｍ2以上と大き
い点等の利点があることがわかった。一方、ＤＣめっき
法以外のめっき法、即ちＰＣめっき法、ＰＲめっき法、
ＡＣめっき法では、ＤＣめっき法でめっき層を形成した
場合と比べて、成膜速度が速い点、粒径が小さい点、ピ
ンホールを低減しうる点、純度が高い点、合金めっきの
組成を制御しやすい点、表面の平滑性が良好である点、
埋め込み特性が良好な点等の利点があることがわかっ
た。
【００１６】そして更に、ＰＣめっき法では、特に、成
膜速度が速い点、膜中のボイドが少ない点、膜の伸び率
が高い点、めっき層の純度が高い点、粒径が０．６μｍ
以下と小さい点等で優れていることがわかった。また、
ＰＲめっき法では、特に、膜が硬い点、表面の平滑性が
良好である点、埋め込み特性が良好である点、合金めっ
きが可能である点等で優れていることがわかった。
膜速度が速い点、膜中のボイドが少ない点、膜の伸び率
が高い点、めっき層の純度が高い点、粒径が０．６μｍ
以下と小さい点等で優れていることがわかった。また、
ＰＲめっき法では、特に、膜が硬い点、表面の平滑性が
良好である点、埋め込み特性が良好である点、合金めっ
きが可能である点等で優れていることがわかった。
【００１７】また、ＡＣめっき法では、特に、膜が硬い
点、引っ張り強い点、表面の平滑性が良好である点等で
優れていることがわかった。このように各めっき法によ
るめっき層の膜質の特徴を検討した結果、本願発明者ら
は、２種類のめっき法を適宜組み合わせることにより、
各めっき法の長所を生かした２層構造のめっき層を形成
することに想到した。そして、このような２層構造のめ
っき層を半導体装置に適用すれば、良質な導体プラグや
配線等を有する半導体装置を提供することができること
に想到した。
点、引っ張り強い点、表面の平滑性が良好である点等で
優れていることがわかった。このように各めっき法によ
るめっき層の膜質の特徴を検討した結果、本願発明者ら
は、２種類のめっき法を適宜組み合わせることにより、
各めっき法の長所を生かした２層構造のめっき層を形成
することに想到した。そして、このような２層構造のめ
っき層を半導体装置に適用すれば、良質な導体プラグや
配線等を有する半導体装置を提供することができること
に想到した。
【００１８】即ち、上記目的は、下地基板上に形成され
た開口部を有する絶縁層と、前記開口部内に形成された
導電層とを有する半導体装置であって、前記導電層は、
第１のめっき法により形成された第１のめっき層と、前
記第１のめっき法と電流・電圧供給方法が異なる第２の
めっき法により形成された第２のめっき層とを有し、前
記第１のめっき法は、直流めっき法、定電流パルスめっ
き法、周期的逆電流パルスめっき法、又は非対称交流め
っき法のいずれかであり、前記第２のめっき法は、直流
めっき法、定電流パルスめっき法、周期的逆電流パルス
めっき法、又は非対称交流めっき法のいずれかであるこ
とを特徴とする半導体装置により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有する半導体装置を提供することができる。
た開口部を有する絶縁層と、前記開口部内に形成された
導電層とを有する半導体装置であって、前記導電層は、
第１のめっき法により形成された第１のめっき層と、前
記第１のめっき法と電流・電圧供給方法が異なる第２の
めっき法により形成された第２のめっき層とを有し、前
記第１のめっき法は、直流めっき法、定電流パルスめっ
き法、周期的逆電流パルスめっき法、又は非対称交流め
っき法のいずれかであり、前記第２のめっき法は、直流
めっき法、定電流パルスめっき法、周期的逆電流パルス
めっき法、又は非対称交流めっき法のいずれかであるこ
とを特徴とする半導体装置により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有する半導体装置を提供することができる。
【００１９】また、上記目的は、下地基板上に形成され
た第１の開口部を有する第１の絶縁層と、前記第１の絶
縁層上に形成され、前記第１の開口部に達する第２の開
口部を有する第２の絶縁層と、前記第１の開口部及び前
記第２の開口部内に一体に形成された導電層とを有する
半導体装置であって、前記導電層は、前記第１の開口部
内のほぼ全体を埋めるように第１のめっき法により形成
された第１のめっき層と、前記第１のめっき法と電流・
電圧供給方法が異なる第２のめっき法により前記第１の
めっき層上に形成された第２のめっき層とを有すること
を特徴とする半導体装置により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有するデュアルダマシン構造の半導体装置を提供するこ
とができる。
た第１の開口部を有する第１の絶縁層と、前記第１の絶
縁層上に形成され、前記第１の開口部に達する第２の開
口部を有する第２の絶縁層と、前記第１の開口部及び前
記第２の開口部内に一体に形成された導電層とを有する
半導体装置であって、前記導電層は、前記第１の開口部
内のほぼ全体を埋めるように第１のめっき法により形成
された第１のめっき層と、前記第１のめっき法と電流・
電圧供給方法が異なる第２のめっき法により前記第１の
めっき層上に形成された第２のめっき層とを有すること
を特徴とする半導体装置により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有するデュアルダマシン構造の半導体装置を提供するこ
とができる。
【００２０】また、上記の半導体装置において、前記第
１のめっき法は、定電流パルスめっき法、周期的逆電流
パルスめっき法、又は非対称交流めっき法であり、前記
第２のめっき法は、直流めっき法であることが望まし
い。これにより、コンタクトホールや配線を微細化した
場合であっても、ボイドを生じることなく良質な導体プ
ラグや配線を有するデュアルダマシン構造の半導体装置
を提供することができる。
１のめっき法は、定電流パルスめっき法、周期的逆電流
パルスめっき法、又は非対称交流めっき法であり、前記
第２のめっき法は、直流めっき法であることが望まし
い。これにより、コンタクトホールや配線を微細化した
場合であっても、ボイドを生じることなく良質な導体プ
ラグや配線を有するデュアルダマシン構造の半導体装置
を提供することができる。
【００２１】また、上記の半導体装置において、前記第
１のめっき層及び／又は前記第２のめっき層は、Ｃｕ
層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合金層、Ａ
ｌ層、又はＡｌを含む合金層であることが望ましい。ま
た、上記目的は、開口部を有する絶縁膜が形成された下
地基板上に、第１のめっき法により第１のめっき層を形
成する工程と、前記第１のめっき層上に、前記第１のめ
っき法と電流・電圧供給方法が異なる第２のめっき法に
より第２のめっき層を形成する工程と、前記第１のめっ
き層及び前記第２のめっき層を前記絶縁膜の表面が露出
するまで研磨し、前記開口部内に前記第１のめっき層及
び前記第２のめっき層より成る導電層を形成する工程と
を有し、前記第１のめっき法は、直流めっき法、定電流
パルスめっき法、周期的逆電流パルスめっき法、又は非
対称交流めっき法のいずれかであり、前記第２のめっき
法は、直流めっき法、定電流パルスめっき法、周期的逆
電流パルスめっき法、又は非対称交流めっき法のいずれ
かであることを特徴とする半導体装置の製造方法により
達成される。これにより、コンタクトホールや配線を微
細化した場合であっても、ボイドを生じることなく良質
な導体プラグや配線を有する半導体装置を製造すること
ができる。
１のめっき層及び／又は前記第２のめっき層は、Ｃｕ
層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合金層、Ａ
ｌ層、又はＡｌを含む合金層であることが望ましい。ま
た、上記目的は、開口部を有する絶縁膜が形成された下
地基板上に、第１のめっき法により第１のめっき層を形
成する工程と、前記第１のめっき層上に、前記第１のめ
っき法と電流・電圧供給方法が異なる第２のめっき法に
より第２のめっき層を形成する工程と、前記第１のめっ
き層及び前記第２のめっき層を前記絶縁膜の表面が露出
するまで研磨し、前記開口部内に前記第１のめっき層及
び前記第２のめっき層より成る導電層を形成する工程と
を有し、前記第１のめっき法は、直流めっき法、定電流
パルスめっき法、周期的逆電流パルスめっき法、又は非
対称交流めっき法のいずれかであり、前記第２のめっき
法は、直流めっき法、定電流パルスめっき法、周期的逆
電流パルスめっき法、又は非対称交流めっき法のいずれ
かであることを特徴とする半導体装置の製造方法により
達成される。これにより、コンタクトホールや配線を微
細化した場合であっても、ボイドを生じることなく良質
な導体プラグや配線を有する半導体装置を製造すること
ができる。
【００２２】また、上記目的は、第１の開口部と前記第
１の開口部に達する第２の開口部とを有する絶縁膜が形
成された下地基板上に、前記第１の開口部内のほぼ全体
を埋めるように第１のめっき法により第１のめっき層を
形成する工程と、前記第１のめっき法と電流・電圧供給
方法が異なる第２のめっき法により前記第１のめっき層
上に第２のめっき層を形成する工程と、前記第１のめっ
き層及び前記第２のめっき層を前記絶縁膜の表面が露出
するまで研磨し、前記第１の開口部内及び前記第２の開
口部内に前記第１のめっき層及び前記第２のめっき層よ
り成る導電層を形成する工程とを有することを特徴とす
る半導体装置の製造方法により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有するデュアルダマシン構造の半導体装置を製造するこ
とができる。
１の開口部に達する第２の開口部とを有する絶縁膜が形
成された下地基板上に、前記第１の開口部内のほぼ全体
を埋めるように第１のめっき法により第１のめっき層を
形成する工程と、前記第１のめっき法と電流・電圧供給
方法が異なる第２のめっき法により前記第１のめっき層
上に第２のめっき層を形成する工程と、前記第１のめっ
き層及び前記第２のめっき層を前記絶縁膜の表面が露出
するまで研磨し、前記第１の開口部内及び前記第２の開
口部内に前記第１のめっき層及び前記第２のめっき層よ
り成る導電層を形成する工程とを有することを特徴とす
る半導体装置の製造方法により達成される。これによ
り、コンタクトホールや配線を微細化した場合であって
も、ボイドを生じることなく良質な導体プラグや配線を
有するデュアルダマシン構造の半導体装置を製造するこ
とができる。
【００２３】また、上記の半導体装置の製造方法におい
て、前記第１のめっき法は、定電流パルスめっき法、周
期的逆電流パルスめっき法、又は非対称交流めっき法で
あり、前記第２のめっき法は、直流めっき法であること
が望ましい。また、上記の半導体装置の製造方法におい
て、前記第１のめっき層及び／又は前記第２のめっき層
は、Ｃｕ層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合
金層、Ａｌ層、又はＡｌを含む合金層であることが望ま
しい。
て、前記第１のめっき法は、定電流パルスめっき法、周
期的逆電流パルスめっき法、又は非対称交流めっき法で
あり、前記第２のめっき法は、直流めっき法であること
が望ましい。また、上記の半導体装置の製造方法におい
て、前記第１のめっき層及び／又は前記第２のめっき層
は、Ｃｕ層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合
金層、Ａｌ層、又はＡｌを含む合金層であることが望ま
しい。
【００２４】また、上記目的は、第１のめっき法により
第１のめっき層を形成する工程と、前記第１のめっき層
上に、前記第１のめっき法と電流・電圧供給方法が異な
る第２のめっき法により第２のめっき層を形成する工程
とを有し、前記第１のめっき法は、直流めっき法、定電
流パルスめっき法、周期的逆電流パルスめっき法、又は
非対称交流めっき法のいずれかであり、前記第２のめっ
き法は、直流めっき法、定電流パルスめっき法、周期的
逆電流パルスめっき法、又は非対称交流めっき法のいず
れかであることを特徴とするめっき方法により達成され
る。これにより、所望の膜質を有するめっき層を形成す
ることができる。
第１のめっき層を形成する工程と、前記第１のめっき層
上に、前記第１のめっき法と電流・電圧供給方法が異な
る第２のめっき法により第２のめっき層を形成する工程
とを有し、前記第１のめっき法は、直流めっき法、定電
流パルスめっき法、周期的逆電流パルスめっき法、又は
非対称交流めっき法のいずれかであり、前記第２のめっ
き法は、直流めっき法、定電流パルスめっき法、周期的
逆電流パルスめっき法、又は非対称交流めっき法のいず
れかであることを特徴とするめっき方法により達成され
る。これにより、所望の膜質を有するめっき層を形成す
ることができる。
【００２５】また、上記目的は、めっき槽と、前記めっ
き槽内に設けられた第１の電極と、前記第１の電極に対
向する第２の電極と、前記第１の電極と前記第２の電極
との間に所定の電圧を印加し、第１のめっき法により下
地基板上に第１のめっき層を形成した後、前記第１のめ
っき法と電流・電圧供給方法が異なる第２のめっき法に
より前記第１のめっき層上に第２のめっき層を形成する
電圧印加手段とを有し、前記第１のめっき法は、直流め
っき法、定電流パルスめっき法、周期的逆電流パルスめ
っき法、又は非対称交流めっき法のいずれかであり、前
記第２のめっき法は、直流めっき法、定電流パルスめっ
き法、周期的逆電流パルスめっき法、又は非対称交流め
っき法のいずれかであることを特徴とするめっき装置に
より達成される。これにより、異なるめっき法を組み合
わせて、多層構造のめっき層を容易に形成することがで
きる。
き槽内に設けられた第１の電極と、前記第１の電極に対
向する第２の電極と、前記第１の電極と前記第２の電極
との間に所定の電圧を印加し、第１のめっき法により下
地基板上に第１のめっき層を形成した後、前記第１のめ
っき法と電流・電圧供給方法が異なる第２のめっき法に
より前記第１のめっき層上に第２のめっき層を形成する
電圧印加手段とを有し、前記第１のめっき法は、直流め
っき法、定電流パルスめっき法、周期的逆電流パルスめ
っき法、又は非対称交流めっき法のいずれかであり、前
記第２のめっき法は、直流めっき法、定電流パルスめっ
き法、周期的逆電流パルスめっき法、又は非対称交流め
っき法のいずれかであることを特徴とするめっき装置に
より達成される。これにより、異なるめっき法を組み合
わせて、多層構造のめっき層を容易に形成することがで
きる。
【００２６】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法を図１乃至図
４を用いて説明する。図１は、本実施形態による半導体
装置を示す断面図である。図２乃至図４は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。
施形態による半導体装置及びその製造方法を図１乃至図
４を用いて説明する。図１は、本実施形態による半導体
装置を示す断面図である。図２乃至図４は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。
【００２７】本発明によるめっき方法はあらゆる対象に
適用しうる技術であるが、本実施形態では、半導体装置
の導体プラグを形成する際に本発明によるめっき方法及
び装置を適用する場合を例に説明する。 （半導体装置）まず、本実施形態による半導体装置を図
１を用いて説明する。
適用しうる技術であるが、本実施形態では、半導体装置
の導体プラグを形成する際に本発明によるめっき方法及
び装置を適用する場合を例に説明する。 （半導体装置）まず、本実施形態による半導体装置を図
１を用いて説明する。
【００２８】図１に示すように、シリコン基板１０に
は、素子領域を画定する素子分離膜１２が形成されてい
る。素子分離膜１２により画定された素子領域には、サ
イドウォール絶縁膜１４が側面に形成されたゲート電極
１６とソース／ドレイン拡散層１８ａ、１８ｂとを有す
るトランジスタが形成されている。トランジスタが形成
されたシリコン基板１０上には、全面に、シリコン酸化
膜より成る層間絶縁膜２０が形成されている。
は、素子領域を画定する素子分離膜１２が形成されてい
る。素子分離膜１２により画定された素子領域には、サ
イドウォール絶縁膜１４が側面に形成されたゲート電極
１６とソース／ドレイン拡散層１８ａ、１８ｂとを有す
るトランジスタが形成されている。トランジスタが形成
されたシリコン基板１０上には、全面に、シリコン酸化
膜より成る層間絶縁膜２０が形成されている。
【００２９】層間絶縁膜２０には、ソース／ドレイン拡
散層１８ｂに達するコンタクトホール２２が形成されて
いる。コンタクトホール２２内には、ＴｉＮ膜より成る
バリア層２４が形成されており、バリア層２４の表面に
はＣｕ層より成るシード層２６が形成されている。バリ
ア層２４及びシード層２６が形成されたコンタクトホー
ル２２内には、第１のめっき層２８及び第２のめっき層
３０より成る導体プラグ３２が形成されている。
散層１８ｂに達するコンタクトホール２２が形成されて
いる。コンタクトホール２２内には、ＴｉＮ膜より成る
バリア層２４が形成されており、バリア層２４の表面に
はＣｕ層より成るシード層２６が形成されている。バリ
ア層２４及びシード層２６が形成されたコンタクトホー
ル２２内には、第１のめっき層２８及び第２のめっき層
３０より成る導体プラグ３２が形成されている。
【００３０】本実施形態による半導体装置は、第１のめ
っき層２８がＤＣめっき法により形成されており、第２
のめっき層がＰＲめっき法３０により形成されているこ
とに主な特徴がある。第１のめっき層２８は、ＤＣめっ
き法により形成されているので、粒径が大きく、下地に
対する密着強度が高い。第２のめっき層３０は、ＰＲめ
っき法により形成されているので、コンタクトホール２
２内への埋め込み特性が良好であり、ボイドを生ずるこ
となく形成されている。
っき層２８がＤＣめっき法により形成されており、第２
のめっき層がＰＲめっき法３０により形成されているこ
とに主な特徴がある。第１のめっき層２８は、ＤＣめっ
き法により形成されているので、粒径が大きく、下地に
対する密着強度が高い。第２のめっき層３０は、ＰＲめ
っき法により形成されているので、コンタクトホール２
２内への埋め込み特性が良好であり、ボイドを生ずるこ
となく形成されている。
【００３１】このように本実施形態によれば、密着性の
優れためっき層を形成することができるＤＣめっき法に
より第１のめっき層が形成されており、良好な埋め込み
特性でコンタクトホール内にめっき層を形成することが
できるＰＲめっき法により第２のめっき層が形成されて
いる。そして、このようにして形成された第１のめっき
層及び第２のめっき層により導体プラグが構成されてい
るので、下地との密着性が高く、ボイドを生ずることの
ない導体プラグを有する半導体装置を提供することがで
きる。
優れためっき層を形成することができるＤＣめっき法に
より第１のめっき層が形成されており、良好な埋め込み
特性でコンタクトホール内にめっき層を形成することが
できるＰＲめっき法により第２のめっき層が形成されて
いる。そして、このようにして形成された第１のめっき
層及び第２のめっき層により導体プラグが構成されてい
るので、下地との密着性が高く、ボイドを生ずることの
ない導体プラグを有する半導体装置を提供することがで
きる。
【００３２】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図２乃至図４を用いて
説明する。まず、図２（ａ）に示すように、シリコン基
板１０に、素子領域を画定する素子分離膜１２を形成す
る。
態による半導体装置の製造方法を図２乃至図４を用いて
説明する。まず、図２（ａ）に示すように、シリコン基
板１０に、素子領域を画定する素子分離膜１２を形成す
る。
【００３３】次に、素子分離膜１２により画定された素
子領域に、側面にサイドウォール絶縁膜１４が形成され
たゲート電極１６とソース／ドレイン拡散層１８ａ、１
８ｂとを有するトランジスタを形成する。次に、全面
に、プラズマＣＶＤ（Plasma-enhanced Chemical Vapor
Deposition）法により、膜厚１μｍのシリコン酸化膜
より成る層間絶縁膜２０を形成する（図２（ａ）参
照）。
子領域に、側面にサイドウォール絶縁膜１４が形成され
たゲート電極１６とソース／ドレイン拡散層１８ａ、１
８ｂとを有するトランジスタを形成する。次に、全面
に、プラズマＣＶＤ（Plasma-enhanced Chemical Vapor
Deposition）法により、膜厚１μｍのシリコン酸化膜
より成る層間絶縁膜２０を形成する（図２（ａ）参
照）。
【００３４】次に、フォトリソグラフィ技術を用い、層
間絶縁膜２０に、ソース／ドレイン拡散層１８ｂに達す
る例えば直径２５０ｎｍのコンタクトホールを形成する
（図２（ｂ）参照）。次に、全面に、ＣＶＤ法により、
膜厚３０ｎｍのＴｉＮ膜より成るバリア層２４を形成す
る（図２（ｃ）参照）。
間絶縁膜２０に、ソース／ドレイン拡散層１８ｂに達す
る例えば直径２５０ｎｍのコンタクトホールを形成する
（図２（ｂ）参照）。次に、全面に、ＣＶＤ法により、
膜厚３０ｎｍのＴｉＮ膜より成るバリア層２４を形成す
る（図２（ｃ）参照）。
【００３５】次に、全面に、ＣＶＤ法により、膜厚３０
ｎｍのＣｕ層より成るシード層２６を形成する（図３
（ａ）参照）。次に、全面に、ＤＣめっき法により、例
えば膜厚４０ｎｍのＣｕ層より成る第１のめっき層２８
を形成する。成膜条件は、例えば、電流密度を１Ａ／ｄ
ｍ2とすることができる（図６（ａ）参照）。めっき液
の温度は、例えば室温とすることができる。ＤＣめっき
法を用いて第１のめっき層２８を形成するので、電解液
によりシード層が溶解してしまうことなく第１のめっき
層２８を形成することができ、下地に対する密着性の高
い第１のめっき層２８を形成することができる。
ｎｍのＣｕ層より成るシード層２６を形成する（図３
（ａ）参照）。次に、全面に、ＤＣめっき法により、例
えば膜厚４０ｎｍのＣｕ層より成る第１のめっき層２８
を形成する。成膜条件は、例えば、電流密度を１Ａ／ｄ
ｍ2とすることができる（図６（ａ）参照）。めっき液
の温度は、例えば室温とすることができる。ＤＣめっき
法を用いて第１のめっき層２８を形成するので、電解液
によりシード層が溶解してしまうことなく第１のめっき
層２８を形成することができ、下地に対する密着性の高
い第１のめっき層２８を形成することができる。
【００３６】次に、全面に、ＰＲめっき法により、Ｃｕ
層より成る第２のめっき層３０を形成する。成膜条件
は、例えば、順側のＴon時における電流密度を１Ａ／ｄ
ｍ2とし、逆側のＴon時における電流密度を０．５Ａ／
ｄｍ2とすることができる（図６（ｃ）参照）。また、
パルス波形は、順側のＴonの時間を１００ｍｓ、逆側の
Ｔonの時間を５０ｍｓとすることができる。めっき液の
温度は、例えば室温とすることができる。ＰＲめっき法
を用いて第２のめっき層３０を形成するので、コンタク
トホール２２内に良好な埋め込み特性で第２のめっき層
３０を形成することができ、これにより導体プラグ３２
にボイドが生じてしまうのを抑制することができる。ま
た、ＰＲめっき法を用いるので、成膜速度を速くするこ
とができ、結晶粒径を容易に制御することができる。ま
た、ＰＲめっき法を用いるので、リベリングを向上する
ことができ、ピンホールを低減することができる。
層より成る第２のめっき層３０を形成する。成膜条件
は、例えば、順側のＴon時における電流密度を１Ａ／ｄ
ｍ2とし、逆側のＴon時における電流密度を０．５Ａ／
ｄｍ2とすることができる（図６（ｃ）参照）。また、
パルス波形は、順側のＴonの時間を１００ｍｓ、逆側の
Ｔonの時間を５０ｍｓとすることができる。めっき液の
温度は、例えば室温とすることができる。ＰＲめっき法
を用いて第２のめっき層３０を形成するので、コンタク
トホール２２内に良好な埋め込み特性で第２のめっき層
３０を形成することができ、これにより導体プラグ３２
にボイドが生じてしまうのを抑制することができる。ま
た、ＰＲめっき法を用いるので、成膜速度を速くするこ
とができ、結晶粒径を容易に制御することができる。ま
た、ＰＲめっき法を用いるので、リベリングを向上する
ことができ、ピンホールを低減することができる。
【００３７】こうして、第１のめっき層及び第２のめっ
き層より成る膜厚５００ｎｍのＣｕ層３４が形成され
る。第１のめっき層２８及び第２のめっき層３０より成
るＣｕ層３４は、図５に示すようなめっき装置を用いて
簡便に形成することができる。図５は、本発明による噴
流式のめっき装置を示す構成図である。
き層より成る膜厚５００ｎｍのＣｕ層３４が形成され
る。第１のめっき層２８及び第２のめっき層３０より成
るＣｕ層３４は、図５に示すようなめっき装置を用いて
簡便に形成することができる。図５は、本発明による噴
流式のめっき装置を示す構成図である。
【００３８】図５に示すように、めっき槽１００には基
板ホルダ１０２が設けられており、基板は基板ホルダ１
０２により支持される。基板ホルダ１０２側にはカソー
ド電極１０４が設けられており、めっき槽１００側には
アノード電極１０６が設けられている。なお、本実施形
態による半導体装置の製造方法では、シード層２６がカ
ソード電極１０４に該当する。
板ホルダ１０２が設けられており、基板は基板ホルダ１
０２により支持される。基板ホルダ１０２側にはカソー
ド電極１０４が設けられており、めっき槽１００側には
アノード電極１０６が設けられている。なお、本実施形
態による半導体装置の製造方法では、シード層２６がカ
ソード電極１０４に該当する。
【００３９】本実施形態によるめっき装置は、ＤＣめっ
き法、ＰＣめっき法、ＰＲめっき法、ＡＣめっき法等の
うち、どのようなめっき法の組み合わせでどのような順
序でめっきを行うかについて、制御部１０８に予め設定
できるようになっている。また、それぞれのめっき法に
ついて電圧、電流、バイアス、周波数、波形等を適宜設
定できるようになっている。制御部１０８は、予め設定
された内容に基づいてパルス発生器１１０と電源１１２
とを制御し、これによりアノード−カソード間の電圧・
電流等が制御される。
き法、ＰＣめっき法、ＰＲめっき法、ＡＣめっき法等の
うち、どのようなめっき法の組み合わせでどのような順
序でめっきを行うかについて、制御部１０８に予め設定
できるようになっている。また、それぞれのめっき法に
ついて電圧、電流、バイアス、周波数、波形等を適宜設
定できるようになっている。制御部１０８は、予め設定
された内容に基づいてパルス発生器１１０と電源１１２
とを制御し、これによりアノード−カソード間の電圧・
電流等が制御される。
【００４０】めっき槽１００の中心部の下方からは、め
っき液１１６が上方に向かって噴流される。即ち、めっ
き液溜槽１１４に溜められているめっき液１１６は、フ
ィルタ１１８を介して循環ポンプ１２０により汲み上げ
られ、基板に向かって噴流される。めっき槽１００から
あふれ出しためっき液１１６はめっき液溜槽１２２に溜
められ、めっき液溜槽１２２の排水口１２４を介してめ
っき液溜槽１１４に戻される。
っき液１１６が上方に向かって噴流される。即ち、めっ
き液溜槽１１４に溜められているめっき液１１６は、フ
ィルタ１１８を介して循環ポンプ１２０により汲み上げ
られ、基板に向かって噴流される。めっき槽１００から
あふれ出しためっき液１１６はめっき液溜槽１２２に溜
められ、めっき液溜槽１２２の排水口１２４を介してめ
っき液溜槽１１４に戻される。
【００４１】めっき液溜槽１１４には、めっき液１１６
を所定の温度にするためのヒータコントローラ１２６と
めっき液１１６を撹拌するためのチラー１２８とが設け
られている。これにより、めっき液溜槽１１４内のめっ
き液１１６は一定の温度に保たれる。このように、本実
施形態によるめっき装置を用いれば、電流・電圧供給方
法が異なるめっき法を組み合わせて、予め設定された電
圧・電流等により、容易に多層構造のめっき層を形成す
ることができる。
を所定の温度にするためのヒータコントローラ１２６と
めっき液１１６を撹拌するためのチラー１２８とが設け
られている。これにより、めっき液溜槽１１４内のめっ
き液１１６は一定の温度に保たれる。このように、本実
施形態によるめっき装置を用いれば、電流・電圧供給方
法が異なるめっき法を組み合わせて、予め設定された電
圧・電流等により、容易に多層構造のめっき層を形成す
ることができる。
【００４２】次に、図４に示すように、ＣＭＰ法によ
り、層間絶縁膜２０の表面が露出するまで研磨し、コン
タクトホール２２内に、第１のめっき層２８及び第２の
めっき層３０より成る導体プラグ３２を形成する。こう
して本実施形態による半導体装置が製造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。
り、層間絶縁膜２０の表面が露出するまで研磨し、コン
タクトホール２２内に、第１のめっき層２８及び第２の
めっき層３０より成る導体プラグ３２を形成する。こう
して本実施形態による半導体装置が製造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。
【００４３】まず、導体プラグの膜質について、導体プ
ラグの断面をＳＥＭ（Scanning Electron Microscope、
走査型電子顕微鏡）法により観察した。この結果、導体
プラグにはボイドは生じていず、埋め込み特性が良好で
あった。また、導体プラグの下地に対する密着性につい
て測定を行った。この結果、導体プラグの密着強度は９
００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体プラ
グを形成した場合とほぼ同等の強い密着強度を得ること
ができた。
ラグの断面をＳＥＭ（Scanning Electron Microscope、
走査型電子顕微鏡）法により観察した。この結果、導体
プラグにはボイドは生じていず、埋め込み特性が良好で
あった。また、導体プラグの下地に対する密着性につい
て測定を行った。この結果、導体プラグの密着強度は９
００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体プラ
グを形成した場合とほぼ同等の強い密着強度を得ること
ができた。
【００４４】このように、本実施形態によれば、密着性
の優れた膜を形成することができるＤＣめっき法により
第１のめっき層を形成し、埋め込み特性が良好なＰＲめ
っき法により第２のめっき層を形成するので、下地との
密着性が高く、埋め込み特性の良好な導体プラグを有す
る半導体装置を製造することができる。 ［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法を図８及び図９を用いて説明する。
図８は、本実施形態による半導体装置を示す断面図であ
る。図９は、本実施形態による半導体装置の製造方法を
示す工程断面図である。図１乃至図７に示す第１実施形
態による半導体装置及びその製造方法と同一の構成要素
には、同一の符号を付して説明を省略または簡潔にす
る。
の優れた膜を形成することができるＤＣめっき法により
第１のめっき層を形成し、埋め込み特性が良好なＰＲめ
っき法により第２のめっき層を形成するので、下地との
密着性が高く、埋め込み特性の良好な導体プラグを有す
る半導体装置を製造することができる。 ［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法を図８及び図９を用いて説明する。
図８は、本実施形態による半導体装置を示す断面図であ
る。図９は、本実施形態による半導体装置の製造方法を
示す工程断面図である。図１乃至図７に示す第１実施形
態による半導体装置及びその製造方法と同一の構成要素
には、同一の符号を付して説明を省略または簡潔にす
る。
【００４５】（半導体装置）本実施形態による半導体装
置は、第２のめっき層３０ａがＰＣめっき法により形成
されている他は第１実施形態による半導体装置と同様で
ある。即ち、第１のめっき層２８がＤＣめっき法により
形成されており、第２のめっき層３０ａがＰＣめっき法
により形成されている。第１のめっき層２８がＤＣめっ
き法により形成されているので、下地との密着性を高く
することができる。第２のめっき層３０ａがＰＣめっき
法により形成されているので、良好な埋め込み特性でコ
ンタクトホール内に第２のめっき層３０ａを形成するこ
とができ、ボイドが生じるのを防止することができる。
置は、第２のめっき層３０ａがＰＣめっき法により形成
されている他は第１実施形態による半導体装置と同様で
ある。即ち、第１のめっき層２８がＤＣめっき法により
形成されており、第２のめっき層３０ａがＰＣめっき法
により形成されている。第１のめっき層２８がＤＣめっ
き法により形成されているので、下地との密着性を高く
することができる。第２のめっき層３０ａがＰＣめっき
法により形成されているので、良好な埋め込み特性でコ
ンタクトホール内に第２のめっき層３０ａを形成するこ
とができ、ボイドが生じるのを防止することができる。
【００４６】このように本実施形態によれば、密着性の
優れためっき層を形成することができるＤＣめっき法に
より第１のめっき層が形成されており、良好な埋め込み
特性でコンタクトホール内にめっき層を形成することが
できるＰＣめっき法により第２のめっき層が形成されて
いる。そして、このようにして形成された第１のめっき
層及び第２のめっき層により導体プラグが構成されてい
るので、下地との密着性が高く、ボイドを生ずることの
ない導体プラグを有する半導体装置を提供することがで
きる。
優れためっき層を形成することができるＤＣめっき法に
より第１のめっき層が形成されており、良好な埋め込み
特性でコンタクトホール内にめっき層を形成することが
できるＰＣめっき法により第２のめっき層が形成されて
いる。そして、このようにして形成された第１のめっき
層及び第２のめっき層により導体プラグが構成されてい
るので、下地との密着性が高く、ボイドを生ずることの
ない導体プラグを有する半導体装置を提供することがで
きる。
【００４７】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図９を用いて説明す
る。第１のめっき層２８を形成する工程までは、図２
（ａ）乃至図３（ｂ）に示す第１実施形態による半導体
装置の製造方法と同様であるので説明を省略する。次
に、図９（ａ）に示すように、ＰＣめっき法（図６
（ｂ）参照）により、Ｃｕ層より成る第２のめっき層２
８を形成する。成膜条件は、例えば、順側のＴon時にお
ける電流密度を１Ａ／ｄｍ2とすることができる。ま
た、パルス波形はＴo nの時間を１００ｍｓ、Ｔoffの時
間を５０ｍｓとすることができる。
態による半導体装置の製造方法を図９を用いて説明す
る。第１のめっき層２８を形成する工程までは、図２
（ａ）乃至図３（ｂ）に示す第１実施形態による半導体
装置の製造方法と同様であるので説明を省略する。次
に、図９（ａ）に示すように、ＰＣめっき法（図６
（ｂ）参照）により、Ｃｕ層より成る第２のめっき層２
８を形成する。成膜条件は、例えば、順側のＴon時にお
ける電流密度を１Ａ／ｄｍ2とすることができる。ま
た、パルス波形はＴo nの時間を１００ｍｓ、Ｔoffの時
間を５０ｍｓとすることができる。
【００４８】こうして、第１のめっき層２８及び第２の
めっき層３０ａより成る、例えば膜厚５００ｎｍのＣｕ
層３４ａが形成される。次に、図４に示す第１実施形態
による半導体装置の製造方法と同様にして、ＣＭＰ法に
より、層間絶縁膜２０の表面が露出するまで研磨し、第
１のめっき層２８及び第２のめっき層３０ａより成る導
体プラグ３２ａを形成する（図９（ｂ）参照）。
めっき層３０ａより成る、例えば膜厚５００ｎｍのＣｕ
層３４ａが形成される。次に、図４に示す第１実施形態
による半導体装置の製造方法と同様にして、ＣＭＰ法に
より、層間絶縁膜２０の表面が露出するまで研磨し、第
１のめっき層２８及び第２のめっき層３０ａより成る導
体プラグ３２ａを形成する（図９（ｂ）参照）。
【００４９】こうして本実施形態による半導体装置が製
造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。ま
ず、導体プラグの膜質について、導体プラグの断面をＳ
ＥＭ法により観察した。この結果、導体プラグにはボイ
ドは生じていず、埋め込み特性が良好であった。
造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。ま
ず、導体プラグの膜質について、導体プラグの断面をＳ
ＥＭ法により観察した。この結果、導体プラグにはボイ
ドは生じていず、埋め込み特性が良好であった。
【００５０】また、導体プラグの下地に対する密着性に
ついて評価を行った。この結果、導体プラグの密着強度
は９００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体
プラグを形成した場合とほぼ同等の強い密着強度を得る
ことができた。このように、本実施形態によれば、密着
性の優れた膜を形成することができるＤＣめっき法によ
り第１のめっき層が形成されており、埋め込み特性が良
好なＰＣめっき法により第２のめっき層が形成されてい
るので、下地との密着性が高く、埋め込み特性の良好な
導体プラグを有する半導体装置を製造することができ
る。
ついて評価を行った。この結果、導体プラグの密着強度
は９００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体
プラグを形成した場合とほぼ同等の強い密着強度を得る
ことができた。このように、本実施形態によれば、密着
性の優れた膜を形成することができるＤＣめっき法によ
り第１のめっき層が形成されており、埋め込み特性が良
好なＰＣめっき法により第２のめっき層が形成されてい
るので、下地との密着性が高く、埋め込み特性の良好な
導体プラグを有する半導体装置を製造することができ
る。
【００５１】［第３実施形態］本発明の第３実施形態に
よる半導体装置及びその製造方法を図１０及び図１１を
用いて説明する。図１０は、本実施形態による半導体装
置を示す断面図である。図１１は、本実施形態による半
導体装置の製造方法を示す工程断面図である。図１乃至
図１０に示す第１及び第２実施形態による半導体装置及
びその製造方法と同一の構成要素には、同一の符号を付
して説明を省略または簡潔にする。
よる半導体装置及びその製造方法を図１０及び図１１を
用いて説明する。図１０は、本実施形態による半導体装
置を示す断面図である。図１１は、本実施形態による半
導体装置の製造方法を示す工程断面図である。図１乃至
図１０に示す第１及び第２実施形態による半導体装置及
びその製造方法と同一の構成要素には、同一の符号を付
して説明を省略または簡潔にする。
【００５２】（半導体装置）まず、本実施形態による半
導体装置を図１０を用いて説明する。本実施形態による
半導体装置は、第１のめっき層２８ａがＰＣめっき法に
より形成され、第２のめっき層３０ｂがＰＲめっき法に
より形成されている他は第１実施形態による半導体装置
と同様である。
導体装置を図１０を用いて説明する。本実施形態による
半導体装置は、第１のめっき層２８ａがＰＣめっき法に
より形成され、第２のめっき層３０ｂがＰＲめっき法に
より形成されている他は第１実施形態による半導体装置
と同様である。
【００５３】第１のめっき層２８ａを形成する際にＰＣ
めっき法が用いられているので、速い成膜レートで、下
地に対する密着性の高い第１のめっき層２８ａを形成す
ることができる。また、第２のめっき層３０ｂを形成す
る際にＰＲめっき法が用いられているので、良好な埋め
込み特性で第２のめっき層３０ｂを形成することがで
き、ボイドが生じるのを防止することができる。また、
ＰＲめっき法を用いているので、膜質が硬く、平坦な第
２のめっき層３０ｂを形成することができる。
めっき法が用いられているので、速い成膜レートで、下
地に対する密着性の高い第１のめっき層２８ａを形成す
ることができる。また、第２のめっき層３０ｂを形成す
る際にＰＲめっき法が用いられているので、良好な埋め
込み特性で第２のめっき層３０ｂを形成することがで
き、ボイドが生じるのを防止することができる。また、
ＰＲめっき法を用いているので、膜質が硬く、平坦な第
２のめっき層３０ｂを形成することができる。
【００５４】このように本実施形態によれば、成膜レー
トが速く、下地に対する密着性の高いめっき層を形成す
ることができるＰＣめっき法により第１のめっき層が形
成されている。また、埋め込み特性が良好で、ボイドが
生じるのを防止することができ、膜質が硬く、平坦なめ
っき層を形成することができるＰＲめっき法により第２
のめっき層が形成されている。このようにして形成され
た第１のめっき層及び第２のめっき層により導体プラグ
が構成されているので、下地との密着性が高く、ボイド
を生ずることのない導体プラグを有する半導体装置を提
供することができる。
トが速く、下地に対する密着性の高いめっき層を形成す
ることができるＰＣめっき法により第１のめっき層が形
成されている。また、埋め込み特性が良好で、ボイドが
生じるのを防止することができ、膜質が硬く、平坦なめ
っき層を形成することができるＰＲめっき法により第２
のめっき層が形成されている。このようにして形成され
た第１のめっき層及び第２のめっき層により導体プラグ
が構成されているので、下地との密着性が高く、ボイド
を生ずることのない導体プラグを有する半導体装置を提
供することができる。
【００５５】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１１を用いて説明す
る。シード層２６を形成する工程までは、図２（ａ）乃
至図３（ａ）に示す第１実施形態による半導体装置の製
造方法と同様であるので説明を省略する。次に、ＰＣめ
っき法（図６（ｂ）参照）により、Ｃｕ層より成る第１
のめっき層２８ａを形成する。第１のめっき層２８ａの
膜厚は、平坦部において例えば１００ｎｍとなるように
する。成膜条件は、例えば、順側のＴon時における電流
密度を１Ａ／ｄｍ2とすることができる。また、パルス
波形はＴonの時間を１００ｍｓ、Ｔoffの時間を５０ｍ
ｓとすることができる。ＰＣめっき法を用いて第１のめ
っき層２８ａを形成するので、速い成膜レートで、下地
に対する密着性の高い第１のめっき層２８ａを形成する
ことができる（図１１（ａ）参照）。
態による半導体装置の製造方法を図１１を用いて説明す
る。シード層２６を形成する工程までは、図２（ａ）乃
至図３（ａ）に示す第１実施形態による半導体装置の製
造方法と同様であるので説明を省略する。次に、ＰＣめ
っき法（図６（ｂ）参照）により、Ｃｕ層より成る第１
のめっき層２８ａを形成する。第１のめっき層２８ａの
膜厚は、平坦部において例えば１００ｎｍとなるように
する。成膜条件は、例えば、順側のＴon時における電流
密度を１Ａ／ｄｍ2とすることができる。また、パルス
波形はＴonの時間を１００ｍｓ、Ｔoffの時間を５０ｍ
ｓとすることができる。ＰＣめっき法を用いて第１のめ
っき層２８ａを形成するので、速い成膜レートで、下地
に対する密着性の高い第１のめっき層２８ａを形成する
ことができる（図１１（ａ）参照）。
【００５６】次に、ＰＲめっき法により、Ｃｕ層より成
る第２のめっき層３０ｂを形成する。成膜条件は、例え
ば、順側のＴon時における電流密度を１Ａ／ｄｍ2とす
ることができる。また、パルス波形はＴonの時間を１０
０ｍｓ、Ｔoffの時間を５０ｍｓとすることができる。
ＰＲめっき法を用いて第２のめっき層３０ｂを形成する
ので、良好な埋め込み特性で第２のめっき層３０ｂを形
成することができ、ボイドが生じるのを防止することが
できる。また、ＰＲめっき法を用いているので、膜質が
硬く、平坦な第２のめっき層３０ｂを形成することがで
きる。
る第２のめっき層３０ｂを形成する。成膜条件は、例え
ば、順側のＴon時における電流密度を１Ａ／ｄｍ2とす
ることができる。また、パルス波形はＴonの時間を１０
０ｍｓ、Ｔoffの時間を５０ｍｓとすることができる。
ＰＲめっき法を用いて第２のめっき層３０ｂを形成する
ので、良好な埋め込み特性で第２のめっき層３０ｂを形
成することができ、ボイドが生じるのを防止することが
できる。また、ＰＲめっき法を用いているので、膜質が
硬く、平坦な第２のめっき層３０ｂを形成することがで
きる。
【００５７】こうして、第１のめっき層２８ａ及び第２
のめっき層３０ｂより成る例えば膜厚５００ｎｍのＣｕ
層３４ｂが形成される（図１１（ｂ）参照）。次に、図
４に示す第１実施形態による半導体装置の製造方法と同
様にして、ＣＭＰ法により、層間絶縁膜２０の表面が露
出するまで研磨し、第１のめっき層２８ａ及び第２のめ
っき層３０ｂより成る導体プラグ３２ｂを形成する（図
１１（ｃ）参照）。
のめっき層３０ｂより成る例えば膜厚５００ｎｍのＣｕ
層３４ｂが形成される（図１１（ｂ）参照）。次に、図
４に示す第１実施形態による半導体装置の製造方法と同
様にして、ＣＭＰ法により、層間絶縁膜２０の表面が露
出するまで研磨し、第１のめっき層２８ａ及び第２のめ
っき層３０ｂより成る導体プラグ３２ｂを形成する（図
１１（ｃ）参照）。
【００５８】こうして本実施形態による半導体装置が製
造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。ま
ず、導体プラグの膜質について、導体プラグの断面をＳ
ＥＭ法により観察した。この結果、埋め込み特性は良好
であり、導体プラグにはボイドは生じていなかった。
造される。 （評価結果）次に、上記のようにして製造された本実施
形態による半導体装置の評価結果について説明する。ま
ず、導体プラグの膜質について、導体プラグの断面をＳ
ＥＭ法により観察した。この結果、埋め込み特性は良好
であり、導体プラグにはボイドは生じていなかった。
【００５９】また、導体プラグの下地に対する密着性に
ついて測定を行った。この結果、導体プラグの密着強度
は９００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体
プラグを形成した場合とほぼ同等の強い密着強度を得る
ことができた。また、ＴＤＳ（Thermal Desorption Spe
ctroscopy、昇温脱離ガス分析）法により導体プラグ中
の不純物を評価した。この結果、第１実施形態による半
導体装置の導体プラグより水素成分、炭素成分が少なく
なっており、高純度であった。
ついて測定を行った。この結果、導体プラグの密着強度
は９００ｋｇｆ／ｃｍ2以上であり、スパッタ法で導体
プラグを形成した場合とほぼ同等の強い密着強度を得る
ことができた。また、ＴＤＳ（Thermal Desorption Spe
ctroscopy、昇温脱離ガス分析）法により導体プラグ中
の不純物を評価した。この結果、第１実施形態による半
導体装置の導体プラグより水素成分、炭素成分が少なく
なっており、高純度であった。
【００６０】また、導体プラグの硬度を測定したとこ
ろ、第１実施形態による半導体装置の導体プラグより硬
度が高かった。また、表面モホロジーをＳＥＭ法により
観察したところ、第１実施形態による半導体装置の導体
プラグよりラフネスが低減されていた。このように本実
施形態によれば、成膜レートが速く、下地に対する密着
性の高いめっき層を形成することができるＰＣ法により
第１のめっき層を形成し、埋め込み特性が良好で、ボイ
ドが生じるのを防止することができ、膜質が硬く、平坦
なめっき層を形成することができるＰＲめっき法により
第２のめっき層を形成する。これにより、下地との密着
性が高く、ボイドを生ずることのない導体プラグを有す
る半導体装置を提供することができる。
ろ、第１実施形態による半導体装置の導体プラグより硬
度が高かった。また、表面モホロジーをＳＥＭ法により
観察したところ、第１実施形態による半導体装置の導体
プラグよりラフネスが低減されていた。このように本実
施形態によれば、成膜レートが速く、下地に対する密着
性の高いめっき層を形成することができるＰＣ法により
第１のめっき層を形成し、埋め込み特性が良好で、ボイ
ドが生じるのを防止することができ、膜質が硬く、平坦
なめっき層を形成することができるＰＲめっき法により
第２のめっき層を形成する。これにより、下地との密着
性が高く、ボイドを生ずることのない導体プラグを有す
る半導体装置を提供することができる。
【００６１】［第４実施形態］本発明の第４実施形態に
よる半導体装置の製造方法を図１２乃至図１５を用いて
説明する。図１２は、本実施形態による半導体装置を示
す断面図である。図１３乃至図１５は、本実施形態によ
る半導体装置の製造方法を示す断面図である。図１乃至
図１１に示す第１乃至第３実施形態による半導体装置及
びその製造方法と同一の構成要素には、同一の符号を付
して説明を省略または簡潔にする。
よる半導体装置の製造方法を図１２乃至図１５を用いて
説明する。図１２は、本実施形態による半導体装置を示
す断面図である。図１３乃至図１５は、本実施形態によ
る半導体装置の製造方法を示す断面図である。図１乃至
図１１に示す第１乃至第３実施形態による半導体装置及
びその製造方法と同一の構成要素には、同一の符号を付
して説明を省略または簡潔にする。
【００６２】（半導体装置）まず、本実施形態による半
導体装置を図１２を用いて説明する。本実施形態による
半導体装置は、導体プラグと配線とが一体に形成され
た、いわゆるデュアルダマシン構造の導体プラグ及び配
線を形成する際に、本発明によるめっき方法が用いられ
ていることに主な特徴がある。
導体装置を図１２を用いて説明する。本実施形態による
半導体装置は、導体プラグと配線とが一体に形成され
た、いわゆるデュアルダマシン構造の導体プラグ及び配
線を形成する際に、本発明によるめっき方法が用いられ
ていることに主な特徴がある。
【００６３】図１２に示すように、シリコン基板１０に
は、側面にサイドウォール絶縁膜１４が形成されたゲー
ト電極１６とソース／ドレイン拡散層１８ａ、１８ｂと
を有するトランジスタが形成されている。シリコン基板
１０上の全面には、シリコン酸化膜より成る層間絶縁膜
２０が形成されている。層間絶縁膜２０上には、ＳｉＮ
膜より成るストッパ膜３６が形成されている。ストッパ
膜３６上には、シリコン酸化膜より成る層間絶縁膜３８
が形成されている。層間絶縁膜３８には、層間絶縁膜２
０に達する溝４０が形成されており、層間絶縁膜２０に
はソース／ドレイン拡散層１８ｂに達するコンタクトホ
ール２２ａが形成されている。
は、側面にサイドウォール絶縁膜１４が形成されたゲー
ト電極１６とソース／ドレイン拡散層１８ａ、１８ｂと
を有するトランジスタが形成されている。シリコン基板
１０上の全面には、シリコン酸化膜より成る層間絶縁膜
２０が形成されている。層間絶縁膜２０上には、ＳｉＮ
膜より成るストッパ膜３６が形成されている。ストッパ
膜３６上には、シリコン酸化膜より成る層間絶縁膜３８
が形成されている。層間絶縁膜３８には、層間絶縁膜２
０に達する溝４０が形成されており、層間絶縁膜２０に
はソース／ドレイン拡散層１８ｂに達するコンタクトホ
ール２２ａが形成されている。
【００６４】コンタクトホール２２ａ内及び溝４０内に
は、ＴｉＮ膜より成るバリア層２４が形成されており、
バリア層２４の表面にはＣｕ層より成るシード層２６が
形成されている。更に、コンタクトホール２２ａ内及び
溝４０内には、コンタクトホール２２ａ内を埋め込むよ
うに第１のめっき層２８ｂが形成されている。第１のめ
っき層２８ｂはＰＲめっき法により形成されたものであ
る。第１のめっき層２８ｂは、ＰＲめっき法により形成
されているので埋め込み特性が良好であり、ボイドを生
じることなくコンタクトホール２２ａ内に埋め込まれて
いる。
は、ＴｉＮ膜より成るバリア層２４が形成されており、
バリア層２４の表面にはＣｕ層より成るシード層２６が
形成されている。更に、コンタクトホール２２ａ内及び
溝４０内には、コンタクトホール２２ａ内を埋め込むよ
うに第１のめっき層２８ｂが形成されている。第１のめ
っき層２８ｂはＰＲめっき法により形成されたものであ
る。第１のめっき層２８ｂは、ＰＲめっき法により形成
されているので埋め込み特性が良好であり、ボイドを生
じることなくコンタクトホール２２ａ内に埋め込まれて
いる。
【００６５】そして更に、溝４０内の第１のめっき層２
８ｂ上には、ＤＣめっき法により形成された第２のめっ
き層３０ｃが形成されている。第２のめっき層３０ｃは
ＤＣ法により形成されているので、粒径が大きい。こう
してコンタクトホール２２ａ内には、第１のめっき層２
８ｂより成る導体プラグ３２ｃが形成されており、溝４
０内には第１のめっき層２８ｂ及び第２のめっき層３０
ｃより成る配線４２が形成されている。
８ｂ上には、ＤＣめっき法により形成された第２のめっ
き層３０ｃが形成されている。第２のめっき層３０ｃは
ＤＣ法により形成されているので、粒径が大きい。こう
してコンタクトホール２２ａ内には、第１のめっき層２
８ｂより成る導体プラグ３２ｃが形成されており、溝４
０内には第１のめっき層２８ｂ及び第２のめっき層３０
ｃより成る配線４２が形成されている。
【００６６】このように、本実施形態によれば、埋め込
み特性が良好なＰＲめっき法によりコンタクトホール内
を埋め込むように第１のめっき層が形成されており、粒
径の大きいめっき層を形成することができるＤＣめっき
法により第２のめっき層が形成されているので、微細な
コンタクトホール内に良質な導体プラグを形成すること
ができ、また、粒径が大きい良質な配線を形成すること
ができる。従って、デュアルダマシン法により、良質な
導体プラグと配線とを一体に形成することができる。
み特性が良好なＰＲめっき法によりコンタクトホール内
を埋め込むように第１のめっき層が形成されており、粒
径の大きいめっき層を形成することができるＤＣめっき
法により第２のめっき層が形成されているので、微細な
コンタクトホール内に良質な導体プラグを形成すること
ができ、また、粒径が大きい良質な配線を形成すること
ができる。従って、デュアルダマシン法により、良質な
導体プラグと配線とを一体に形成することができる。
【００６７】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１３乃至図１５を用
いて説明する。まず、図１３に示すように、シリコン基
板１０に、側面にサイドウォール絶縁膜１４が形成され
たゲート電極１６とソース／ドレイン拡散層１８ａ、１
８ｂとを有するトランジスタを形成する。
態による半導体装置の製造方法を図１３乃至図１５を用
いて説明する。まず、図１３に示すように、シリコン基
板１０に、側面にサイドウォール絶縁膜１４が形成され
たゲート電極１６とソース／ドレイン拡散層１８ａ、１
８ｂとを有するトランジスタを形成する。
【００６８】次に、全面に、プラズマＣＶＤ法により、
膜厚５００ｎｍのシリコン酸化膜より成る層間絶縁膜２
０を形成する（図１３（ａ）参照）。次に、全面に、Ｃ
ＶＤ法により、膜厚８０ｎｍのＳｉＮ膜より成るストッ
パ膜３６を形成する。次に、全面に、膜厚５００ｎｍの
シリコン酸化膜より成る層間絶縁膜３８を形成する（図
１３（ｂ）参照）。
膜厚５００ｎｍのシリコン酸化膜より成る層間絶縁膜２
０を形成する（図１３（ａ）参照）。次に、全面に、Ｃ
ＶＤ法により、膜厚８０ｎｍのＳｉＮ膜より成るストッ
パ膜３６を形成する。次に、全面に、膜厚５００ｎｍの
シリコン酸化膜より成る層間絶縁膜３８を形成する（図
１３（ｂ）参照）。
【００６９】次に、フォトリソグラフィ技術を用い、ス
トッパ膜３６をエッチングストッパとして層間絶縁膜３
８をパターニングし、これにより、配線４２を埋め込む
ための溝４０を形成する。溝４０の幅は、例えば幅４０
０ｎｍとすることができる。次に、ストッパ膜３６をエ
ッチングする。次に、フォトリソグラフィ技術を用い、
ソース／ドレイン拡散層１８ｂに達する直径２５０ｎｍ
のコンタクトホール２２ａを形成する（図１３（ｃ）参
照）。
トッパ膜３６をエッチングストッパとして層間絶縁膜３
８をパターニングし、これにより、配線４２を埋め込む
ための溝４０を形成する。溝４０の幅は、例えば幅４０
０ｎｍとすることができる。次に、ストッパ膜３６をエ
ッチングする。次に、フォトリソグラフィ技術を用い、
ソース／ドレイン拡散層１８ｂに達する直径２５０ｎｍ
のコンタクトホール２２ａを形成する（図１３（ｃ）参
照）。
【００７０】次に、全面に、ＣＶＤ法により、膜厚３０
ｎｍのＴｉＮ膜より成るバリア層２４を形成する（図１
４（ａ）参照）。次に、全面に、ＣＶＤ法により、膜厚
５０ｎｍのＣｕ層より成るシード層２６を形成する。次
に、全面に、ＰＲめっき法により、コンタクトホール２
２ａ内を完全に埋め込むように、Ｃｕ層より成る第１の
めっき層２８ｂを形成する（図６（ｃ）参照）。成膜条
件は、例えば、順側のＴon時における電流密度を１Ａ／
ｄｍ2とし、逆側のＴon時における電流密度を０．５Ａ
／ｄｍ2とすることができる。また、パルス波形は、順
側のＴonの時間を１００ｍｓ、逆側のＴonの時間を５０
ｍｓとすることができる。
ｎｍのＴｉＮ膜より成るバリア層２４を形成する（図１
４（ａ）参照）。次に、全面に、ＣＶＤ法により、膜厚
５０ｎｍのＣｕ層より成るシード層２６を形成する。次
に、全面に、ＰＲめっき法により、コンタクトホール２
２ａ内を完全に埋め込むように、Ｃｕ層より成る第１の
めっき層２８ｂを形成する（図６（ｃ）参照）。成膜条
件は、例えば、順側のＴon時における電流密度を１Ａ／
ｄｍ2とし、逆側のＴon時における電流密度を０．５Ａ
／ｄｍ2とすることができる。また、パルス波形は、順
側のＴonの時間を１００ｍｓ、逆側のＴonの時間を５０
ｍｓとすることができる。
【００７１】次に、全面に、ＤＣめっき法により、Ｃｕ
層より成る第２のめっき層３０ｃを形成する（図６
（ａ）参照）。成膜条件は、例えば、電流密度を１Ａ／
ｄｍ2とすることができる。こうして、第１のめっき層
２８ｂ及び第２のめっき層３０ｃより成る膜厚５００ｎ
ｍ程度のＣｕ層３４ｃが形成される。
層より成る第２のめっき層３０ｃを形成する（図６
（ａ）参照）。成膜条件は、例えば、電流密度を１Ａ／
ｄｍ2とすることができる。こうして、第１のめっき層
２８ｂ及び第２のめっき層３０ｃより成る膜厚５００ｎ
ｍ程度のＣｕ層３４ｃが形成される。
【００７２】次に、ＣＭＰ法により、層間絶縁膜２０の
表面が露出するまで研磨し、コンタクトホール２２ａ内
及び溝４０内に、Ｃｕ層３４ｃより成る導体プラグ３２
ｃ及び配線４２を形成する。こうして本実施形態による
半導体装置が製造される。 （評価結果）次に、上記のようにして形成された本実施
形態による半導体装置の評価結果について説明する。
表面が露出するまで研磨し、コンタクトホール２２ａ内
及び溝４０内に、Ｃｕ層３４ｃより成る導体プラグ３２
ｃ及び配線４２を形成する。こうして本実施形態による
半導体装置が製造される。 （評価結果）次に、上記のようにして形成された本実施
形態による半導体装置の評価結果について説明する。
【００７３】まず、導体プラグ及び配線の膜質につい
て、導体プラグ及び配線の断面をＳＥＭ法により観察し
た。この結果、導体プラグ及び配線にはボイドは生じて
いず、埋め込み特性が良好であった。また、導体プラグ
と配線の粒径をＴＥＭ（Transmission Electron Micros
cope、透過型トンネル顕微鏡）法により観察した。この
結果、導体プラグの粒径の平均は２００ｎｍ程度であ
り、配線の粒径の平均は４００ｎｍであった。即ち、粒
径の大きい配線を得られることがわかった。
て、導体プラグ及び配線の断面をＳＥＭ法により観察し
た。この結果、導体プラグ及び配線にはボイドは生じて
いず、埋め込み特性が良好であった。また、導体プラグ
と配線の粒径をＴＥＭ（Transmission Electron Micros
cope、透過型トンネル顕微鏡）法により観察した。この
結果、導体プラグの粒径の平均は２００ｎｍ程度であ
り、配線の粒径の平均は４００ｎｍであった。即ち、粒
径の大きい配線を得られることがわかった。
【００７４】このように、本実施形態によれば、埋め込
み特性が良好なＰＲめっき法によりコンタクトホール内
を埋め込むように第１のめっき層を形成し、粒径の大き
い膜を形成することができるＤＣめっき法により第２の
めっき層を形成するので、微細なコンタクトホール内に
良質な導体プラグを形成することができ、粒径が大きい
良質な配線を形成することができる。従って、デュアル
ダマシン法により、良質な導体プラグと配線とを有する
半導体装置を製造することができる。
み特性が良好なＰＲめっき法によりコンタクトホール内
を埋め込むように第１のめっき層を形成し、粒径の大き
い膜を形成することができるＤＣめっき法により第２の
めっき層を形成するので、微細なコンタクトホール内に
良質な導体プラグを形成することができ、粒径が大きい
良質な配線を形成することができる。従って、デュアル
ダマシン法により、良質な導体プラグと配線とを有する
半導体装置を製造することができる。
【００７５】［第５実施形態］本発明の第５実施形態に
よる半導体装置及びその製造方法を図１６乃至図１８を
用いて説明する。図１６は、本実施形態による半導体装
置を示す断面図である。図１７及び図１８は、本実施形
態による半導体装置の製造方法を示す工程断面図であ
る。図１乃至図１５に示す第１乃至第４実施形態による
半導体装置及びその製造方法と同一の構成要素には、同
一の符号を付して説明を省略または簡潔にする。
よる半導体装置及びその製造方法を図１６乃至図１８を
用いて説明する。図１６は、本実施形態による半導体装
置を示す断面図である。図１７及び図１８は、本実施形
態による半導体装置の製造方法を示す工程断面図であ
る。図１乃至図１５に示す第１乃至第４実施形態による
半導体装置及びその製造方法と同一の構成要素には、同
一の符号を付して説明を省略または簡潔にする。
【００７６】（半導体装置）まず、本実施形態による半
導体装置を図１６を用いて説明する。図１６は、本実施
形態にによる半導体装置の電極パッド部の近傍を示した
断面図である。本実施形態による半導体装置は、電極パ
ッドを形成する際に、本発明によるめっき方法が用いら
れている。
導体装置を図１６を用いて説明する。図１６は、本実施
形態にによる半導体装置の電極パッド部の近傍を示した
断面図である。本実施形態による半導体装置は、電極パ
ッドを形成する際に、本発明によるめっき方法が用いら
れている。
【００７７】図１６に示すように、トランジスタ等（図
示せず）が形成されたシリコン基板１０上の全面に、層
間絶縁膜２０が形成されている。層間絶縁膜２０上に
は、ＳｉＮ膜より成るストッパ膜３６が形成されてお
り、ストッパ膜３６上には、シリコン酸化膜３９が形成
されている。シリコン酸化膜３９には、ＳｉＮ膜に達す
る開口部４４が形成されている。
示せず）が形成されたシリコン基板１０上の全面に、層
間絶縁膜２０が形成されている。層間絶縁膜２０上に
は、ＳｉＮ膜より成るストッパ膜３６が形成されてお
り、ストッパ膜３６上には、シリコン酸化膜３９が形成
されている。シリコン酸化膜３９には、ＳｉＮ膜に達す
る開口部４４が形成されている。
【００７８】開口部４４内には、ＴｉＮ膜より成るバリ
ア層２４が形成されており、バリア層２４の表面にはシ
ード層２６が形成されている。更に、開口部４４内に
は、ＤＣめっき法により形成されたＣｕ層より成る第１
のめっき層２８ｃが形成されている。第１のめっき層２
８ｃはＤＣ法により形成されているので、粒径が大き
く、密着性が良好である。
ア層２４が形成されており、バリア層２４の表面にはシ
ード層２６が形成されている。更に、開口部４４内に
は、ＤＣめっき法により形成されたＣｕ層より成る第１
のめっき層２８ｃが形成されている。第１のめっき層２
８ｃはＤＣ法により形成されているので、粒径が大き
く、密着性が良好である。
【００７９】更に、開口部４４内の第１のめっき層２８
ｃ上には、ＡＣ法により形成されたＣｕ層より成る第２
のめっき層３０ｄが形成されている。第２のめっき層３
０ｄはＡＣ法により形成されているので膜質が硬く、平
滑性がある。こうして、開口部４４内には、第１のめっ
き層２８ｃと第２のめっき層３０ｄより成る電極パッド
４６が形成されている。
ｃ上には、ＡＣ法により形成されたＣｕ層より成る第２
のめっき層３０ｄが形成されている。第２のめっき層３
０ｄはＡＣ法により形成されているので膜質が硬く、平
滑性がある。こうして、開口部４４内には、第１のめっ
き層２８ｃと第２のめっき層３０ｄより成る電極パッド
４６が形成されている。
【００８０】このように、本実施形態によれば、密着特
性が良好なめっき層を形成することができるＤＣめっき
法により第１のめっき層が形成されており、膜質が硬
く、平滑なめっき層を形成することができるＡＣ法によ
り第２のめっき層が形成されているので、電極パッドは
密着性が良好で、平滑であり、膜質が硬い。従って、ボ
ンディングを行っても剥がれにくい良好な電極パッドを
有する半導体装置を提供することができる。
性が良好なめっき層を形成することができるＤＣめっき
法により第１のめっき層が形成されており、膜質が硬
く、平滑なめっき層を形成することができるＡＣ法によ
り第２のめっき層が形成されているので、電極パッドは
密着性が良好で、平滑であり、膜質が硬い。従って、ボ
ンディングを行っても剥がれにくい良好な電極パッドを
有する半導体装置を提供することができる。
【００８１】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１７及び図１８を用
いて説明する。まず、図１７（ａ）に示すように、シリ
コン基板１０に、トランジスタ等（図示せず）を形成す
る。次に、全面に層間絶縁膜２０を形成し、第１実施形
態と同様にして導体プラグ等を形成する。
態による半導体装置の製造方法を図１７及び図１８を用
いて説明する。まず、図１７（ａ）に示すように、シリ
コン基板１０に、トランジスタ等（図示せず）を形成す
る。次に、全面に層間絶縁膜２０を形成し、第１実施形
態と同様にして導体プラグ等を形成する。
【００８２】次に、全面に、ＣＶＤ法により、膜厚８０
ｎｍのＳｉＮ膜より成るストッパ膜３６を形成する。次
に、全面に、膜厚１μｍのシリコン酸化膜より成るシリ
コン酸化膜３９を形成する。次に、フォトリソグラフィ
技術を用い、ストッパ膜３６をエッチングストッパとし
てシリコン酸化膜３９をパターニングし、これにより電
極パッド４６を埋め込むための開口部４４を形成する。
開口部４４の形状は、例えば１５０μｍ×１５０μｍと
することができる。
ｎｍのＳｉＮ膜より成るストッパ膜３６を形成する。次
に、全面に、膜厚１μｍのシリコン酸化膜より成るシリ
コン酸化膜３９を形成する。次に、フォトリソグラフィ
技術を用い、ストッパ膜３６をエッチングストッパとし
てシリコン酸化膜３９をパターニングし、これにより電
極パッド４６を埋め込むための開口部４４を形成する。
開口部４４の形状は、例えば１５０μｍ×１５０μｍと
することができる。
【００８３】次に、全面に、ＣＶＤ法により、膜厚３０
ｎｍのＴｉＮ膜より成るバリア層２４を形成する。次
に、全面に、ＣＶＤ法により、膜厚５０ｎｍのＣｕ層よ
り成るシード層２６を形成する。次に、全面に、ＤＣめ
っき法により、例えば膜厚７００ｎｍのＣｕ層より成る
第１のめっき層２８ｃを形成する。成膜条件は、例え
ば、電流密度を１Ａ／ｄｍ 2とすることができる。
ｎｍのＴｉＮ膜より成るバリア層２４を形成する。次
に、全面に、ＣＶＤ法により、膜厚５０ｎｍのＣｕ層よ
り成るシード層２６を形成する。次に、全面に、ＤＣめ
っき法により、例えば膜厚７００ｎｍのＣｕ層より成る
第１のめっき層２８ｃを形成する。成膜条件は、例え
ば、電流密度を１Ａ／ｄｍ 2とすることができる。
【００８４】次に、全面に、ＡＣめっき法により、例え
ば膜厚５００ｎｍのＣｕ層より成る第２のめっき層２８
ｃを形成する。成膜条件は、例えば、順側のＴon時にお
ける電流密度を１Ａ／ｄｍ2とし、逆側のＴon時におけ
る電流密度を０．３Ａ／ｄｍ2とすることができる。ま
た、波形は正弦波とすることができ、周期は２００ｍｓ
とすることができる。また、直流バイアスは、例えば
０．６Ｖとすることができる。
ば膜厚５００ｎｍのＣｕ層より成る第２のめっき層２８
ｃを形成する。成膜条件は、例えば、順側のＴon時にお
ける電流密度を１Ａ／ｄｍ2とし、逆側のＴon時におけ
る電流密度を０．３Ａ／ｄｍ2とすることができる。ま
た、波形は正弦波とすることができ、周期は２００ｍｓ
とすることができる。また、直流バイアスは、例えば
０．６Ｖとすることができる。
【００８５】こうして、第１のめっき層２８ｃ及び第２
のめっき層３０ｄより成る膜厚１．２μｍ程度のＣｕ層
３４ｄが形成される。次に、ＣＭＰ法により、層間絶縁
膜２０の表面が露出するまで研磨し、開口部４４内に第
１のめっき層２８ｃ及び第２のめっき層３０ｄより成る
電極パッド４６を形成する。
のめっき層３０ｄより成る膜厚１．２μｍ程度のＣｕ層
３４ｄが形成される。次に、ＣＭＰ法により、層間絶縁
膜２０の表面が露出するまで研磨し、開口部４４内に第
１のめっき層２８ｃ及び第２のめっき層３０ｄより成る
電極パッド４６を形成する。
【００８６】こうして本実施形態による半導体装置が製
造される。 （評価結果）次に、上記のようにして形成された本実施
形態による半導体装置の評価結果について説明する。ま
ず、電極パッドの表面の膜質についてＳＥＭ法により観
察した。この結果、電極パッドの平滑性Ｒａは１２ｎｍ
程度であり、平坦であった。
造される。 （評価結果）次に、上記のようにして形成された本実施
形態による半導体装置の評価結果について説明する。ま
ず、電極パッドの表面の膜質についてＳＥＭ法により観
察した。この結果、電極パッドの平滑性Ｒａは１２ｎｍ
程度であり、平坦であった。
【００８７】また、電極パッドの密着強度を確認した。
電極パッドの密着強度はシード層の密着性と同様に高
く、良好な密着性が確認された。このように、本実施形
態によれば、密着性の良好なめっき層を形成することが
できるＤＣ法により第１のめっき層を形成し、表面の平
滑性が良好で、硬い膜を形成することができるＡＣ法に
より第２のめっき層を形成するので、平滑性が良好で、
硬く、密着性の良好な電極パッドを有する半導体装置を
製造することができる。
電極パッドの密着強度はシード層の密着性と同様に高
く、良好な密着性が確認された。このように、本実施形
態によれば、密着性の良好なめっき層を形成することが
できるＤＣ法により第１のめっき層を形成し、表面の平
滑性が良好で、硬い膜を形成することができるＡＣ法に
より第２のめっき層を形成するので、平滑性が良好で、
硬く、密着性の良好な電極パッドを有する半導体装置を
製造することができる。
【００８８】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。例えば、第１実施形態
では、第１のめっき層をＤＣめっき法により形成した
が、ＤＣめっき法に限定されるものではなく、密着性の
高いめっき層を形成することができるめっき方法であれ
ば、例えばＰＣめっき法の他のめっき法を用いてもよ
い。ＰＣめっき法はＤＣめっき法と同様に密着性が高い
ので、密着性の高い導体プラグを形成することができ
る。
限らず種々の変形が可能である。例えば、第１実施形態
では、第１のめっき層をＤＣめっき法により形成した
が、ＤＣめっき法に限定されるものではなく、密着性の
高いめっき層を形成することができるめっき方法であれ
ば、例えばＰＣめっき法の他のめっき法を用いてもよ
い。ＰＣめっき法はＤＣめっき法と同様に密着性が高い
ので、密着性の高い導体プラグを形成することができ
る。
【００８９】また、第２実施形態では、第２のめっき層
をＰＣめっき法により形成したが、ＰＣめっき法に限定
されるものではなく、例えばＡＣめっき法やＰＲめっき
法等を用いてもよい。また、第３実施形態では、第２の
めっき層をＰＲめっき法により形成したが、ＰＲめっき
法に限定されるものではなく、例えばＡＣめっき法を用
いてもよい。これにより、密着性を高くすることがで
き、成膜レートを速くすることができ、ボイドを生ずる
ことを防止することができる。また、めっき層の純度を
高くすることができ、埋め込み特性を良好にすることが
でき、平坦なめっき層を形成することができる。
をＰＣめっき法により形成したが、ＰＣめっき法に限定
されるものではなく、例えばＡＣめっき法やＰＲめっき
法等を用いてもよい。また、第３実施形態では、第２の
めっき層をＰＲめっき法により形成したが、ＰＲめっき
法に限定されるものではなく、例えばＡＣめっき法を用
いてもよい。これにより、密着性を高くすることがで
き、成膜レートを速くすることができ、ボイドを生ずる
ことを防止することができる。また、めっき層の純度を
高くすることができ、埋め込み特性を良好にすることが
でき、平坦なめっき層を形成することができる。
【００９０】また、第１のめっき層をＰＲめっき法によ
り形成し、第２のめっき層をＡＣ法により形成してもよ
い。これにより、良好な埋め込み特性で、引っ張り強度
の高いめっき層を形成することができる。また、上記実
施形態では、Ｃｕ層より成るめっき層を形成する場合を
例に説明したが、Ｃｕ合金層、Ａｌ層、Ａｌを含む合金
層、Ａｇ層、Ａｇを含む合金層等あらゆるめっき層を形
成する場合に適用することができる。
り形成し、第２のめっき層をＡＣ法により形成してもよ
い。これにより、良好な埋め込み特性で、引っ張り強度
の高いめっき層を形成することができる。また、上記実
施形態では、Ｃｕ層より成るめっき層を形成する場合を
例に説明したが、Ｃｕ合金層、Ａｌ層、Ａｌを含む合金
層、Ａｇ層、Ａｇを含む合金層等あらゆるめっき層を形
成する場合に適用することができる。
【００９１】また、上記実施形態では、シード層として
Ｃｕ層を形成したが、Ｃｕ層のみならず、例えばＣｕ合
金層等を形成してもよい。また、上記実施形態では、バ
リア層としてＴｉＮ膜を用いたが、ＴｉＮ膜のみ成ら
ず、例えばＴａ膜、ＴａＮ膜、ＷＮ膜等を用いてもよ
い。また、本発明によるめっき方法は上記に限定される
ものではなく、あらゆるめっき方法を適宜組み合わせて
もよい。
Ｃｕ層を形成したが、Ｃｕ層のみならず、例えばＣｕ合
金層等を形成してもよい。また、上記実施形態では、バ
リア層としてＴｉＮ膜を用いたが、ＴｉＮ膜のみ成ら
ず、例えばＴａ膜、ＴａＮ膜、ＷＮ膜等を用いてもよ
い。また、本発明によるめっき方法は上記に限定される
ものではなく、あらゆるめっき方法を適宜組み合わせて
もよい。
【００９２】
【発明の効果】以上の通り、本発明によれば、密着性の
優れた膜を形成することができるＤＣめっき法やＰＣめ
っき法等により第１のめっき層を形成し、埋め込み特性
が良好なＰＲめっき法等により第２のめっき層を形成す
るので、下地との密着性が高く、埋め込み特性の良好な
導体プラグを有する半導体装置を提供することができ
る。
優れた膜を形成することができるＤＣめっき法やＰＣめ
っき法等により第１のめっき層を形成し、埋め込み特性
が良好なＰＲめっき法等により第２のめっき層を形成す
るので、下地との密着性が高く、埋め込み特性の良好な
導体プラグを有する半導体装置を提供することができ
る。
【００９３】また、本発明によれば、成膜レートが速
く、下地に対する密着性の高いめっき層を形成すること
ができるＰＣ法等により第１のめっき層を形成し、埋め
込み特性が良好で、ボイドが生じるのを防止することが
でき、膜質が硬く、平坦なめっき層を形成することがで
きるＰＲめっき法等により第２のめっき層を形成する。
これにより、下地との密着性が高く、ボイドを生ずるこ
とのない導体プラグを有する半導体装置を提供すること
ができる。
く、下地に対する密着性の高いめっき層を形成すること
ができるＰＣ法等により第１のめっき層を形成し、埋め
込み特性が良好で、ボイドが生じるのを防止することが
でき、膜質が硬く、平坦なめっき層を形成することがで
きるＰＲめっき法等により第２のめっき層を形成する。
これにより、下地との密着性が高く、ボイドを生ずるこ
とのない導体プラグを有する半導体装置を提供すること
ができる。
【００９４】また、本発明によれば、埋め込み特性が良
好なＰＲめっき法等によりコンタクトホール内を埋め込
むように第１のめっき層を形成し、粒径の大きい膜を形
成することができるＤＣめっき法等により第２のめっき
層を形成するので、微細なコンタクトホール内に良質な
導体プラグを形成することができ、粒径が大きい良質な
配線を形成することができる。従って、デュアルダマシ
ン法により、良質な導体プラグと配線とを有する半導体
装置を提供することができる。
好なＰＲめっき法等によりコンタクトホール内を埋め込
むように第１のめっき層を形成し、粒径の大きい膜を形
成することができるＤＣめっき法等により第２のめっき
層を形成するので、微細なコンタクトホール内に良質な
導体プラグを形成することができ、粒径が大きい良質な
配線を形成することができる。従って、デュアルダマシ
ン法により、良質な導体プラグと配線とを有する半導体
装置を提供することができる。
【００９５】また、本発明によれば、密着性の良好なめ
っき層を形成することができるＤＣ法等により第１のめ
っき層を形成し、表面の平滑性が良好で、硬い膜を形成
することができるＡＣ法等により第２のめっき層を形成
するので、平滑性が良好で、硬く、密着性の良好な電極
パッドを有する半導体装置を提供することができる。ま
た、本発明によれば、第１のめっき法により第１のめっ
き層を形成し、第１のめっき法と電流・電圧供給方法が
異なる第２のめっき法により第２のめっき層を形成する
ので、所望の膜質を有する２層構造のめっき層を形成す
ることができる。
っき層を形成することができるＤＣ法等により第１のめ
っき層を形成し、表面の平滑性が良好で、硬い膜を形成
することができるＡＣ法等により第２のめっき層を形成
するので、平滑性が良好で、硬く、密着性の良好な電極
パッドを有する半導体装置を提供することができる。ま
た、本発明によれば、第１のめっき法により第１のめっ
き層を形成し、第１のめっき法と電流・電圧供給方法が
異なる第２のめっき法により第２のめっき層を形成する
ので、所望の膜質を有する２層構造のめっき層を形成す
ることができる。
【図１】本発明の第１実施形態による半導体装置の断面
図である。
図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。
方法を示す工程断面図（その３）である。
【図５】本発明による噴流式のめっき装置を示す構成図
である。
である。
【図６】アノード−カソード間の電流波形を示すタイム
チャート（その１）である。
チャート（その１）である。
【図７】アノード−カソード間の電流波形を示すタイム
チャート（その２）である。
チャート（その２）である。
【図８】本発明の第２実施形態による半導体装置の断面
図である。
図である。
【図９】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１０】本発明の第３実施形態による半導体装置の断
面図である。
面図である。
【図１１】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図１２】本発明の第４実施形態による半導体装置の断
面図である。
面図である。
【図１３】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
造方法を示す工程断面図（その１）である。
【図１４】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
造方法を示す工程断面図（その２）である。
【図１５】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。
造方法を示す工程断面図（その３）である。
【図１６】本発明の第５実施形態による半導体装置の断
面図である。
面図である。
【図１７】本発明の第５実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
造方法を示す工程断面図（その１）である。
【図１８】本発明の第５実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
造方法を示す工程断面図（その２）である。
【図１９】従来の半導体装置を示す断面図である。
１０…シリコン基板 １２…層間絶縁膜 １４…サイドウォール絶縁膜 １６…ゲート電極 １８ａ、１８ｂ…ソース／ドレイン拡散層 ２０…層間絶縁膜 ２２…コンタクトホール ２２ａ…コンタクトホール ２４…バリア層 ２６…シード層 ２８…第１のめっき層 ２８ａ…第１のめっき層 ２８ｂ…第１のめっき層 ２８ｃ…第１のめっき層 ３０…第２のめっき層 ３０ａ…第２のめっき層 ３０ｂ…第２のめっき層 ３０ｃ…第２のめっき層 ３０ｄ…第２のめっき層 ３２…導体プラグ ３２ａ…導体プラグ ３２ｂ…導体プラグ ３２ｃ…導体プラグ ３４…Ｃｕ層 ３４ａ…Ｃｕ層 ３４ｂ…Ｃｕ層 ３４ｃ…Ｃｕ層 ３４ｄ…Ｃｕ層 ３６…ストッパ膜 ３８…層間絶縁膜 ３９…シリコン酸化膜 ４０…溝 ４２…配線 ４４…開口部 ４６…電極パッド １００…めっき槽 １０２…基板ホルダ １０４…カソード電極 １０６…アノード電極 １０８…制御部 １１０…パルス発生器 １１２…電源 １１４…めっき液溜槽 １１６…めっき液 １１８…フィルタ １２０…循環ポンプ １２２…めっき液溜槽 １２４…排水口 １２６…ヒータコントローラ １２８…チラー ２１０…シリコン基板 ２１２…素子分離膜 ２１４…サイドウォール絶縁膜 ２１６…ゲート電極 ２１８ａ、２１８ｂ…ソース／ドレイン拡散層 ２２０…層間絶縁膜 ２２２…コンタクトホール ２２４…バリア層 ２２６…シード層 ２２８…めっき層 ２２９…ボイド
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K024 AA01 AA09 AA10 AA14 AB02 AB15 BA11 BB12 CA07 CA08 CB13 DB07 GA01 GA16 4M104 AA01 BB17 BB30 BB32 BB33 DD16 DD17 DD28 DD52 FF18 HH08 HH13 5F033 HH08 HH11 HH14 HH21 HH32 HH33 JJ08 JJ11 JJ14 JJ21 JJ32 JJ33 KK01 MM08 MM12 MM13 NN06 NN07 PP27 QQ09 QQ10 QQ25 QQ48 RR04 RR06 XX02 XX13
Claims (10)
- 【請求項１】 下地基板上に形成された開口部を有する
絶縁層と、前記開口部内に形成された導電層とを有する
半導体装置であって、 前記導電層は、第１のめっき法により形成された第１の
めっき層と、前記第１のめっき法と電流・電圧供給方法
が異なる第２のめっき法により形成された第２のめっき
層とを有し、 前記第１のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであり、 前記第２のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであることを特徴とする半導体装
置。 - 【請求項２】 下地基板上に形成された第１の開口部を
有する第１の絶縁層と、前記第１の絶縁層上に形成さ
れ、前記第１の開口部に達する第２の開口部を有する第
２の絶縁層と、前記第１の開口部及び前記第２の開口部
内に一体に形成された導電層とを有する半導体装置であ
って、 前記導電層は、前記第１の開口部内のほぼ全体を埋める
ように第１のめっき法により形成された第１のめっき層
と、前記第１のめっき法と電流・電圧供給方法が異なる
第２のめっき法により前記第１のめっき層上に形成され
た第２のめっき層とを有することを特徴とする半導体装
置。 - 【請求項３】 請求項２記載の半導体装置において、 前記第１のめっき法は、定電流パルスめっき法、周期的
逆電流パルスめっき法、又は非対称交流めっき法であ
り、 前記第２のめっき法は、直流めっき法であることを特徴
とする半導体装置。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
半導体装置において、 前記第１のめっき層及び／又は前記第２のめっき層は、
Ｃｕ層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合金
層、Ａｌ層、又はＡｌを含む合金層であることを特徴と
する半導体装置。 - 【請求項５】 開口部を有する絶縁膜が形成された下地
基板上に、第１のめっき法により第１のめっき層を形成
する工程と、 前記第１のめっき層上に、前記第１のめっき法と電流・
電圧供給方法が異なる第２のめっき法により第２のめっ
き層を形成する工程と、 前記第１のめっき層及び前記第２のめっき層を前記絶縁
膜の表面が露出するまで研磨し、前記開口部内に前記第
１のめっき層及び前記第２のめっき層より成る導電層を
形成する工程とを有し、 前記第１のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであり、 前記第２のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであることを特徴とする半導体装置
の製造方法。 - 【請求項６】 第１の開口部と前記第１の開口部に達す
る第２の開口部とを有する絶縁膜が形成された下地基板
上に、前記第１の開口部内のほぼ全体を埋めるように第
１のめっき法により第１のめっき層を形成する工程と、 前記第１のめっき法と電流・電圧供給方法が異なる第２
のめっき法により前記第１のめっき層上に第２のめっき
層を形成する工程と、 前記第１のめっき層及び前記第２のめっき層を前記絶縁
膜の表面が露出するまで研磨し、前記第１の開口部内及
び前記第２の開口部内に前記第１のめっき層及び前記第
２のめっき層より成る導電層を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項６記載の半導体装置の製造方法に
おいて、 前記第１のめっき法は、定電流パルスめっき法、周期的
逆電流パルスめっき法、又は非対称交流めっき法であ
り、 前記第２のめっき法は、直流めっき法であることを特徴
とする半導体装置の製造方法。 - 【請求項８】 請求項５乃至７のいずれか１項に記載の
半導体装置の製造方法において、 前記第１のめっき層及び／又は前記第２のめっき層は、
Ｃｕ層、Ｃｕを含む合金層、Ａｇ層、Ａｇを含む合金
層、Ａｌ層、又はＡｌを含む合金層であることを特徴と
する半導体装置の製造方法。 - 【請求項９】 第１のめっき法により第１のめっき層を
形成する工程と、 前記第１のめっき層上に、前記第１のめっき法と電流・
電圧供給方法が異なる第２のめっき法により第２のめっ
き層を形成する工程とを有し、 前記第１のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであり、 前記第２のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであることを特徴とするめっき方
法。 - 【請求項１０】 めっき槽と、 前記めっき槽内に設けられた第１の電極と、 前記第１の電極に対向する第２の電極と、 前記第１の電極と前記第２の電極との間に所定の電圧を
印加し、第１のめっき法により下地基板上に第１のめっ
き層を形成した後、前記第１のめっき法と電流・電圧供
給方法が異なる第２のめっき法により前記第１のめっき
層上に第２のめっき層を形成する電圧印加手段とを有
し、 前記第１のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであり、 前記第２のめっき法は、直流めっき法、定電流パルスめ
っき法、周期的逆電流パルスめっき法、又は非対称交流
めっき法のいずれかであることを特徴とするめっき装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350018A JP2000173949A (ja) | 1998-12-09 | 1998-12-09 | 半導体装置及びその製造方法並びにめっき方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350018A JP2000173949A (ja) | 1998-12-09 | 1998-12-09 | 半導体装置及びその製造方法並びにめっき方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000173949A true JP2000173949A (ja) | 2000-06-23 |
Family
ID=18407687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10350018A Withdrawn JP2000173949A (ja) | 1998-12-09 | 1998-12-09 | 半導体装置及びその製造方法並びにめっき方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000173949A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246744A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 導体形成方法およびこれを用いた多層配線基板製造方法 |
| EP1617469A2 (en) | 2004-07-14 | 2006-01-18 | Fujitsu Limited | Semiconductor device having copper wiring and its manufacturing method |
| JP2008031516A (ja) * | 2006-07-28 | 2008-02-14 | Nippon Macdermid Kk | 電解めっき方法 |
| JP2008506841A (ja) * | 2004-09-16 | 2008-03-06 | マクダーミッド インコーポレーテッド | 電流プロフィールの可変による銅メッキ硬度を制御するための電解メッキ方法 |
| JP2008513985A (ja) * | 2004-09-20 | 2008-05-01 | アトテック・ドイチュラント・ゲーエムベーハー | スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理 |
| WO2010046392A2 (de) | 2008-10-23 | 2010-04-29 | Happy Plating Gmbh | Elektrochemisches beschichtungsverfahren |
| JP5169838B2 (ja) * | 2007-01-09 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2013110424A (ja) * | 2008-10-16 | 2013-06-06 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
| JP2016004994A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ装置及びその製造方法 |
| US9735090B2 (en) | 2014-10-06 | 2017-08-15 | Samsung Electronics Co., Ltd. | Integrated circuit devices having through-silicon vias and methods of manufacturing such devices |
| CN113668023A (zh) * | 2021-08-26 | 2021-11-19 | 长江存储科技有限责任公司 | 电镀方法、电镀装置以及电镀系统 |
| CN114513898A (zh) * | 2022-02-15 | 2022-05-17 | 深圳崇达多层线路板有限公司 | 一种提升填孔电镀时通孔深镀能力的方法 |
-
1998
- 1998-12-09 JP JP10350018A patent/JP2000173949A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246744A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 導体形成方法およびこれを用いた多層配線基板製造方法 |
| US7871924B2 (en) | 2004-07-14 | 2011-01-18 | Fujitsu Semiconductor Limited | Semiconductor device having copper wiring |
| EP1617469A2 (en) | 2004-07-14 | 2006-01-18 | Fujitsu Limited | Semiconductor device having copper wiring and its manufacturing method |
| US7205667B2 (en) | 2004-07-14 | 2007-04-17 | Fujitsu Limited | Semiconductor device having copper wiring |
| EP1617469A3 (en) * | 2004-07-14 | 2011-03-16 | Fujitsu Semiconductor Limited | Semiconductor device having copper wiring and its manufacturing method |
| JP2008506841A (ja) * | 2004-09-16 | 2008-03-06 | マクダーミッド インコーポレーテッド | 電流プロフィールの可変による銅メッキ硬度を制御するための電解メッキ方法 |
| US20090236230A1 (en) * | 2004-09-20 | 2009-09-24 | Bert Reents | Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper |
| JP2008513985A (ja) * | 2004-09-20 | 2008-05-01 | アトテック・ドイチュラント・ゲーエムベーハー | スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理 |
| US9445510B2 (en) | 2004-09-20 | 2016-09-13 | Atotech Deutschland Gmbh | Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper |
| US9526183B2 (en) | 2004-09-20 | 2016-12-20 | Atotech Deutschland Gmbh | Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper |
| JP2008031516A (ja) * | 2006-07-28 | 2008-02-14 | Nippon Macdermid Kk | 電解めっき方法 |
| JP5169838B2 (ja) * | 2007-01-09 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2013110424A (ja) * | 2008-10-16 | 2013-06-06 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
| WO2010046392A2 (de) | 2008-10-23 | 2010-04-29 | Happy Plating Gmbh | Elektrochemisches beschichtungsverfahren |
| JP2016004994A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ装置及びその製造方法 |
| US9735090B2 (en) | 2014-10-06 | 2017-08-15 | Samsung Electronics Co., Ltd. | Integrated circuit devices having through-silicon vias and methods of manufacturing such devices |
| CN113668023A (zh) * | 2021-08-26 | 2021-11-19 | 长江存储科技有限责任公司 | 电镀方法、电镀装置以及电镀系统 |
| CN114513898A (zh) * | 2022-02-15 | 2022-05-17 | 深圳崇达多层线路板有限公司 | 一种提升填孔电镀时通孔深镀能力的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US7147766B2 (en) | Chip interconnect and packaging deposition methods and structures | |
| TWI339422B (en) | Selective capping of copper wiring | |
| TWI269404B (en) | Interconnect structure for semiconductor devices | |
| US8222142B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| US20120279864A1 (en) | Process for electroplating metals into microscopic recessed features | |
| JP2009527912A (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
| JP2000173949A (ja) | 半導体装置及びその製造方法並びにめっき方法及び装置 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| US20050151263A1 (en) | Wiring structure forming method and semiconductor device | |
| US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
| JP2001118924A (ja) | 半導体装置およびその製造方法 | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| CN101074485B (zh) | 电子部件制造方法 | |
| TW200423242A (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process | |
| JP2003113494A (ja) | 集積回路製造における改良された銅電気メッキ方法 | |
| KR19990078425A (ko) | 반도체 장치의 제조공정 | |
| US7030021B2 (en) | Method of fabricating metal interconnection of semiconductor device | |
| JP2005163080A (ja) | めっき装置及びめっき方法 | |
| KR101136139B1 (ko) | 후속 ｃｍｐ 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법 | |
| TW469591B (en) | Fabrication method of dual damascene | |
| JP2001319930A (ja) | 半導体装置の製造方法 | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| US20040217013A1 (en) | Apparatus and method for electropolishing a metal wiring layer on a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |