JP2005163080A - めっき装置及びめっき方法 - Google Patents
めっき装置及びめっき方法 Download PDFInfo
- Publication number
- JP2005163080A JP2005163080A JP2003401773A JP2003401773A JP2005163080A JP 2005163080 A JP2005163080 A JP 2005163080A JP 2003401773 A JP2003401773 A JP 2003401773A JP 2003401773 A JP2003401773 A JP 2003401773A JP 2005163080 A JP2005163080 A JP 2005163080A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wafer
- seed layer
- plating solution
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 230000033116 oxidation-reduction process Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 9
- 239000007788 liquid Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 52
- 239000010410 layer Substances 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/002—Cell separation, e.g. membranes, diaphragms
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ボイドの発生を抑制することができ、かつめっき膜における膜厚の面内均一性を向上させることができるめっき装置及びめっき方法を提供する。
【解決手段】めっき装置１は、めっき液が貯留されるめっき液槽２、ウェハＷを保持するホルダ３等から構成されている。めっき液槽２内には、ウェハＷのシード層１０３との間に電圧が印加されるアノード５、及びシード層１０３に電気的に接続可能な犠牲アノード７が配置されている。犠牲アノード７は、酸化還元電位がシード層１０３を構成している金属の酸化還元電位より卑な物質から構成されている。
【選択図】図１
【解決手段】めっき装置１は、めっき液が貯留されるめっき液槽２、ウェハＷを保持するホルダ３等から構成されている。めっき液槽２内には、ウェハＷのシード層１０３との間に電圧が印加されるアノード５、及びシード層１０３に電気的に接続可能な犠牲アノード７が配置されている。犠牲アノード７は、酸化還元電位がシード層１０３を構成している金属の酸化還元電位より卑な物質から構成されている。
【選択図】図１
Description
本発明は、基板にめっきを施すめっき装置及びめっき方法に関する。
近年、半導体デバイスの高集積化と高機能化を達成するためにデバイスの動作速度の向上が要求されている。それに伴い、各素子を繋ぐ配線の微細化及び多層化が進んでいる。この微細化及び多層化に対応すべく、現在、層間絶縁膜に形成されたビアホール及び配線溝にＣｕを埋め込み、その後不要なＣｕを除去して配線を形成している。
現在、Ｃｕを埋め込む際には、埋め込み速度の点から電解めっき法が用いられている。しかしながら、半導体ウェハ（以下、「ウェハ」という。）をめっき液に浸漬する際に、シード層が溶解するとともにウェハの被めっき面に気泡が滞留してしまうことがある。このようなシード層の溶解及び気泡の滞留はボイドの発生原因となるので、抑制することが望ましい。
このような問題を解決するために、ウェハとアノードとの間に電圧を印加するとともにウェハを傾けながらウェハをめっき液に浸漬する方法が採られている。ここで、めっき液に浸漬する際には、めっき時に印加する電圧とほぼ同じ電圧を印加している。また、他の方法としては、ウェハ近傍に参照電極を配置し、参照電極によりウェハの電位を所定の電位に制御しながらウェハをめっき液に浸漬する方法が知られている（例えば、特許文献１及び２参照）。
米国特許第６５５１４８３号明細書
米国特許第６５６２２０４号明細書
しかしながら、前者の場合は電圧を印加しながらウェハを傾けて浸漬しているため、早く接液した部分と遅く接液した部分とでは埋め込まれるめっきの量が異なり、めっき膜が均一に形成され難いという問題がある。また、後者の場合は、参照電極がウェハ近傍に配置しているため、めっき時において参照電極により電界が妨げられてしまい、めっき膜が均一に形成され難いという問題がある。
本発明は上記従来の問題を解決するためになされたものである。即ち、ボイドの発生を抑制することができ、かつめっき膜における膜厚の面内均一性を向上させることができるめっき装置及びめっき方法を提供することを目的する。
本発明の一の態様によれば、めっき液を貯留するめっき液槽と、シード層が形成された基板を前記めっき液槽内で保持するホルダと、前記めっき液槽内に配置され、酸化還元電位が前記シード層を構成している金属の酸化還元電位より卑な物質から構成され、前記ホルダに保持された基板のシード層に電気的に接続可能な第１のアノードと、前記めっき液槽内に配置され、前記ホルダに保持された基板のシード層との間に電圧を印加可能な第２のアノードとを具備することを特徴とするめっき装置が提供される。
本発明の他の態様によれば、めっき液を貯留しためっき液貯留部に配置され、かつ酸化還元電位が基板のシード層を構成している金属の酸化還元電位より卑な物質から構成された第１のアノードを前記シード層に電気的に接続する工程と、前記基板を前記めっき液に接液させる工程と、前記シード層と前記めっき液貯留部内に配置された第２のアノードとの間に電圧を印加して、前記基板にめっきを施す工程とを具備することを特徴とするめっき方法が提供される。
本発明のめっき装置及びめっき方法によれば、ボイドの発生を抑制することができ、かつめっき膜における膜厚の面内均一性を向上させることができる。
（第１の実施の形態）
以下、第１の実施の形態について説明する。図１は本実施の形態に係るめっき装置の模式的な垂直断面図であり、図２は本実施の形態に係るウェハの模式的な垂直断面図である。
以下、第１の実施の形態について説明する。図１は本実施の形態に係るめっき装置の模式的な垂直断面図であり、図２は本実施の形態に係るウェハの模式的な垂直断面図である。
図１に示されるように、めっき装置１は、円筒状に形成されためっき液槽２等から構成されている。めっき液槽２は、例えば硫酸銅水溶液のような電解液を主成分としためっき液を貯留するものである。
めっき液槽２の上方には、ウェハＷ（基板）を保持するホルダ３が配置されている。ホルダ３は、ウェハＷの被めっき面が下方に向くように、いわゆるフェイスダウン方式でウェハＷを保持するものである。
ホルダ３は、内部にウェハＷを略水平に収容するホルダ本体３ａ等から構成されている。ホルダ本体３ａの下面は、ウェハＷの被めっき面をめっき液に接液させるために開口している。
ホルダ本体３ａには、次に説明する構造のウェハＷが収容される。ウェハＷは、図２に示されるように層間絶縁膜１０１を備えている。層間絶縁膜１０１は、例えばＳｉＯＦ，ＳｉＯＣ，多孔質シリカ等の低誘電率絶縁物から構成されている。層間絶縁膜１０１には、ビアホール１０１ａ及び配線溝１０１ｂが形成されている。
層間絶縁膜１０１上には、層間絶縁膜１０１への後述するめっき膜１０４を構成している金属の拡散を抑制するためのバリアメタル層１０２が形成されている。バリアメタル層１０２は、導電性材料から構成されている。このような導電性材料は、めっき膜１０４を構成している金属より拡散係数が小さい例えばＴａ，Ｔｉ等のような金属、或いは例えばＴｉＮ，ＴａＮ，ＷＮ等のような金属窒化物等から構成されている。なお、これらの金属或いは金属窒化物を積層したものからバリアメタル層１０２を形成してもよい。
バリアメタル層１０２上には、ウェハＷに電流を流すためのシード層１０３が形成されている。シード層１０３は、例えばＣｕのような金属から構成されている。
ホルダ本体３ａの内側には、シード層１０３に接触させるためのコンタクト３ｂが配置されている。コンタクト３ｂは、コンタクト３ｂへのめっき液の接触を抑制するためのシールリング３ｃに取り付けられている。シールリング３ｃの開口を塞ぐようにウェハＷを押し付けることにより、シールリング３ｃが弾性変形し、シールリング３ｃとウェハＷとが密着する。これにより、コンタクト３ｂへのめっき液の接触が抑制される。
ホルダ３には、ウェハＷをめっき液の液面に対して傾斜させるとともにウェハＷを回転させる傾斜・回転機構４が取り付けられている。傾斜・回転機構４はホルダ３ごとめっき液の液面に対して傾斜及び回転させるものである。
ホルダ３には、ウェハＷを昇降させる昇降機構（図示せず）が取り付けられている。昇降機構はホルダ３ごと昇降させるものである。昇降機構を作動させることにより、ホルダ３が昇降し、ウェハＷがめっき液に浸漬或いはめっき液から引き上げられる。
めっき液槽２内の底部の位置には、略円板状のアノード５（第２のアノード）が配置されている。コンタクト３ｂとアノード５は、コンタクト３ｂを介してシード層１０３とアノード５との間に電圧を印加するための電源６に電気的に接続されている。
めっき液槽２内におけるウェハＷとアノード５とにより挟まれる領域の外側には、シード層１０３と電気的に接続可能な略棒状の犠牲アノード７（第１のアノード）が配置されている。本実施の形態では、犠牲アノード７は、めっき液槽２の側壁近傍に配置されている。
犠牲アノード７は、酸化還元電位がシード層１０３を構成している金属の酸化還元電位より卑な物質から構成されている。このような物質としては、例えば金属、金属酸化物、或いは炭素（Ｃ）等が挙げられる。具体的には、例えばシード層１０３がＣｕから構成されている場合には、犠牲アノード７はＺｎ，Ｔａやこれらの酸化物、及びＣ等から構成することが可能である。犠牲アノード７は、めっき液に対する接触面積がめっき液に対するウェハＷの接触面積より小さくなるように形成されている。
めっき液槽２内には、ウェハＷが接液，浸漬される領域と犠牲アノード７が配置されている領域を分離する隔壁８が配置されている。隔壁８は、ウェハＷが接液，浸漬される領域のめっき液と犠牲アノード７が配置されている領域のめっき液との混合を防ぐが、電気的には繋がるように構成されている。なお、隔壁８に代えて隔膜を使用してもよい。
以下、めっき装置１の動作状態について説明する。図３は本実施の形態に係るめっき工程の流れを示したフローチャートであり、図４（ａ）〜図５（ｂ）は本実施の形態に係るめっき装置１の動作状態を示した模式図であり、図６は本実施の形態に係るウェハＷの模式的な垂直断面図である。
図４（ａ）に示されるようにホルダ３にウェハＷを保持させた状態で、ウェハＷのシード層１０３と犠牲アノード７とが電気的に接続される（ステップ１）。その後、回転・傾斜機構４が作動して、ウェハＷが傾くとともにウェハＷが回転する（ステップ２）。
次に、その状態で昇降機構が作動して、図４（ｂ）に示されるようにウェハＷがめっき液に接液，浸漬される（ステップ３）。ウェハＷがめっき液に接液，浸漬された後、図５（ａ）に示されるようにシード層１０３と犠牲アノード７との電気的な接続が解除される（ステップ４）。
その後、電源６が作動し、図５（ｂ）に示されるようにシード層１０３とアノード５との間に電圧が印加され、ウェハＷにめっきが施される（ステップ５）。図６に示されるようにめっき膜１０４が所定の厚さ形成された後、電圧の印加が停止され、めっきが停止される（ステップ６）。最後に、昇降機構が作動して、ウェハＷがめっき液から引き上げられる（ステップ７）。
本実施の形態では、シード層１０３と犠牲アノード７を電気的に接続した状態で、ウェハＷをめっき液に接液，浸漬しているので、ボイドの発生を抑制することができ、かつめっき膜１０４における膜厚の面内均一性を向上させることができる。即ち、犠牲アノード７は酸化還元電位がシード層１０３の構成している金属の酸化還元電位よりも卑な物質から構成されているので、ウェハＷと犠牲アノード７を電気的に接続した状態でウェハをめっき液に接液，浸漬すると、シード層１０３では還元反応が起こり、犠牲アノード７では酸化反応が起こる。それ故、シード層１０３の溶解を抑制することができ、ボイドの発生を抑制することができる。一方、シード層１０３では還元反応が起こるので、シード層１０３にはめっきが施される。しかしながら、シード層１０３とアノード５との間にめっき時の電圧とほぼ同じ電圧を印加した状態でウェハＷをめっき液に接液，浸漬する場合よりも、ウェハＷに施されるめっきの量を低減することができる。さらに、犠牲アノード７のめっき液への接触面積を小さくすることで、めっきの量は一段と低減される。それ故、ウェハＷのめっき液への接液時，浸漬時におけるウェハＷに施されるめっきの量の不均一性が抑えられ、めっき膜１０４における膜厚の面内均一性を向上させることができる。
本実施の形態では、ウェハＷが接液，浸漬される領域と犠牲アノード７が配置されている領域とを隔壁８により分離しているので、ウェハＷへの犠牲アノード７の溶解物の析出を抑制することができる。即ち、シード層１０３と犠牲アノード７とを電気的に接続した状態でウェハＷをめっき液に接液，浸漬すると、犠牲アノード７を構成する物質によってはめっき液に溶解するものもある。ここで、犠牲アノード７が溶解すると、溶解物がウェハＷに対するめっきを阻害することがある。これに対し、本実施の形態では、ウェハＷが接液，浸漬される領域と犠牲アノード７が配置されている領域を隔壁８により分離しているので、犠牲アノード７が溶解した場合であってもウェハＷへのめっきの阻害を回避することができる。
本実施の形態では、シード層１０３と犠牲アノード７との電気的な接続を解除した後ウェハＷにめっきを施しているので、めっき膜１０４における膜厚の面内均一性を向上させることができる。即ち、シード層１０３と犠牲アノード７とを電気的に接続した状態でシード層１０３とアノード５との間に電圧を印加して、ウェハＷにめっきを施すと、電界分布が乱れる可能性がある。これに対し、本実施の形態では、シード層１０３と犠牲アノード７との電気的な接続を解除した後ウェハＷにめっきを施しているので、電界分布の乱れを回避することができる。それ故、めっき膜１０４における膜厚の面内均一性を向上させることができる。
また、本実施の形態では、ウェハＷとアノード５により挟まれる領域の外側に犠牲アノード７を配置しているので、ウェハＷにめっきを施す際に電界分布が乱れ難い。これにより、めっき膜１０４における膜厚の面内均一性を向上させることができる。
（実施例）
以下、実施例について説明する。本実施例では、めっきの埋め込み状態について観察した。
以下、実施例について説明する。本実施例では、めっきの埋め込み状態について観察した。
本実施例では、上記第１の実施の形態で説明しためっき装置を使用した。めっき液は硫酸銅水溶液を主成分としたものを使用し、犠牲アノードはＺｎから構成されているものを使用した。また、ウェハは次のようにして形成されたものを使用した。Ｓｉ基板上に熱処理により１００ｎｍの酸化膜を形成し、その後酸化膜上に化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）により約１μｍの層間絶縁膜を形成した。そして、この層間絶縁膜にＰＥＰ及びエッチングにより幅０．０９μｍ、深さ３００ｎｍの配線溝を形成した。その後層間絶縁膜上にスパッタリング法により１５ｎｍのＴａのバリアメタル層を形成し、バリアメタル膜上に８０ｎｍのＣｕのシード層を形成した。
上記めっき装置及びウェハ等を使用して、第１の実施の形態と同様の手法によりめっきが配線溝の半分の高さまで埋め込まれるようにウェハにめっきを施し、そのときのウェハのセンター及びエッジにおけるめっきの埋め込み状態を観察した。
なお、本実施例と比較するために比較例１としてシード層とアノードとの間に電圧を印加しない状態でウェハをめっき液に浸漬した場合においても同様にウェハのセンター及びエッジにおけるめっきの埋め込み状態を観察した。また、比較例２としてシード層とアノードとの間にめっき時とほぼ同じ電圧を印加した状態でウェハをめっき液に浸漬した場合においても同様にウェハのセンター及びエッジにおけるめっきの埋め込み状態を観察した。
観察結果について説明する。表１及び表２は本実施例及び比較例１，２に係る観察結果を示したものである。
表１に示されるように比較例１に係るウェハのセンター及びエッジともにめっきが配線溝の半分の高さまで埋め込まれていた。しかしながら、表２に示されるように比較例１に係るウェハのセンター及びエッジにはボイドが発生していた。これは、シード層が溶解してしまったために発生したものと考えられる。
また、表１に示されるように比較例２に係るウェハのセンターにおいてはめっきが配線溝の半分の高さまで埋め込まれていたのに対し、ウェハのエッジにおいては配線溝が全てめっきで埋め込まれていた。一方、表２に示されるように比較例２に係るウェハのエッジにはボイドが発生していた。これは、シード層が溶解したためではなく、めっき液への浸漬時に適切な埋め込み条件でめっきが行われていなかったために発生したものと考えられる。
これに対し、表１に示されるように実施例に係るウェハのセンター及びエッジともにめっきが配線溝の半分の高さまで埋め込まれていた。また、表２に示されるように実施例に係るウェハのセンター及びエッジにはボイドが発生していなかった。
これらの結果から、シード層と犠牲アノードとを電気的に接続した状態でウェハをめっき液に浸漬した場合は、シード層とアノードとの間に電圧を印加しない状態でウェハをめっき液に浸漬した場合よりもボイドが発生し難くなるとともに、シード層とアノードとの間に電圧を印加した状態でウェハにめっきを施した場合よりもめっき膜における膜厚の面内均一性を向上させることができることが確認された。
（第２の実施の形態）
以下、第２の実施の形態について説明する。本実施の形態では、炭素から形成された犠牲アノードを使用した例について説明する。図７は本実施の形態に係るめっき装置の模式的な垂直断面図である。
以下、第２の実施の形態について説明する。本実施の形態では、炭素から形成された犠牲アノードを使用した例について説明する。図７は本実施の形態に係るめっき装置の模式的な垂直断面図である。
第１の実施の形態と同様にめっき液槽２内には、犠牲アノード７が配置されている。本実施の形態の犠牲アノード７は炭素から構成されている。ここで、炭素から構成された犠牲アノード７を使用した場合には、シード層１０３と犠牲アノード７とを電気的に接続した状態でウェハＷをめっき液に浸漬した場合であっても犠牲アノード７はほぼ溶解しない。従って、炭素から構成された犠牲アノード７を使用した場合には、犠牲アノード７の溶解物がウェハＷに対するめっきを阻害することがほぼ無くなるので、図７に示されるように隔壁８を取り外してもよい。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。上記実施の形態では、ウェハＷをアノード５に対して傾けた状態でウェハＷにめっきを施しているが、ウェハＷをアノード５に対して略平行にした状態でウェハＷにめっきを施してもよい。また、上記実施の形態では、ウェハＷをフェイスダウン方式で保持しているが、ウェハＷの被めっき面が上方に向くように、いわゆるフェイスアップ方式でウェハＷを保持してもよい。
１…めっき装置、２…めっき液槽、３…ホルダ、５…アノード、７…犠牲アノード、８…隔壁、１０３…シード層、１０４…めっき膜。
Claims (5)
- めっき液を貯留するめっき液槽と、
シード層が形成された基板を前記めっき液槽内で保持するホルダと、
前記めっき液槽内に配置され、酸化還元電位が前記シード層を構成している金属の酸化還元電位より卑な物質から構成され、前記ホルダに保持された基板のシード層に電気的に接続可能な第１のアノードと、
前記めっき液槽内に配置され、前記ホルダに保持された基板のシード層との間に電圧を印加可能な第２のアノードと、
を具備することを特徴とするめっき装置。 - 前記めっき液槽内に配置され、前記ホルダに保持された基板が前記めっき液に浸漬される領域と前記第１のアノードが配置された領域とを分離する隔壁或いは隔膜をさらに備えたことを特徴とする請求項１記載のめっき装置。
- めっき液を貯留しためっき液貯留部に配置され、かつ酸化還元電位が基板のシード層を構成している金属の酸化還元電位より卑な物質から構成された第１のアノードを前記シード層に電気的に接続する工程と、
前記基板を前記めっき液に接液させる工程と、
前記シード層と前記めっき液貯留部内に配置された第２のアノードとの間に電圧を印加して、前記基板にめっきを施す工程と、
を具備することを特徴とするめっき方法。 - 前記基板をめっき液に接液させる工程と前記基板にめっきを施す工程との間に前記第１のアノードと前記シード層との電気的な接続を解除する工程をさらに備えたことを特徴とする請求項３記載のめっき方法。
- 前記基板をめっき液に接液させる工程は、前記基板が前記めっき液に接液する領域と前記第１のアノードが配置された領域とが隔壁或いは隔膜で分離されて行われることを特徴とする請求項３又は４記載のめっき方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401773A JP2005163080A (ja) | 2003-12-01 | 2003-12-01 | めっき装置及びめっき方法 |
| TW093136334A TWI250552B (en) | 2003-12-01 | 2004-11-25 | Plating apparatus, plating method, and manufacturing method of semiconductor device |
| US10/998,970 US20050145500A1 (en) | 2003-12-01 | 2004-11-30 | Plating apparatus, plating method, and manufacturing method of semiconductor device |
| CNB2004100965542A CN100342062C (zh) | 2003-12-01 | 2004-11-30 | 电镀装置、电镀方法和半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401773A JP2005163080A (ja) | 2003-12-01 | 2003-12-01 | めっき装置及びめっき方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005163080A true JP2005163080A (ja) | 2005-06-23 |
Family
ID=34708658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003401773A Pending JP2005163080A (ja) | 2003-12-01 | 2003-12-01 | めっき装置及びめっき方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050145500A1 (ja) |
| JP (1) | JP2005163080A (ja) |
| CN (1) | CN100342062C (ja) |
| TW (1) | TWI250552B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162068A (ja) * | 2005-12-13 | 2007-06-28 | Tokyo Electron Ltd | 半導体製造装置及び半導体装置の製造方法 |
| JP7194305B1 (ja) | 2022-07-01 | 2022-12-21 | 株式会社荏原製作所 | 基板ホルダ、めっき装置、及びめっき方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060237319A1 (en) * | 2005-04-22 | 2006-10-26 | Akira Furuya | Planting process and manufacturing process for semiconductor device thereby, and plating apparatus |
| JP4762702B2 (ja) * | 2005-12-08 | 2011-08-31 | 富士フイルム株式会社 | メッキ厚モニタ装置およびメッキ停止装置 |
| US8101052B2 (en) * | 2006-11-27 | 2012-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adjustable anode assembly for a substrate wet processing apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191759B2 (ja) * | 1998-02-20 | 2001-07-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6551483B1 (en) * | 2000-02-29 | 2003-04-22 | Novellus Systems, Inc. | Method for potential controlled electroplating of fine patterns on semiconductor wafers |
| US6527920B1 (en) * | 2000-05-10 | 2003-03-04 | Novellus Systems, Inc. | Copper electroplating apparatus |
| JP2002097595A (ja) * | 2000-09-25 | 2002-04-02 | Hitachi Ltd | 半導体装置の製造方法 |
| US6413390B1 (en) * | 2000-10-02 | 2002-07-02 | Advanced Micro Devices, Inc. | Plating system with remote secondary anode for semiconductor manufacturing |
| US6425991B1 (en) * | 2000-10-02 | 2002-07-30 | Advanced Micro Devices, Inc. | Plating system with secondary ring anode for a semiconductor wafer |
| JP2003268591A (ja) * | 2002-03-12 | 2003-09-25 | Ebara Corp | 電解処理方法及び電解処理装置 |
-
2003
- 2003-12-01 JP JP2003401773A patent/JP2005163080A/ja active Pending
-
2004
- 2004-11-25 TW TW093136334A patent/TWI250552B/zh not_active IP Right Cessation
- 2004-11-30 US US10/998,970 patent/US20050145500A1/en not_active Abandoned
- 2004-11-30 CN CNB2004100965542A patent/CN100342062C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162068A (ja) * | 2005-12-13 | 2007-06-28 | Tokyo Electron Ltd | 半導体製造装置及び半導体装置の製造方法 |
| JP7194305B1 (ja) | 2022-07-01 | 2022-12-21 | 株式会社荏原製作所 | 基板ホルダ、めっき装置、及びめっき方法 |
| KR102589063B1 (ko) * | 2022-07-01 | 2023-10-16 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 홀더, 도금 장치 및 도금 방법 |
| JP2024006255A (ja) * | 2022-07-01 | 2024-01-17 | 株式会社荏原製作所 | 基板ホルダ、めっき装置、及びめっき方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100342062C (zh) | 2007-10-10 |
| TWI250552B (en) | 2006-03-01 |
| US20050145500A1 (en) | 2005-07-07 |
| TW200529286A (en) | 2005-09-01 |
| CN1624208A (zh) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
| TWI547599B (zh) | 填充互連結構的方法及裝置 | |
| US7147766B2 (en) | Chip interconnect and packaging deposition methods and structures | |
| JP2008502806A (ja) | バリア金属上への直接の銅メッキを可能にするバリア層表面処理方法 | |
| US20040149584A1 (en) | Plating method | |
| TW201027668A (en) | Process for through silicon via filling | |
| WO2009101805A1 (ja) | 半導体装置及びその製造方法 | |
| JPH11274157A (ja) | 微細配線形成方法 | |
| TW492078B (en) | Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio | |
| JP4163728B2 (ja) | 電気めっき方法 | |
| JP2008112772A (ja) | 半導体装置の製造方法 | |
| CN114930518A (zh) | 具有选择性电镀通孔填料的互连结构 | |
| TWI275667B (en) | Tilted electrochemical plating cell with constant wafer immersion angle | |
| US7169700B2 (en) | Metal interconnect features with a doping gradient | |
| JP2013524019A (ja) | ミクロスケール構造中でのシード層堆積 | |
| JP2005163080A (ja) | めっき装置及びめっき方法 | |
| JP2000173949A (ja) | 半導体装置及びその製造方法並びにめっき方法及び装置 | |
| JP2004276219A (ja) | 電解加工液、電解加工装置及び配線加工方法 | |
| KR20110056455A (ko) | 성막 방법 및 기억 매체 | |
| JP2010007153A (ja) | めっき装置及びめっき方法 | |
| WO2013150828A1 (ja) | めっき処理装置、めっき処理方法および記憶媒体 | |
| JP2010037617A (ja) | 半導体装置の製造方法、半導体装置及び半導体装置の製造装置 | |
| JP3441374B2 (ja) | 成膜方法 | |
| JP2006322070A (ja) | めっき方法およびこれを用いた半導体装置の製造方法、ならびにめっき装置 | |
| JP2010121168A (ja) | めっき装置、めっき方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |