TWI250552B - Plating apparatus, plating method, and manufacturing method of semiconductor device - Google Patents

Plating apparatus, plating method, and manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI250552B
TWI250552B TW093136334A TW93136334A TWI250552B TW I250552 B TWI250552 B TW I250552B TW 093136334 A TW093136334 A TW 093136334A TW 93136334 A TW93136334 A TW 93136334A TW I250552 B TWI250552 B TW I250552B
Authority
TW
Taiwan
Prior art keywords
anode
substrate
seed layer
plating
solution
Prior art date
Application number
TW093136334A
Other languages
English (en)
Other versions
TW200529286A (en
Inventor
Hiroshi Toyoda
Yoshitaka Matsui
Kazuyuki Yahiro
Junsei Yamabe
Shiro Mishima
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200529286A publication Critical patent/TW200529286A/zh
Application granted granted Critical
Publication of TWI250552B publication Critical patent/TWI250552B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002Cell separation, e.g. membranes, diaphragms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1250552 九、發明說明: 【發明所屬之技術領域】 本發明是有關於用以於一種鍍敷裝置與鍍敷方法、其將 鍍敷應用於基板上,以及有關及半導體裝置之製造方法。 【先前技術】 在近年來在半導體裝置操作速度之改善要求達成:此裝 置之高整合密度與高功能表現。因此,連接至各元件之接 線變得更精密且多層。在目前為符合此精密與多層之接 線,此接線是以此種方式形成··將銅(Cu)填入通孔與在中 間層絕緣薄膜上所形成接線溝槽、以及然後將不須要之Cu 去除而形成。 此電解電鍍方法目前使用於將從填滿速度之觀點填入 銅。然而,當半導體晶圓(以下稱為”晶圓浸入於電鍍溶液 中時,則種子層可能會溶解及/或泡沫將存留在將被電鍍晶 圓之表面上。因此,令人期望限制此種子層之溶解及/或泡 沫之存留,因為其會造成洞之發生。 為解決此問題而㈣—種方法:將晶圓浸人於電鍍溶液 中,同%在晶圓與陽極間施加電壓且將晶圓傾斜。在此處, 田將日日圓/又入於電鍍溶液中時,其所被施加之電壓與當電 嫂時所施加之電壓實質上相同。作為另一種方法,據:解 是將參考電極設置在晶圓附近,且將晶圓浸入於電鑛溶液 中,而同時控制晶圓之電位至由此參考電極所提供之預先 «又疋之私位(例如.請參考美國專利案號US 6州,⑷之說 明書與吴國專利案號US 6,562,204之說明書)。 97666.doc 1250552 然而’在此前一案中,將傾斜晶圓浸入於電鍍溶液中而 同時對其施加電壓,以致於所形成電鍍薄膜之厚度在先前 濕潤之部份與稍後濕潤之部份是不同,以及因此所造成之 問題疋·難以均勻地形成電鍍薄膜。在此前一案中,此參 考電極是設置在晶圓附近,以致於在電鍍時此參考電極干 擾到私%,以及因此其問題是:難以均勻地形成電鍍薄膜。 【發明内容】 根據本發明之一觀點,提供一種電鍍裝置包括:電鍍溶 液槽其儲存電鍍溶液;保持具其握持住基板,於該電鍵溶 液槽中種子層係形成於此基板上;第—陽極設置在電鏡溶 液+曰中,其在其氧化還原電位中具有較構成種子層之金屬 在其氧化還原電位中更多陽極材料’ ^可電性連接至由該 保持具所握持住之基板之種子層;以及第_陽極設置在電 錢溶液槽中,其可在由㈣持具賴持住之基板之種子層 間施加電壓。 根據本七明之另一觀點,提供一種電鍍方法,其包括以 :步驟:將第“陽極連接至基板之種子層,其中第一陽極 疋設置在電鑛溶液中,其構成材料之氧化㈣ 種子層之金屬之氣化纟衰原蕾 一原電佺更具陽極性;將基板於電鍍 浴?中潤濕;以及藉由在種子層與設置於電鑛溶液中之第 一%極間施加電壓,將基板電鍍。 根據本發明之又一觀點,提供—種電錄方…包括以 =:在表面上具有凹入部份之基板上形成 致於填人於凹人料之之—料巾;_ 97666.doc 1250552 至種子層,其t此第一陽極是設置在此電鑛溶液令,且其 在其氧化還原電位令具有較構成種子層之金屬在其氧化還 原電位中更多陽極材料;將基板溼潤’在其上第一陽極電 性連接至電鍍溶液中之種子層;在種子層上形成電鍍薄 版,以致於藉由在設置在電鑛容液令之種子層與第二陽極 間施加電㈣被填人於凹人部料;以及將填人於凹入部 知以外之電鑛薄臈與填人於凹人部份以外之種子層去除。 【實施方式】 曰 μ 第一實施例 以下說明本發明之第一實施例。圖1為根據第-實施例之 電鍍裝置之概要垂直截面圖;以及圖2為根據第—實施例之 晶圓之概要垂直截面圖。 ^同於圖1中所示’此電㈣置1係包含電鍍容液槽2等, 而订成為圓柱體形狀。此電鍍溶液槽2是用於儲存電鍍溶 液,其主要成份為電解溶液,例如像是硫酸銅溶液。 ;&持a日圓W之保持具3是設置在電鍍溶液槽2上。 3持具3是以,所謂面向下之方式握住晶圓,以致於此晶圓 W被電鍍之表面朝下。 ^ 系匕s保持具主體3A等,用於將晶圓W實質上水 、曰尸至持於其中。保持具主體3八之下表面該開啟,以致於此 曰曰圓W被電収表面在電鍍溶液中濕潤。 所在保持具主體3A中握持具有以下結構之晶圓W。如圖2 二此晶圓w包括層間絕緣薄膜ι〇ι。此層間絕緣薄膜ι〇ι 係以低介電常數絕緣材料,例如HOW、多孔石夕 97666.doc 1250552 石等。此層間絕緣薄膜101形成於設有半導體元件(未圖示) 等之半導體基板上。在層間絕緣薄膜1〇1中形成通孔1〇1 A 作為凹入部份,以及形成接線溝渠1〇1B作為凹入部份。 在層間絕緣薄膜101上形成阻障金屬層1〇2用於防止構成 、下-兒月之龟鍍薄膜1 〇4之金屬擴散至層間絕緣薄膜1 〇 1。 阻障金屬層102是由導電材料構成。此種導電材料係包含金 屬,例如:鈕(Ta)、鈦(Ti)等,或包含金屬氮化物,例如: TiN、TaN、WN等,其具有小的金屬擴散係數而構成電鍵 薄膜104。附帶說明,此阻障金屬層1〇2可以由此等金屬或 金屬氮化物之成層材料所形成。 種子層103形成於阻障金屬層1〇2上用於使電流流經晶圓 w。種子層103係包含金屬例如銅(Cu)。 接觸3B設置在保持具主體3八之内表面上且與種子層ι〇3 接觸。此接觸職附於密封環3〇,其防止電鑛溶液接曰觸化 接觸。藉由將晶圓W壓在密封環3C上而將其開口封閉,此 密料3C可以彈性變形,以致於密封環冗將晶圓W牢固地 固定。因此,限制電鍍溶液與接觸3B接觸。 此傾斜與旋轉機構4裝附於保持具3,用於將晶圓w對電 鐘溶液之溶液表面傾斜與旋轉。此傾斜與旋轉機構4將晶圓 W相對於⑽溶液之溶液表面傾斜,且將保持具3以及其他 所有旋轉。 此上升/下降機構(未圖示)裝附於保持具3而將晶圓w上 升/下降。此上升/下降機構將保持具3與其上所有其他上升/ 下降。藉由啟動此上升/下降機構,此保持具3被上升/下降, 97666.doc 1250552 以致於可將晶圓W浸入於雷供、、六v 1 又入於私鍍洛液中或從電鍍溶液拉出。 此實質上碟形陽極5(第二陽極)是設置在電錢溶液槽2之 底部位置。接觸3B與陽極5電性連接至電源6,用於經由接 觸3B將電壓供應至種子層1〇3與陽極之間。 此實質上桿形之幾牲陽極7(第一陽極)、其可電性連接至 種子層1G3 ’是設置在電鑛溶液槽2中由晶圓w與陽極$所爽 區域之外。在此實施例中,此犧牲陽極7是設置在電鍍溶液 槽2之側壁附近。 犧牲陽極7之構成材料之氧化還原電位較構成種子層a) 之金屬之氧化還原電位更具陽極性。作為此種材料可以列 舉例如:金屬、金屬氧化物、以及碳(c)等。特定而言,例 如,§種子層103係包含銅時,則犧牲陽極7可以包含鋅 (Zn)、钽(Ta)、此兩者之氧化物、碳(c)等。形成犧牲陽極了 其與電鍍溶液之接觸面積小於晶圓w與電鍍溶液之接觸面 積。 分隔壁8設置於電鍍溶液槽2中。此分隔壁8將晶圓w濕潤 與浸入之區域與犧牲陽極7設置之區域分開。分隔壁8防 止·晶圓W濕潤與浸入區域中之電鍍溶液、與設置犧牲陽 極7區域之電鍍溶液相混合,但其建構將此兩區域電性連 接。附帶說明,可以使用膜而非分隔壁8。 然後討論電鍍裝置1之操作狀態。圖3為流程圖其顯示根 據本實施例電鐘過程之流程。第4A至4D圖為概要圖其顯示 根據此實施例電鍍裝置之操作狀態。第5 A與5B圖為根據此 實施例為晶圓W之概要垂直截面圖。 97666.doc -10- 1250552 如同於第4A圖中所示,晶圓w之種子層103與犧牲陽極7 電性連接,而晶圓W是由保持具3握持(步驟丨)。然後,啟動 此傾斜與旋轉機構4將晶圓w旋轉且將晶圓w傾斜(步驟2)。 然後’啟動上升/下降機構,在此狀態中將晶圓W濕潤且 α入於電鍍溶液中’如同於第4B圖中所示(步驟3)。在將晶 圓W濕潤且浸入於電鍍溶液中後,將種子層ι〇3與犧牲陽極 7包性連接解除連接,如同於第4C圖中所示(步驟4)。 然後,啟動電源6,以致於在種子層1〇3與陽極5之間施加 包壓,如同於第4D圖中所示,隨後將晶圓w電鍍(步驟5)。 如同於第5A圖中所示,在將電鍍薄膜1〇4形成至預先設定厚 度之後,停止施加電壓以致於電鍍停止(步驟6)。最後,啟 動此上升/下降機構,將晶圓W從電鍍溶液拉出(步驟7)。 附帶說明,在此之後,對晶圓W實施熱處理(回火),以及 因此成長種子層103與電鍍薄膜1〇4之晶體。因此,形成接 線薄膜其為種子層103與電鍍薄膜104之組合。然後,如同 於第5關所*,藉由例如化學機械拋光(CMP)將在層間絕 緣溥膜101上之’阻障金屬層1〇2與接線薄膜之不須要部份各 別去除,以致於在通孔1〇1A與接線溝渠1〇ΐβ中阻障金屬層 在通孔101A與接線溝渠ιοίb 10 2與接線薄膜存留。因此, 中形成接線105。
鍍薄膜104上薄膜厚度表面之均勻度。
^扎,以及可以改善電 。這即是說,當晶圓W 97666.doc 1250552 濕潤且浸入於電鍍溶液中、且種子層1〇3與犧牲陽極7是在 電性連接狀態中時,在種子層103上產生還原反應,且在犧 牲陽極7上產生氧化反應,這是因為犧牲陽極7之構成材料 之氧化還原電位較構成種子層1〇3之金屬之氧化還原電位 更具陽極性。因此,可以限制種子層1〇3之溶解,以致於可 以限制洞孔發生。在另一方面,在種子層1〇3上產生還原反 應,且因此將種子層103電鍍。然而,相較於下列情形其可 以減少對晶圓W施加電鍍之數量:當晶圓w濕潤且浸入於電 鍍溶液中,而將與當電鍍時之實質上相同之電壓施加於種 子層103與陽極5之間。此外,藉由使犧牲陽極7對電鍍溶液 之接觸面積較小,而可使電鍍數量更加減少。因此,限制 當晶圓W濕潤且浸入於電鍍溶液中施加至晶圓冒電鍍數量 之不均勻,以致於可以改善電鍍薄膜1〇4之膜厚度表面之均 勻度。 在本實施例中,由於晶圓W濕潤且浸入之區域與犧牲陽 極7設置之區域是以分隔壁8分開,因此可以限制此溶解之 犧牲陽極7沉積,至晶圓…。即,當晶圓…濕潤且浸入於電鍍 溶液中、且此種子層103與犧牲陽極7是在電性連接狀態 中,則取決於其構成材料,此犧牲陽極7可以溶解於電鍍溶 液中。在此處,如果犧牲陽極7溶解,則此所溶解材料可以 禁止在晶圓W上產生電鍍。反之,在本實施例中,此晶圓界 濕潤且浸入之區域與犧牲陽極7設置之區域是以分隔壁8分 開,因此即使當犧牲陽極7溶解時,亦可以避免禁止將晶圓 W電鍵。 97666.doc -12- 1250552 在本實施例中,由於是在種子層103與犧牲陽極7之電性 ,接解除後將此晶圓W電鑛,可以改善電鑛薄膜ι〇4上薄膜 厚度表面之均勻度。即,當藉由在種子層103與陽極5間施 加電壓將晶圓w電鍍、而種子層103與犧牲陽極7是在電性 連接狀態中時,其電場分佈可能不均勻。反之,在本實施 例中,由於晶圓W是在種子層103與犧牲陽極7之電性連接 解除後被電鍍,而可以避免電場分佈不均勻。因此,可以 改善電鍍薄膜104之膜厚度表面之均勻度。 此外,在本實施例巾,由於犧牲陽極7是設置在晶圓㈣ 陽極5所夾區域之外,當晶靠電鍍時,電場分佈少有不均 勻者。因此,可以改善電鍍薄膜1〇4之膜厚度表面之均句度。 (舉例) 以下說明一例。在此例中可以觀察電鍍之填滿狀態。 在此例中使用在以上第一實施例中所說明之電鍍裝置。 所使用之電鍍溶液其主要成份為硫酸溶液,以及使用包含 鋅之犧牲陽極。此外,使用如下所形成之晶圓。藉由熱氧 化在矽基板上形成100 m厚之氧化物薄膜,以及然後藉由使 用化學氣相沉積(CVD)法在氧化物薄膜形成大約i μη1厚之 層間絕緣薄膜。此外,藉由光學蝕刻過程(ΡΕΡ)與蝕刻,在 氧化物薄膜上形成〇·〇9 μπι寬300 nm深之接線溝渠。在此之 後在層間絕緣薄膜上藉由使用濺鍍法形成由鈕(Ta)構成15 nm厚之阻障金屬層,以及在阻障金屬層上形成包含銅8〇nm 厚之種子層。附帶說明,此等薄膜之厚度是在層間絕緣薄 膜平面上所測得之值,在其中並未形成接線溝渠。 97666.doc -13- 1250552 藉由使用上述電鍍裝置晶圓等、以及在第一實施例中所 说明相同方法將晶圓電錢,以致於電錢將接線溝渠填至一 半高度。在此時觀察到在晶園中央與邊緣部份電鍍之填滿 狀態。 附帶說明,當比較例1與本例比較時,可以觀察到在此浸 入於電鍍溶液中之晶圓中央與邊緣部份電鍍之填滿狀態, 而在種子層與陽極間並未施加電壓。此外,作為比較例2, 可以觀察到在此浸人於電錄溶液中之晶圓中央與邊緣部份 電鍍之填滿狀態,而將與當電鍍時實質上相同之電壓施加 介於種子層與陽極之間。 現在說明觀察之結果。表i與表2顯示根據本例以及比較 例1以及2之觀察結果。
如同於表1中所示,根據比較你“電鐘將晶圓中央與邊緣 部份之接線溝渠填滿 、 牛阿度。然而,如同於表2中所 示,根據比較例1在晶圓中央與邊緣部份產生洞孔。因此可 以想像:洞孔之產生是由於種子層溶解。 此外,如表1中所*,根據比較例2電鍍將晶圓中央部份 97666.doc -14- 1250552 之接線溝渠填滿至一半高度,但在晶圓之邊緣部份,藉由 私鑛將接線溝渠完全填滿。同時如表2所示,根據比較例2 在晶圓邊緣部份形成孔。因此可以想像,洞孔之產生並不 為疋種子層溶解,而是因為當晶圓浸入於電鏡溶液中時 在適當填入情況下並未實施電鍍。 ’如同表1中所示,根據此例在晶圓中央與邊緣部份 私鑛將接線溝渠填至一半高度。此外,如表2中所示,根據 此例在晶圓中央與邊緣部份產生洞孔。 k此等結果可以証實,當晶圓浸入於電鍍溶液中且種子 層與犧牲陽極是在電性連接狀態中時,較以下情形難以形 成洞孔:當晶圓浸入於電鍍溶液中在此狀態中種子層與陽 極間未施加電壓;以及而且較以下情形容易改善電鍍薄膜 上薄膜厚度表面之均勻度:當晶圓浸入於電鍍溶液中在此 狀態中種子層與陽極間施加電壓。 第二實施例 以下說明第二實施例。在此實施例中說明當使用碳形成 犧牲陽極之情形。圖6為根據第此實施例電鍍裝置之概要垂 直截面圖。 如同與第一實施例中相同,犧牲陽極7是設置在電鍍溶液 槽2中。本實施例之犧牲陽極7係包含碳。在此處,在使用 含碳之犧牲陽極7之情形中,即使當晶圓w浸入於電鍍溶液 中且種子層103與犧牲陽極7是在電性連接狀態中時,犧牲 極7幾乎不溶解。因此,當使用含碳之犧牲陽極7時,可 以如同第6圖中所示將分隔壁8去除,因為所溶解之犧牲陽 97666.doc -15- 1250552 極7並不會干擾到對晶圓w之電鍍。 本發明並不受限於在以上實施例中所說明之内容,可以 在不偏離本發明之精神之範圍中在各構件等之結構、材 料、以及配置中作適當改變。以上實施例中所說明當晶圓 料陽極5傾斜時將晶圓W電鍍之情形,但在晶圓w對陽極5 實質上平形時’亦可將晶圓w電鑛。此外,在以上實施例 中’晶圓W是保持在面朝下之方式,但晶圓评是保持在所謂 面朝上之方式,其中晶圓w被電鍍之表面朝上。 【圖示簡單說明】 圖1為根據第一實施例之電鍍裝置之概要垂直截面圖; 圖2為根據第一實施例之晶圓之概要垂直截面圖; 圖3為流程圖其顯示根據第一實施例電鍍過程之流程; 圖4A至4D為概要圖其顯示根據第一實施例電鍍裝置之 操作狀態; 圖5A至5B為根據第一實施例之晶圓之概要垂直截面 圖;以及 圖6為根據第二實施例電鍍裝置之概要垂直截面圖。 【主要元件符號說明】 1 電鍍裝置 2 電鍍溶液槽 3 保持具 3A 保持具主體 3B 接觸 3C 密封環 97666.doc 、16 - 傾斜與旋轉機構 陽極 電源 犧牲陽極 分隔壁 層間絕緣薄膜 通孔 接線溝渠 阻障金屬層 種子層 電鍍薄膜 接線 晶圓 -17-

Claims (1)

1250552 十、申請專利範圍: 1· 一種電鍵裝置,包括: 電鑛溶液槽’其儲存電鍍溶液; 子層係形 握持住基板之保持具,在該電鑛溶液槽中種 成於基板上; 設置於該電鍍溶液槽中之第一陽極,其構成材料 化還原電位較構成種子層之金屬之氧化還原電位 陽極性’ Μ電性連接至由該保持具所握持基板之料 層;以及 設置於該電鐘溶液槽中之第二陽極,其可在由該保持 具所握持基板之種子層間施加電壓。 、 2·如請求項1之電鍍裝置,更包括·· ’且將由該保持 、與設置該第_ 设置於該電錄溶液槽中之分隔壁或膜 具所握持晶圓浸入於電鍍溶液中之區域 陽極之區域分開。 3·如請求項1之電鍍裝置,其中該第一陽極係包含金屬、金 屬氧化物、或碳。 4·如請求項3之電鍍裝置,其中該種子層係包含銅(Cu),以 及該第一陽極係包含辞(Zn)、鈕(Ta)、此兩者之氧化物、 或碳(C)。 5 ·如請求項1之電鍍裝置,其中該第一陽極是設置在該第二 陽極與由該保持具所握持基板所夾區域之外。 6,如睛求項1之電鍍裝置,其中該第一陽極之形成方式係使 其與電鍍溶液之接觸面積小於基板與電鍍溶液之接觸面 97666.doc 1250552 積 9. 10. 11 種電鑛方法,其包括以下步驟: 將第一陽極連接至基板之種子層, t中第-陽極是設置在電鍍溶液中,其構成材料之氧 化還原電位較構成種子層之金屬之氧㈣原電位更具陽 才S十生丨 將基板於電鍍溶液中潤濕;以及 干藉由在種子層與設置於電鍍溶液中之第二陽極間施加 兒壓,將基板電鍍。 如請求項7之電鍍方法,更包括: 在將基板於電鍍溶液中潤濕之步驟與將基板電鍍之步 ’之間’將第—陽極與種子層間之電性連接解除。 =請求項7之電鍍方法,其中於將基板於電㈣液中潤濕 r同時將此基板於電鑛溶液中潤濕之區域與設置第一 陽極之區域以分隔壁或臈分開。 2晴求項7之電鍍方法,其中該第一陽極係包含金屬、金屬氧化物、或碳。 如明求項10之電鍍方法’其中該種子層係包含銅㈣,^及該第-陽極係包含鋅(Zn)、M(Ta)、物、或碳(C)。 有义虱化 12. 13. 如請求項7之電鍍方法,其 第二陽極所夾區域之外。::求項7之電鏟方法,其令第—陽極與電鑛溶液之接 、J、於基板與電鍍溶液之接觸面積。 δ亥第一陽極是設置在基板 97666.doc 1250552 14· -種半導體裝置之製造方法,其包括以下步驟: 在表面上具有凹入部份之基板上形成種子層,· 將第陽極電性連接至種子層,其中此第―陽極是設 置在電鑛溶液中, 其構成材料之氧化還原電位較構成種子層之金屬之氧 化還原電位更具陽極性; 將基板潤濕,在其上將第—陽極電性連接至在電錢溶 液中之種子層; 藉由在種子層與設置在電錄溶液中之第二陽極間施加 電壓,而在種子層上形成電鍍薄臈以致於填入於凹入部 份中;以及 去除填入於凹入部份中以外之電鍍薄膜、與填入於凹 入部份中以外之種子層。 15·如請求項I4之製造方法,更包括: 在將基板於電鑛溶液中潤濕之步驟與形成電錄薄膜之 步驟之間’將第-陽極與種子層間之電性連接解除。 16.如印求項14之製造方法,其中於將基板於電鍍溶液中潤 濕時,同時將此基板於電鍍溶液中潤濕之區域與設置第 一陽極之區域以分隔壁或膜分開。 如請求項14之製造方法,其中該第—陽極係包含金屬、 金屬氧化物、或碳。 18·如請求項17之製造方法,其中該種子層係包含銅㈣, 以及此第一陽極係包含鋅(Zn)、钽(Ta)、此兩者之氧化 物、或碳(C)。 97666.doc 1250552 19. 如請求項14之製造方法,其中該第一陽極是設置在基板 與第二陽極所夾區域之外。 20. 如請求項14之製造方法,其中第一陽極與電鍍溶液之接 觸面積小於基板與電鍍溶液之接觸面積。 97666.doc
TW093136334A 2003-12-01 2004-11-25 Plating apparatus, plating method, and manufacturing method of semiconductor device TWI250552B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401773A JP2005163080A (ja) 2003-12-01 2003-12-01 めっき装置及びめっき方法

Publications (2)

Publication Number Publication Date
TW200529286A TW200529286A (en) 2005-09-01
TWI250552B true TWI250552B (en) 2006-03-01

Family

ID=34708658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136334A TWI250552B (en) 2003-12-01 2004-11-25 Plating apparatus, plating method, and manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US20050145500A1 (zh)
JP (1) JP2005163080A (zh)
CN (1) CN100342062C (zh)
TW (1) TWI250552B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237319A1 (en) * 2005-04-22 2006-10-26 Akira Furuya Planting process and manufacturing process for semiconductor device thereby, and plating apparatus
JP4762702B2 (ja) * 2005-12-08 2011-08-31 富士フイルム株式会社 メッキ厚モニタ装置およびメッキ停止装置
JP4816052B2 (ja) * 2005-12-13 2011-11-16 東京エレクトロン株式会社 半導体製造装置及び半導体装置の製造方法
US8101052B2 (en) * 2006-11-27 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Adjustable anode assembly for a substrate wet processing apparatus
JP7194305B1 (ja) * 2022-07-01 2022-12-21 株式会社荏原製作所 基板ホルダ、めっき装置、及びめっき方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6551483B1 (en) * 2000-02-29 2003-04-22 Novellus Systems, Inc. Method for potential controlled electroplating of fine patterns on semiconductor wafers
US6527920B1 (en) * 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
JP2002097595A (ja) * 2000-09-25 2002-04-02 Hitachi Ltd 半導体装置の製造方法
US6413390B1 (en) * 2000-10-02 2002-07-02 Advanced Micro Devices, Inc. Plating system with remote secondary anode for semiconductor manufacturing
US6425991B1 (en) * 2000-10-02 2002-07-30 Advanced Micro Devices, Inc. Plating system with secondary ring anode for a semiconductor wafer
JP2003268591A (ja) * 2002-03-12 2003-09-25 Ebara Corp 電解処理方法及び電解処理装置

Also Published As

Publication number Publication date
CN100342062C (zh) 2007-10-10
US20050145500A1 (en) 2005-07-07
TW200529286A (en) 2005-09-01
CN1624208A (zh) 2005-06-08
JP2005163080A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
TWI339422B (en) Selective capping of copper wiring
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
TW201027668A (en) Process for through silicon via filling
TW200837225A (en) Apparatuses for electrochemical deposition, conductive layers on semiconductor wafer, and fabrication methods thereof
US20020033342A1 (en) Packaging deposition methods
TWI592522B (zh) 用於將銅電鍍至阻障層上之電解質及方法
JP3116897B2 (ja) 微細配線形成方法
TW573339B (en) Method of application of electrical biasing to enhance metal deposition
US8377824B1 (en) Methods and apparatus for depositing copper on tungsten
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
EP1778896A1 (en) Method of barrier layer surface treatment to enable direct copper plating on barrier metal
JP2010503216A (ja) 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
US20050274622A1 (en) Plating chemistry and method of single-step electroplating of copper on a barrier metal
TW444238B (en) A method of making thin film
TW492078B (en) Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
TWI250552B (en) Plating apparatus, plating method, and manufacturing method of semiconductor device
TWI275667B (en) Tilted electrochemical plating cell with constant wafer immersion angle
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
KR20180047911A (ko) 전기도금 장치 및 전기도금 방법
KR100791078B1 (ko) 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법
JP5528430B2 (ja) 酸化層の形成方法
CN101074485B (zh) 电子部件制造方法
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
KR20230085131A (ko) 다마신 공정에서 구리 배리어층의 전해질 및 증착
US6677218B2 (en) Method for filling trenches in integrated semiconductor circuits

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees