JP4816052B2 - 半導体製造装置及び半導体装置の製造方法 - Google Patents
半導体製造装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4816052B2 JP4816052B2 JP2005359517A JP2005359517A JP4816052B2 JP 4816052 B2 JP4816052 B2 JP 4816052B2 JP 2005359517 A JP2005359517 A JP 2005359517A JP 2005359517 A JP2005359517 A JP 2005359517A JP 4816052 B2 JP4816052 B2 JP 4816052B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal layer
- copper
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
- Prevention Of Electric Corrosion (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この場合、ウエハはスパッタ装置にて銅シード層を形成した後、銅の埋め込みを行うメッキ装置に搬送されるまでに大気に晒されるが、銅は自然酸化されやすいことから、長時間放置されるとシード層上に厚い酸化膜が形成され、そのまま銅の埋め込みが行われると酸化膜の存在により抵抗が上昇し、歩留まりの低下の要因になってしまう。
基板を載置する載置部が内部に設けられた処理容器と、
この処理容器内に前記有機化合物の蒸気を供給するための供給手段と、
前記載置部に載置された基板上の金属層に防食電流を流すための手段と、を備え、
前記防食電流を流すための手段は、載置部に載置された基板の金属層に対して接離自在に設けられた第1の電極と、載置部に載置された基板の金属層に対して離れた位置に設けられた第2の電極と、負極側が第1の電極に接続されると共に正極側が第2の電極に接続される直流電源と、を備え、
第1の電極を前記金属層に接触させることにより有機化合物の蒸気を介して第2の電極から金属層に防食電流を流すことを特徴とする。
基板を処理容器内の載置部に載置する工程と、
この処理容器内に前記有機化合物の蒸気を供給する工程と、
前記基板上の金属層に防食電流を流す工程と、を含み、
前記防食電流を流す工程は、前記金属層に対して第1の電極を接触させ、この第1の電極に負極側が接続されると共に前記金属層に対して離れた位置に設けられた第2の電極に正極側が接続された直流電源により電流を流す工程であることを特徴とする。
HCOOH+Cu2O→2Cu+CO2+H2O……(2)
こうして、図2(b)に示すように、銅膜80の銅酸化物81が還元されて銅表面が清浄化される。
(第2の実施の形態)
本発明の第2の実施の形態を図5を参照しながら述べる。この実施の形態は電気防食の手法としていわゆる流電陽極法を採用している。この例では、支持部材72を介して駆動部73により昇降する第1の電極76及び第2の電極77を設け、第1の電極76については下限位置にあるときにはその先端部がウエハWにおける集積回路形成領域の外の周縁部に接触し、第2の電極77については、ウエハWの周縁部から上方側に例えば1〜50mm離れた位置に設定されるようになっている。
(第3の実施の形態)
この実施の形態は、ウエハW上のパターンに対応した部位に露出している金属層を還元処理する場合について防食処理を行う例である。図6は、
上層の層間絶縁膜85をエッチングして埋め込み孔86であるビアホールを開けて下層の銅配線83を露出した状態を示している。その後ウエハWに対してはバリアメタル膜の成膜工程が行われ、続いて銅の埋め込み処理が行われるが、この段階で図6(a)に示すように銅配線83の表面が大気にさらされて銅酸化物89が形成されているため、蟻酸の蒸気による清浄化処理が行われる。図6において図2に対応する部位には同符号を付してある。
なお配線や電極に用いられる金属としては銅に限られず銀などであってもよい。
2 載置台
3 シャワーヘッド
W 半導体ウエハ
41、51 ガス供給路
42 原料ガス供給源
7 第1の電極
71 第2の電極
75 直流電源
76 電極
80 銅膜
81 銅酸化物
86 ビアホールである埋め込み孔
9 電極支持部
91 第1の電極
92 第2の電極
93 直流電源
Claims (6)
- 半導体装置を製造するための基板上の導電路を構成する金属層の表面に生成された金属酸化物を、金属酸化物に対して還元力のある有機化合物の蒸気により還元する半導体製造装置において、
基板を載置する載置部が内部に設けられた処理容器と、
この処理容器内に前記有機化合物の蒸気を供給するための供給手段と、
前記載置部に載置された基板上の金属層に防食電流を流すための手段と、を備え、
前記防食電流を流すための手段は、載置部に載置された基板の金属層に対して接離自在に設けられた第1の電極と、載置部に載置された基板の金属層に対して離れた位置に設けられた第2の電極と、負極側が第1の電極に接続されると共に正極側が第2の電極に接続される直流電源と、を備え、
第1の電極を前記金属層に接触させることにより有機化合物の蒸気を介して第2の電極から金属層に防食電流を流すことを特徴とする半導体製造装置。 - 第2の電極は、前記金属層よりはイオン化傾向の小さい金属を主成分とすることを特徴とする請求項1記載の半導体製造装置。
- 金属層は、基板の表面の凹部に金属を埋め込む前に凹部の内壁に金属シード層を形成するために基板の表面全体に積層された金属層であることを特徴とする請求項1または2に記載の半導体製造装置。
- 前記電極は、基板における半導体集積回路の形成領域の外側に接触するように構成されていることを特徴とする請求項3に記載の半導体製造装置。
- 金属層は、基板の表面にパターンとなって形成されており、金属層に接触する電極は、前記パターンに対応して配列されていることを特徴とする請求項1または2に記載の半導体製造装置。
- 半導体装置を製造するための基板上の導電路を構成する金属層の表面に生成された金属酸化物を、金属酸化物に対して還元力のある有機化合物の蒸気により還元を行う方法において、
基板を処理容器内の載置部に載置する工程と、
この処理容器内に前記有機化合物の蒸気を供給する工程と、
前記基板上の金属層に防食電流を流す工程と、を含み、
前記防食電流を流す工程は、前記金属層に対して第1の電極を接触させ、この第1の電極に負極側が接続されると共に前記金属層に対して離れた位置に設けられた第2の電極に正極側が接続された直流電源により電流を流す工程であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359517A JP4816052B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体製造装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359517A JP4816052B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体製造装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007162068A JP2007162068A (ja) | 2007-06-28 |
JP4816052B2 true JP4816052B2 (ja) | 2011-11-16 |
Family
ID=38245320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005359517A Expired - Fee Related JP4816052B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体製造装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816052B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5366235B2 (ja) * | 2008-01-28 | 2013-12-11 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
JP5186663B2 (ja) * | 2008-12-19 | 2013-04-17 | 富士通株式会社 | 微細構造の製造方法および回路基盤の製造方法 |
JP6093222B2 (ja) * | 2013-03-29 | 2017-03-08 | Dowaメタルテック株式会社 | 電気めっき方法およびそれに用いるマスク部材 |
US9460959B1 (en) * | 2015-10-02 | 2016-10-04 | Applied Materials, Inc. | Methods for pre-cleaning conductive interconnect structures |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3337802B2 (ja) * | 1993-12-28 | 2002-10-28 | 日本リーロナール株式会社 | 酸化銅(i)コロイドの金属化によるダイレクトプレーティング方法 |
JP2000223491A (ja) * | 1999-01-29 | 2000-08-11 | Ulvac Japan Ltd | Cu薄膜形成法 |
KR100775159B1 (ko) * | 2000-05-15 | 2007-11-12 | 에이에스엠 인터내셔널 엔.붸. | 집적회로의 생산 공정 |
JP2002289559A (ja) * | 2001-02-01 | 2002-10-04 | Texas Instr Inc <Ti> | 集積回路の製造方法 |
JP3734447B2 (ja) * | 2002-01-18 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
US6743719B1 (en) * | 2003-01-22 | 2004-06-01 | Texas Instruments Incorporated | Method for forming a conductive copper structure |
JP2005163080A (ja) * | 2003-12-01 | 2005-06-23 | Toshiba Corp | めっき装置及びめっき方法 |
-
2005
- 2005-12-13 JP JP2005359517A patent/JP4816052B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007162068A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6809029B2 (en) | Semiconductor production device and production method for semiconductor device | |
US11075165B2 (en) | Methods and apparatus for forming dual metal interconnects | |
CN104934409A (zh) | 后道工序互连层上的通孔预填充 | |
US8187981B2 (en) | Substrate processing method, substrate processing system, and computer-readable storage medium | |
TW478072B (en) | Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper | |
KR20080038199A (ko) | 건식 식각 공정을 이용하여 언더범프 금속화 층을효율적으로 패터닝하는 기술 | |
JPWO2008114753A1 (ja) | 基板載置台,基板処理装置,基板載置台の表面加工方法 | |
US20020115283A1 (en) | Planarization by selective electro-dissolution | |
JP4816052B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2023526385A (ja) | ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき | |
JP2006041453A (ja) | 配線形成方法及び配線形成装置 | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
US10879114B1 (en) | Conductive fill | |
US8298948B2 (en) | Capping of copper interconnect lines in integrated circuit devices | |
JP4747691B2 (ja) | 半導体装置の製造方法 | |
JP4943111B2 (ja) | 半導体装置の製造方法 | |
TWI233180B (en) | Method of producing semiconductor device | |
US20120273948A1 (en) | Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same | |
US20080047583A1 (en) | Substrate Processing Method and Apparatus | |
JP2004247738A (ja) | 半導体基板上に導電金属ラインの形成方法 | |
KR100705371B1 (ko) | 도금 처리 방법, 도금 처리 장치 및 도금 처리 시스템 | |
CN100397614C (zh) | 用于在半导体装置中制造金属线的方法 | |
JP5938920B2 (ja) | 半導体装置の製造方法 | |
TWI856786B (zh) | 半導體裝置及其製備方法 | |
JP2006120664A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |