JP2016004994A - パッケージ装置及びその製造方法 - Google Patents
パッケージ装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016004994A JP2016004994A JP2014245164A JP2014245164A JP2016004994A JP 2016004994 A JP2016004994 A JP 2016004994A JP 2014245164 A JP2014245164 A JP 2014245164A JP 2014245164 A JP2014245164 A JP 2014245164A JP 2016004994 A JP2016004994 A JP 2016004994A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- molding compound
- dielectric material
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 150000001875 compounds Chemical class 0.000 claims abstract description 290
- 239000004020 conductor Substances 0.000 claims abstract description 213
- 239000003989 dielectric material Substances 0.000 claims abstract description 213
- 238000000465 moulding Methods 0.000 claims abstract description 152
- 238000004806 packaging method and process Methods 0.000 claims description 99
- 229910000679 solder Inorganic materials 0.000 claims description 63
- 229920005989 resin Polymers 0.000 claims description 50
- 239000011347 resin Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000003822 epoxy resin Substances 0.000 claims description 12
- 229920000647 polyepoxide Polymers 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 55
- 239000000758 substrate Substances 0.000 description 30
- 238000007747 plating Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- -1 for example Substances 0.000 description 5
- 238000000748 compression moulding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007494 plate polishing Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0326—Organic insulating material consisting of one material containing O
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0333—Organic insulating material consisting of one material containing S
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】パッケージ装置及びその製造方法の提供。【解決手段】パッケージ装置は、第１導線層、第１導電柱層、誘電材料層、第２導線層、第２導電柱層及び第１モールディング化合物層を含む。第１導線層は互いに背向する第１表面と第２表面を有する。第１導電柱層は第１導線層の第１表面の上に設置され、該第１導線層と第１導電柱層は誘電材料層内に嵌設される。第２導線層は第１導電柱層と誘電材料層の上に設置される。第２導電柱層は第２導線層の上に設置され、第２導線層と第２導電柱層は第１モールディング化合物層内に嵌設される。【選択図】図３Ａ
Description
本発明は一種のパッケージ装置及びその製造方法に係り、特に一種の半導体パッケージ装置及びその製造方法に関する。
新世代の電子製品においては、不断に軽量薄型化及びコンパクト化が追求されるのみならず、製品が多機能と高性能を有することが要求され、このため、集積回路(IntegratedＣircuit,IＣ)は、有限なエリア中により多くの電子装置を収容することで、高密度とマイクロ化の要求を達成し、そのために電子産業が新型パッケージ技術を開発し、電子装置を基板中に嵌め込み、大幅にパッケージ体積を縮小し、また、電子装置と基板の接続経路を短縮し、このほかさらに、ビルドアップ技術(Ｂuild-Up)を利用して、配線面積を増加し、これにより軽量薄型化及びコンパクト化、及び多機能の潮流、趨勢にマッチする。
集積回路のパッケージ技術は、ハイレベルの技術が要求される中、ほとんどのチップはフリップチップ(Flip Ｃhip,FＣ)を採用して形成され、特に、一種のチップスケールパッケージ(Ｃhip Scale Package,ＣSP)が現在集積回路基板のパッケージ方式の主流の製品であり、スマートフォン、タブレットＰＣ、ノートブック型コンピュータ等、高周波高速下で動作する必要があり、また、軽量薄型でコンパクトな集積回路パッケージを必要とする製品に応用されている。パッケージ用の載置基板に関しては、細い線路ピッチ、高密度、薄型化、低コスト化及び高い電気特性に向けて発展している。
周知のコアレス基板(Ｃoreless Substrate)技術は、伝統的な基板の、ビスマレイミドトリアジン樹脂（Ｂismaleimide Triazine Resin,ＢT）基板或いはFR-5基板をコアとして使用しなければならないという制限から抜け出し、それにより基板材料コストの縮減、基板の使用層数の低減或いは基板のI/O密度のアップを達成する。周知のコアレス基板は、モールド相互接続基板(Molded Interconnection Substrate, MIS)と埋め込みパターンめっき(Enbedded Pattern Plating,EPP)の二種類に大きく分けられる。
図１は周知のモールド化合物基板構造表示図である。それは、モールド相互接続基板のコアレス基板構造とされる。モールド化合物基板構造10は、第１導電柱層100、金属層110、第２導電柱層120、モールド化合物層(Mold Ｃompound Layer)130、誘電材料層(Dielectric Material Layer)140、第３導電柱層150、及びソルダーマスク層160を含む。第１導電柱層100は互いに背向する上表面と下表面を有し、金属層110は第１導電柱層の下表面に設置され、第２導電柱層120は第１導電柱層100の上表面に設置される。モールド化合物層130は第１導電柱層100と第２導電柱層120の一部領域内に設置される。誘電材料層140はモールド化合物層130の上に設置され、第３導電柱層150は第２導電柱層120、誘電材料層140の上に設置され、ソルダーマスク層160は誘電材料層140と第３導電柱層150の上に設置される。
しかし、上述の周知のモールド化合物基板構造は、以下のような欠点を有している。すなわち、（1）細い線路設計は、誘電材料層140を使用することでモールド化合物層130と各導電柱層の間の結合力を増加する必要があるが、このために製造工程が複雑化し且つコストがアップする。（2）ソルダーマスク層160が誘電材料層140と第３導電柱層150の上に設置されるとき、またすなわち、ボールグリッドアレイ（Ｂall Grid Ａrray,ＢGＡ)パッケージ工程中、ボールグリッドアレイ開口の解析度が低くなり、ソルダーマスク層160の膜厚の均一性が不良となり、これらはいずれも厳重に後続のパッケージ工程の信頼度に影響を与える。
図２は周知の埋め込みパターンめっきパッケージ構造とされ、それはコアレス基板構造とされる。埋め込みパターンめっきパッケージ構造20は、第１導電柱層200、第２導電柱層210、誘電材料層（Dielectric Material Layer)220、第３導電柱層230、第１ソルダーマスク層240、第２ソルダーマスク層250、第１電極層260、及び第２電極層270を含む。第１導電柱層200は互いに背向する上表面と下表面を有し、第２導電柱層210は第１導電柱層200の上表面上に設置される。誘電材料層220は第１導電柱層200と第２導電柱層210の一部領域内に設置される。第３導電柱層230は第２導電柱層210と誘電材料層220の上に設置され、第１ソルダーマスク層240は第１導電柱層200と誘電材料層220の上に設置され、第２ソルダーマスク層250は第３導電柱層230と誘電材料層220の上に設置される。第１電極層260は第１導電柱層200の下表面に設置され、第２電極層270は第３導電柱層230の上に設置される。
上述の周知の埋め込みパターンめっきパッケージ構造は、以下の欠点を有している。すなわち、第１ソルダーマスク層240が第１導電柱層200と誘電材料層220の上に設置され、及び第２ソルダーマスク層250が第３導電柱層230と誘電材料層220の上に設置されるとき、すなわち、ボールグリッドアレイ（Ｂall Grid Ａrray,ＢGＡ)パッケージ工程中、ボールグリッドアレイ開口の解析度が低くなり、及び、第１ソルダーマスク層240と第２ソルダーマスク層250の膜厚の均一性が不良となり、これらはいずれも厳重に後続のパッケージ工程の信頼度に影響を与える。
本発明は一種のパッケージ装置及びその製造方法を提供し、それは、直接誘電材料層を使用してビルドアップ技術による配線フローを実行することで、周知のモールド化合物基板構造の第１モールド化合物層の代わりとし、周知の細い線路設計が、誘電材料層を使用して第１モールド化合物層と各導電層の間の結合力を増す必要があるために、工程の複雑化と製造コストアップをもたらした欠点を改善する。
本発明は一種のパッケージ装置及びその製造方法を提供し、それは、直接第１モールド化合物層を、周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとして使用し、ゆえに、さらにソルダーマスク層を使用する工程を省き、周知のボールグリッドアレイ（Ｂall Grid Ａrray,ＢGＡ)パッケージ工程中、ボールグリッドアレイ開口の解析度が低くなり、及び、ソルダーマスク層の膜厚の均一性が不良となる欠点が、厳重に後続のパッケージ工程の信頼度に影響を与える問題を改善する。
本発明のある実施例において、一種のパッケージ装置が提出され、それは、第１導線層、第１導電柱層、誘電材料層、第２導線層、第２導電柱層及び第１モールド化合物層を含む。第１導線層は互いに背向する第１表面と第２表面を具えている。第１導電柱層は第１導線層の第１表面の上に設置される。第１導線層と第１導電柱層は誘電材料層内に嵌め込まれる。第２導線層は第１導電柱層と誘電材料層の上に設置される。第２導電柱層は第２導線層の上に設置され、第２導線層と第２導電柱層は第１モールド化合物層内に嵌め込まれる。
本発明のある実施例において、一種のパッケージ装置が提出され、そのうち、第１導線層の第１表面が、誘電材料層より高いか、それより低いか或いは同一平面とされ、それはさらに組合せ可能な技術特徴の違いは、第２導電柱層が第１モールド化合物層より高いか、それより低いか或いは同一平面とされることにある。
本発明のある実施例において、一種のパッケージ装置が提出され、誘電材料層は完全に或いは部分的に第１導線層の側壁を被覆し、第１モールド化合物層は完全に或いは部分的に第２導電柱層の側壁を被覆する。
本発明のある実施例において、一種のパッケージ装置の製造方法が提出され、そのステップは、互いに対向する第１表面と第２表面を有する金属載置板を提供する工程、第１導線層を該金属載置板の該第１表面の上に形成する工程、第１導電柱層を該第１導線層の上に形成する工程、誘電材料層を該第１導線層、該第１導電柱層を被覆し、並びに該金属載置板の該第１表面上に位置するように形成し、そのうち該第１導線層と該第１導電柱層は該誘電材料層内に嵌設する工程、該第１導電柱層を露出させる工程、第２導線層を該第１導電柱層と該誘電材料層の上に形成する工程、第２導電柱層を該第２導線層の上に形成する工程、第１モールド化合物層形成して該第２導線層、該第２導電柱層を被覆し並びに該誘電材料層の上に位置させ、そのうち、該第２導線層と該第２導電柱層は該第１モールド化合物層内に嵌設する工程、該第２導電柱層を露出させる工程、該金属載置板を除去する工程、を含む。
本発明の別の実施例において、一種のパッケージ装置の製造方法が提出され、そのステップは、互いに対向する第１表面と第２表面を有する金属載置板を提供する工程、第１導線層を該金属載置板の該第１表面の上に形成する工程、誘電材料層を、該第１導線層を被覆し並びに該金属載置板の第１表面に位置するように形成し、そのうち該第１導線層は該誘電材料層内に嵌設する工程、第１導線層を露出させる工程、第１導電柱層を第１導線層と誘電材料層の上に形成する工程、第２導線層を第１導電柱層の上に形成する工程、第１モールド化合物層を形成して第１導電柱層、第２導線層を被覆し並びに誘電材料層の上に位置させ、そのうち第１導電柱層と第２導線層は該第１モールド化合物層内に嵌設する工程、第２導線層を露出させる工程、金属載置板を除去する工程、を含む。
本発明のパッケージ装置及びその製造方法は、誘電材料層を使用してビルドアップ技術による配線フローを実行して周知のモールド化合物基板構造の第1モールド化合物層の代わりとし、及び、第1モールド化合物層を以て、周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとし、それは以下の長所を有する。
（１）周知の細い線路設計がさらに誘電材料層を使用して第1モールド化合物層と各導線層の間の結合力を増加する必要があるために形成される工程の複雑化と製造コストアップの欠点を改善できる。
（２）さらにソルダーマスク層を使用する工程を省略でき、ゆえに周知のボールグリッドアレイ開口の解析度が低く、ソルダーマスク層の膜厚の均一度が不良である欠点を改善し、これにより後半パッケージ工程の信頼度をアップできる。
（１）周知の細い線路設計がさらに誘電材料層を使用して第1モールド化合物層と各導線層の間の結合力を増加する必要があるために形成される工程の複雑化と製造コストアップの欠点を改善できる。
（２）さらにソルダーマスク層を使用する工程を省略でき、ゆえに周知のボールグリッドアレイ開口の解析度が低く、ソルダーマスク層の膜厚の均一度が不良である欠点を改善し、これにより後半パッケージ工程の信頼度をアップできる。
図３Ａは本発明の第１実施例のパッケージ装置の表示図である。パッケージ装置30Ａは、第１導線層300、第１導電柱層310、誘電材料層320、第２導線層330、第２導電柱層340及び第１モールド化合物層350を含む。第１導線層300は互いに背向する第１表面302と第２表面304を具え、ある実施例中、第１導線層300はパターン化導線層とされ得て、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例では、第２導電柱層340はボールグリッドアレイ電極層とされる。そのうち、第２導線層330と第２導電柱層340は第１モールド化合物層350内に嵌設される。このほか、第１モールド化合物層350はノボラック樹脂(Novolac-Ｂased Resin)、エポキシ樹脂（ Epoxy-Ｂased Resin)、シリコン樹脂(Silicone-Ｂased Resin)或いはその他の適当なモールド化合物とされ得るが、これに限定されるわけではない。
そのうち、第１導線層330の第２表面304は誘電材料層320より高いか高くなく、第２導電柱層340は第１モールド化合物層350より高いか高くなく、本実施例では、第１導線層300の第２表面304は誘電材料層320と同一表面とされ、第２導電柱層の第１表面342は第１モールド化合物層350と同一平面とされるが、これに限定されるわけではない。
ここで特に説明を要することは、本発明は直接誘電材料層を使用してビルドアップ技術による配線フローを行うことで、周知のモールド化合物基板構造の第１モールド化合物層の代わりとなし、それは周知の細い線路設計が、さらに誘電材料層を使用することで第１モールド化合物層と各導線層の間の結合力を増加する必要があるために、工程の複雑化とコストアップを招いた欠点を改善できる、ということである。
ある実施例において、第２導線層330の線幅は第２導電柱層340の柱幅より大きくても、大きくなくてもよい。本実施例では、第２導線層330の線幅は第２導電柱層340の柱幅より大きいが、これに限定されるわけではない。
しかし、本発明の第２導線層330の線幅が第２導電柱層340の柱幅より小さいとき、後端パッケージのソルダーマスク設計(Solder Mask Design，SMD）中で、なおもソルダーマスクアラインメント(Solder Mask Ａlignment)の正確度の偏差を考慮して、第２導線層330の線幅設計を、第２導電柱層340の柱幅より大きくする必要がないため、ゆえに、本実施例の構造は、パッケージ設計を整理する自由度を増加する。このほか、本発明はまた、直接第１モールド化合物層を使用して周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとしているため、さらにソルダーマスク層の工程を使用する必要がなく、周知のボールグリッドアレイ開口の解析度が低くソルダーマスク層の膜厚の均一性が不良である欠点を改善し、それにより、後半のパッケージ工程の信頼度をアップする。
図３Ｂは本発明の第２実施例のパッケージ装置の表示図である。パッケージ装置30Ｂは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。そのうち、パッケージ装置30Ｂの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低いことにあるが、これに限定されるわけではない。
図３Ｃは本発明の第３実施例のパッケージ装置の表示図である。パッケージ装置30Ｃは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。そのうち、パッケージ装置30Ｃの第１導線層300の第２表面304は、誘電材料層320と同一表面であり、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことにあるが、これに限定されるわけではない。
図３Ｄは本発明の第４実施例のパッケージ装置の表示図である。パッケージ装置30Dは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。そのうち、パッケージ装置30Dの第１導線層300の第２表面304は、誘電材料層320と同一表面であり、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図３Ｅは本発明の第５実施例のパッケージ装置の表示図である。パッケージ装置30Eは基本的に、本発明の第４実施例のパッケージ装置30Dの構造に類似する。そのうち、パッケージ装置30Eの第１導線層300の第２表面304は、誘電材料層320と同一表面であり、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一表面であり、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図３Ｆは本発明の第６実施例のパッケージ装置の表示図である。パッケージ装置30Fは基本的に、本発明の第４実施例のパッケージ装置30Dの構造に類似する。そのうち、パッケージ装置30Fの第１導線層300の第２表面304は、誘電材料層320と同一表面であり、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図３Ｇは本発明の第７実施例のパッケージ装置の表示図である。パッケージ装置30Gは上述の本発明の第１実施例のパッケージ装置30Ａがさらにソルダーマスク層360を含み、ソルダーマスク層360は第１導線層300の第１表面304と誘電材料層320の上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出されているが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)とされ、それは僅かに一部の第１導線層300と誘電材料層320のパッケージ領域を露出させ、その他の未露出の領域は、いずれもソルダーマスク層360により被覆、保護されている。
図３Ｈは本発明の第８実施例のパッケージ装置の表示図である。パッケージ装置30Hは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂ、第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、ある実施例において、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂ、及び第２導電柱層310Ｃは誘電材料層320内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ、それは少なくとも一つの線路、或いは少なくとも一つのチップキャリアを含み、本実施例では、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Molding Ｃompound)材料とされ、第１モールド化合物層350Ａは、ノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物で形成されるが、これに限定されるわけではない。
パッケージ装置30Hは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置30Hは第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃを以てパッケージ装置30Ａの第１導電柱層310の代わりとしていることであるが、これに限定されるわけではない。
図４Ａは本発明の第９実施例のパッケージ装置の表示図である。パッケージ装置40Ａは基本的に本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置40Ａの第１導線層300の第２表面304が誘電材料層320より低く、ただし、第２導電柱層340の第１表面342は依然として第１モールド化合物層350と同一平面であることであるが、これに限定されるわけではない。
図４Ｂは本発明の第１0実施例のパッケージ装置の表示図である。パッケージ装置40Ｂは基本的に、本発明の第９実施例のパッケージ装置40Ａの構造に類似する。そのうち、パッケージ装置40Ｂの第１導線層300の第２表面304は誘電材料層320より低く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低いことであるが、これに限定されるわけではない。
図４Ｃは本発明の第１1実施のパッケージ装置の表示図である。パッケージ装置40Ｃは基本的に、本発明の第９実施例 のパッケージ装置40Ａの構造に類似する。そのうち、パッケージ装置40Ｃの第１導線層300の第２表面304は誘電材料層320より低く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことであるが、これに限定されるわけではない。
図４Ｄは本発明の第１2実施例のパッケージ装置の表示図である。パッケージ装置40Dは基本的に、本発明の第９実施例 のパッケージ装置40Ａの構造に類似する。そのうち、パッケージ装置40Dの第１導線層300の第２表面304は誘電材料層320より低く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図４Ｅは本発明の第１3実施例のパッケージ装置の表示図である。パッケージ装置40Eは基本的に、本発明の第１2実施例 のパッケージ装置40Dの構造に類似する。そのうち、パッケージ装置40Eの第１導線層300の第２表面304は誘電材料層320より低く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一平面であり、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図４Ｆは本発明の第１4実施例のパッケージ装置の表示図である。パッケージ装置40Fは基本的に、本発明の第１2実施例 のパッケージ装置40Dの構造に類似する。そのうち、パッケージ装置40Fの第１導線層300の第２表面304は誘電材料層320より低く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆していることであるが、これに限定されるわけではない。
図４Ｇは本発明の第１5実施例のパッケージ装置の表示図である。パッケージ装置40Gは本発明の第９実施例 のパッケージ装置40Ａの構造に、さらにソルダーマスク層360が加えられ、該ソルダーマスク層360は第１導線層300の第２表面304と誘電材料層320上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出させられるが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)であり、それは一部の第１導線層300と誘電材料層320のパッケージ領域だけを露出させ、その他の未露出の領域はいずれもソルダーマスク層360により被覆、保護される。
図４Ｈは本発明の第１6実施例のパッケージ装置の表示図である。パッケージ装置40Hは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、ある実施例において、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃは誘電材料層320Ａ内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され得て、その成分は、樹脂、窒化シリコン、酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例中、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Mold Ｃompound)材料で形成され、第１モールド化合物層350Ａはノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物を含むが、これに限定されるわけではない。
図５Ａは本発明の第１7実施例のパッケージ装置の表示図である。パッケージ装置50Ａは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置50Ａの第１導線層300の第２表面304が誘電材料層320より高いが、ただし第２導電柱層340の第１表面342は依然として第１モールド化合物層350と同一平面であることにあり、しかしこれに限定されるわけではない。
図５Ｂは本発明の第１８実施例のパッケージ装置の表示図である。パッケージ装置50Ｂは基本的に、本発明の第１７実施例のパッケージ装置50Ａの構造に類似する。そのうち、パッケージ装置50Ｂの第１導線層300の第２表面304は誘電材料層320より高く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低いことであるが、これに限定されるわけではない。
図５Ｃは本発明の第１９実施例のパッケージ装置の表示図である。パッケージ装置50Ｃは基本的に、本発明の第１７実施例のパッケージ装置50Ａの構造に類似する。そのうち、パッケージ装置50Ｃの第１導線層300の第２表面304は誘電材料層320より高く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことであるが、これに限定されるわけではない。
図５Ｄは本発明の第２０実施例のパッケージ装置の表示図である。パッケージ装置50Ｄは基本的に、本発明の第１７実施例のパッケージ装置50Ａの構造に類似する。そのうち、パッケージ装置50Ｄの第１導線層300の第２表面304は誘電材料層320より高く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図５Ｅは本発明の第２１実施例のパッケージ装置の表示図である。パッケージ装置50Ｅは基本的に、本発明の第２０実施例のパッケージ装置50Ｄの構造に類似する。そのうち、パッケージ装置50Ｅの第１導線層300の第２表面304は誘電材料層320より高く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一平面であり、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図５Ｆは本発明の第２２実施例のパッケージ装置の表示図である。パッケージ装置50Ｆは基本的に、本発明の第２０実施例のパッケージ装置50Ｄの構造に類似する。そのうち、パッケージ装置50Ｆの第１導線層300の第２表面304は誘電材料層320より高く、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図５Ｇは本発明の第２３実施例のパッケージ装置の表示図である。パッケージ装置50Ｇは上述の本発明の第１７実施例のパッケージ装置50Ａにソルダーマスク層360が加えられたもので、該ソルダーマスク層360は第１導線層300の第２表面304と誘電材料層320の上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出させられるが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)であり、それは一部の第１導線層300と誘電材料層320のパッケージ領域だけを露出させ、その他の未露出の領域はいずれもソルダーマスク層360により被覆、保護される。
図５Ｈは本発明の第２４実施例のパッケージ装置の表示図である。パッケージ装置５０Ｈは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂ、第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、この実施例では、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃは誘電材料層320Ａ内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ得て、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例では、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Molding Compound)材料で形成され、第１モールド化合物層350はノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物で形成されるが、これに限定されるわけではない。
パッケージ装置50Ｈは基本的に、本発明の第１７実施例のパッケージ装置50Ａの構造に類似する。その違いは、パッケージ装置50Ｈは第１導電柱層310Ａ、第２導線層310Ｂ及び第２導電柱層310Ｃを以て、パッケージ装置50Ａの第１導電柱層310の代わりとしていることにあるが、ただしこれに限定されるわけではない。
図６Ａは本発明の第２５実施例のパッケージ装置の表示図である。パッケージ装置60Ａは基本的に本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置60Ａの第１導線層300の第２表面304が誘電材料層320より低く、並びに誘電材料層320が完全に第１導線層300の側壁を被覆し、ただし第２導電柱層340の第１表面342は依然として第１モールド化合物層350と同一平面にあることで、ただしこれに限定されるわけではない。
図６Ｂは本発明の第２６実施例のパッケージ装置の表示図である。パッケージ装置60Ｂは基本的に、本発明の第２５実施例のパッケージ装置60Ａの構造に類似する。そのうち、パッケージ装置60Ｂの第１導線層300の第２表面304は誘電材料層320より低く、並びに誘電材料層320は完全に第１導線層300の側壁を被覆するが、その違いは、第２導電柱層340の第１表面342は第１モールド化合物層350より低いことにあり、しかし、これに限定されるわけではない。
図６Ｃは本発明の第２７実施例のパッケージ装置の表示図である。パッケージ装置60Ｃは基本的に本発明の第２５実施例のパッケージ装置60Ａの構造に類似する。そのうち、パッケージ装置60Ｃの第１導線層300の第２表面304は誘電材料層320より低く、並びに誘電材料層320は完全に第１導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことにあるが、これに限定されるわけではない。
図６Ｄは本発明の第２８実施例のパッケージ装置の表示図である。パッケージ装置60Ｄは基本的に本発明の第２５実施例のパッケージ装置60Ａの構造に類似する。そのうち、パッケージ装置60Ｄの第１導線層300の第２表面304は誘電材料層320より低く、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することにあるが、これに限定されるわけではない。
図６Ｅは本発明の第２９実施例のパッケージ装置の表示図である。パッケージ装置60Ｅは基本的に本発明の第２８実施例のパッケージ装置60Ｄの構造に類似する。そのうち、パッケージ装置60Ｅの第１導線層300の第２表面304は誘電材料層320より低く、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一平面とされ、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することにあるが、これに限定されるわけではない。
図６Ｆは本発明の第３０実施例のパッケージ装置の表示図である。パッケージ装置60Ｆは基本的に本発明の第２８実施例のパッケージ装置60Ｄの構造に類似する。そのうち、パッケージ装置60Ｆの第１導線層300の第２表面304は誘電材料層320より低く、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆することにあるが、これに限定されるわけではない。
図６Ｇは本発明の第３１実施例のパッケージ装置の表示図である。パッケージ装置60Ｇは本発明の第２５実施例のパッケージ装置60Ａにさらにソルダーマスク層360が加えられ、ソルダーマスク層360は第１導線層300の第２表面304と誘電材料層320上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出させられるが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)であり、それは一部の第１導線層300と誘電材料層320のパッケージ領域だけを露出させ、その他の未露出の領域はいずれもソルダーマスク層360により被覆、保護される。
図６Ｈは本発明の第３２実施例のパッケージ装置の表示図である。パッケージ装置60Ｈは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、ある実施例において、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃは誘電材料層320Ａ内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され得て、その成分は、樹脂、窒化シリコン、酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例中、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Mold Ｃompound)材料で形成され、第１モールド化合物層350Ａはノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物を含むが、これに限定されるわけではない。
パッケージ装置60Ｈは基本的に、本発明の第２５実施例のパッケージ装置60Ａの構造に類似する。その違いは、パッケージ装置60Ｈは第１導電柱層310Ａ、第２導線層310Ｂ、及び第２導電柱層310Ｃを以て、パッケージ装置60Ａの第１導電柱層310の代わりとしていることであるが、これに限定されるわけではない。
図７Ａは本発明の第３３実施例のパッケージ装置の表示図である。パッケージ装置70Ａは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置70Ａの第１導線層300の第２表面304が誘電材料層320と同一平面とされ、並びに誘電材料層320が完全に第１導線層300の側壁を被覆しているが、ただし、第２導電柱層340の第１表面342は依然として第１モールド化合物層350と同一平面とされたことにあるが、ただし、これに限定されるわけではない。
図７Ｂは本発明の第３４実施例のパッケージ装置の表示図である。パッケージ装置70Ｂは基本的に、本発明の第３３実施例のパッケージ装置70Ａの構造に類似する。そのうち、パッケージ装置70Ｂの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、並びに誘電材料層320が完全に第1導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低いことであるが、これに限定されるわけではない。
図７Ｃは本発明の第３５実施例のパッケージ装置の表示図である。パッケージ装置70Ｃは基本的に、本発明の第３３実施例のパッケージ装置70Ａの構造に類似する。そのうち、パッケージ装置70Ｃの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことであるが、これに限定されるわけではない。
図７Ｄは本発明の第３６実施例のパッケージ装置の表示図である。パッケージ装置70Ｄは基本的に、本発明の第３３実施例のパッケージ装置70Ａの構造に類似する。そのうち、パッケージ装置70Ｄの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図７Ｅは本発明の第３７実施例のパッケージ装置の表示図である。パッケージ装置70Ｅは基本的に、本発明の第３６実施例のパッケージ装置70Ｄの構造に類似する。そのうち、パッケージ装置70Ｅの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、並びに誘電材料層320は完全に第１導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一平面であり、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図７Ｆは本発明の第３８実施例のパッケージ装置の表示図である。パッケージ装置70Ｆは基本的に、本発明の第３６実施例のパッケージ装置70Ｄの構造に類似する。そのうち、パッケージ装置70Ｆの第１導線層300の第２表面304は誘電材料層320と同一平面とされ、並びに誘電材料層320は完全に第１導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図７Ｇは本発明の第３９実施例のパッケージ装置の表示図である。パッケージ装置70Ｇは上述の本発明の第３３実施例のパッケージ装置70Ａにソルダーマスク層360が加えられたもので、該ソルダーマスク層360は第１導線層300の第２表面304と誘電材料層320の上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出させられるが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)であり、それは一部の第１導線層300と誘電材料層320のパッケージ領域だけを露出させ、その他の未露出の領域はいずれもソルダーマスク層360により被覆、保護される。
図７Ｈは本発明の第４０実施例のパッケージ装置の表示図である。パッケージ装置70Ｈは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂ、第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、ある実施例では、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃは誘電材料層320Ａ内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ得て、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例では、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Molding Compound)材料で形成され、第１モールド化合物層350はノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物で形成されるが、これに限定されるわけではない。
パッケージ装置70Ｈは基本的に、本発明の第３３実施例のパッケージ装置70Ａの構造に類似する。その違いは、パッケージ装置70Ｈは第１導電柱層310Ａ、第２導線層310Ｂ及び第２導電柱層310Ｃを以て、パッケージ装置70Ａの第１導電柱層310の代わりとしていることにあるが、ただしこれに限定されるわけではない。
図８Ａは本発明の第４１実施例のパッケージ装置の表示図である。パッケージ装置80Ａは基本的に、本発明の第１実施例のパッケージ装置30Ａの構造に類似する。その違いは、パッケージ装置80Ａの第１導線層300の第２表面304が誘電材料層320より高く、並びに誘電材料層320が完全に第１導線層300の側壁を被覆しているが、ただし、第２導電柱層340の第１表面342は依然として第１モールド化合物層350と同一平面とされたことにあるが、ただし、これに限定されるわけではない。
図８Ｂは本発明の第４２実施例のパッケージ装置の表示図である。パッケージ装置80Ｂは基本的に、本発明の第４１実施例のパッケージ装置80Ａの構造に類似する。そのうち、パッケージ装置80Ｂの第１導線層300の第２表面304は誘電材料層320と同一平面より高く、並びに誘電材料層320が完全に第1導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低いことであるが、これに限定されるわけではない。
図８Ｃは本発明の第４３実施例のパッケージ装置の表示図である。パッケージ装置80Ｃは基本的に、本発明の第４１実施例のパッケージ装置80Ａの構造に類似する。そのうち、パッケージ装置80Ｃの第１導線層300の第２表面304は誘電材料層320より高く、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高いことであるが、これに限定されるわけではない。
図８Ｄは本発明の第４４実施例のパッケージ装置の表示図である。パッケージ装置80Ｄは基本的に、本発明の第４１実施例のパッケージ装置80Ａの構造に類似する。そのうち、パッケージ装置80Ｄの第１導線層300の第２表面304は誘電材料層320より高く、並びに誘電材料層320は第１導線層300の側壁を完全に被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より低く、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図８Ｅは本発明の第４５実施例のパッケージ装置の表示図である。パッケージ装置80Ｅは基本的に、本発明の第４４実施例のパッケージ装置80Ｄの構造に類似する。そのうち、パッケージ装置80Ｅの第１導線層300の第２表面304は誘電材料層320より高く、並びに誘電材料層320は完全に第１導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350と同一平面であり、並びに第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図８Ｆは本発明の第４６実施例のパッケージ装置の表示図である。パッケージ装置80Ｆは基本的に、本発明の第４４実施例のパッケージ装置80Ｄの構造に類似する。そのうち、パッケージ装置80Ｆの第１導線層300の第２表面304は誘電材料層320より高く、並びに誘電材料層320は完全に第１導線層300の側壁を被覆し、その違いは、第２導電柱層340の第１表面342が第１モールド化合物層350より高く、並びに第１モールド化合物層350が部分的に第２導電柱層340の側壁を被覆することであるが、これに限定されるわけではない。
図８Ｇは本発明の第４７実施例のパッケージ装置の表示図である。パッケージ装置80Ｇは上述の本発明の第４１実施例のパッケージ装置80Ａにソルダーマスク層360が加えられたもので、該ソルダーマスク層360は第１導線層300の第２表面304と誘電材料層320の上に設置され、並びに一部の第１導線層300と誘電材料層320のパッケージ領域が露出させられるが、これに限定されるわけではない。ここで特に説明を要することは、本発明は一種のノンソルダーマスク設計(Non Solder Mask Design,NSMD)であり、それは一部の第１導線層300と誘電材料層320のパッケージ領域だけを露出させ、その他の未露出の領域はいずれもソルダーマスク層360により被覆、保護される。
図８Ｈは本発明の第４８実施例のパッケージ装置の表示図である。パッケージ装置80Ｈは、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂ、第２導電柱層310Ｃ、誘電材料層320Ａ、第３導線層330Ａ、第３導電柱層340Ａ及び第１モールド化合物層350Ａを含む。第１導線層300Ａは互いに背向する第１表面302Ａと第２表面304Ａを具え、ある実施例では、第１導線層300Ａはパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。第１導電柱層310Ａは第１導線層300Ａの第１表面302Ａの上に設置され、第２導線層310Ｂは第１導電柱層310Ａの上に設置され、第２導電柱層310Ｃは第２導線層310Ｂの上に設置され、そのうち、第１導線層300Ａ、第１導電柱層310Ａ、第２導線層310Ｂと第２導電柱層310Ｃは誘電材料層320Ａ内に嵌設される。このほか、誘電材料層320Ａは熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。
第３導線層330Ａは第２導電柱層310Ｃと誘電材料層320Ａの上に設置され、第３導電柱層340Ａは第３導線層330Ａの上に設置され、ある実施例において、第３導電柱層340Ａはパターン化導線層とされ得て、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例では、第３導電柱層340Ａはボールグリッドアレイ電極層とされる。そのうち、第３導線層330Ａと第３導電柱層340Ａは第１モールド化合物層350Ａ内に嵌設される。このほか、第１モールド化合物層350Ａはチップパッケージ用のモールド化合物(Molding Compound)材料で形成され、第１モールド化合物層350はノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物で形成されるが、これに限定されるわけではない。
パッケージ装置80Ｈは基本的に、本発明の第４１実施例のパッケージ装置80Ａの構造に類似する。その違いは、パッケージ装置80Ｈは第１導電柱層310Ａ、第２導線層310Ｂ及び第２導電柱層310Ｃを以て、パッケージ装置80Ａの第１導電柱層310の代わりとしていることにあるが、ただしこれに限定されるわけではない。
このほか、図９は本発明の第１実施例の後半パッケージ装置表示図である。後半パッケージ装置30Ａ'は上述のパッケージ装置30Ａにさらに第１外接装置370、第２モールド化合物層380、複数の第１導電装置390及び第２外接装置400が加えられて形成される。第１外接装置370は第１導線層300の第２表面304の上に設置され並びに電気的に接続される。第２モールド化合物層380は、第１外接装置370と第１導線層300の第２表面304の上に設置され、そのうち、第１外接装置370は第２モールド化合物層370内に嵌設される。複数の第１導電装置390は第２導電柱層340の上に設置される。第２外接装置400は複数の第１導電装置390の上に設置並びに電気的に接続される。ある実施例において、第１外接装置370と第２外接装置400は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。同様に、上述のパッケージ装置30Ｂからパッケージ装置80Ｈの後半パッケージ工程もまた、パッケージ装置30Ａの後半パッケージ工程に類似し、ここでは重複して説明しない。
図１０は本発明の第１実施例のパッケージ装置製造方法のフローチャートであり、図１１Ａから図１１Ｎは本発明の第１実施例のパッケージ装置の製造表示図である。そのパッケージ方法のステップは以下を含む。
ステップＳ１１０２では、図１１Ａに示されるように、金属載置板500を提供し、それは互いに背向する第１表面502と第２表面504を具えている。
ステップＳ１１０４では、図１１Ｂに示されるように、第１導線層300を金属載置板500の第１表面302の上に形成する。本実施例では、第１導線層300は電気めっき(Electrolytic Plating)技術を応用して形成するが、ただし、これに限定されるわけではない。そのうち、第１導線層300はパターン化導線層とされ、それは、少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、第１導線層300の材質は金属、たとえば銅とされる。
ステップＳ１１０６では、図１１Ｃに示されるように、第１導電柱層310を第１導線層300の上に形成する。本実施例では、第１導電柱層310は電気めっき(Electrolytic Plating)技術を応用して形成するが、ただし、これに限定されるわけではない。そのうち、第１導電柱層310は第１導線層300の線或いはチップキャリアの上に対応するように形成され、第１導電柱層310の材料は金属、たとえば銅とされる。
ステップＳ１１０８では、図１１Ｄに示されるように、誘電材料層320を形成して第１導線層300と第１導電柱層310を被覆し並びに金属載置板500の第１表面502の上に位置させ、そのうち、第１導線層300と第１導電柱層310は誘電材料層320内に嵌設される。本実施例では、誘電材料層320は熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。
ここで特に説明を要することは、本発明は直接誘電材料層を使用してビルドアップ技術による配線フローを実行して周知のモールド化合物基板構造のモールド化合物層の代わりとしており、それは周知の細い線路設計がさらに誘電材料層を使用してモールド化合物層と各導電層との間の結合力を増加する必要があり、そのために工程が複雑化し且つ製造コストが高くなった欠点を改善することができる。
ステップＳ１１１０では、図１１Ｅに示されるように、第１導電柱層310を露出させる。本実施例中、第１導電柱層310の露出には、グラインド（Grinding)方式を利用して誘電材料層320の一部分を除去して、それにより第１導電柱層310を露出させる。好ましくは、これに限定されるわけではないが、第１導電柱層310の一端は誘電材料層320と事実上揃え、同一表面のようにする。別の実施例では、誘電材料層320を形成すると同時に、第１導電柱層310を露出させることで、誘電材料層320のいかなる部分も除去する必要がない。
ステップＳ１１１２では、図１１Ｆに示されるように、第２導線層330を第１導電柱層310と誘電材料層320の上に形成する。ある実施例において、第２導線層330は電気めっき(Electrolytic Plating)技術、無電解めっき(Electroless Plating)技術、スパッタ(Sputtering Coating)技術、或いは蒸着(Thermal Coating)技術により形成されるが、これに限定されるわけではない。そのうち、第２導線層330はパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、並びに露出した第１導電柱層310の一端の上に対応するように形成され、第２導線層320の材質は、金属、たとえば銅とされる。
ステップＳ１１１４では、図１１Ｇに示されるように、第２導電柱層340を第２導線層330の上に形成する。ある実施例において、第２導電柱層340は電気めっき(Electrolytic Plating)技術、無電解めっき(Electroless Plating)技術、スパッタ(Sputtering Coating)技術、或いは蒸着(Thermal Coating)技術により形成されるが、これに限定されるわけではない。そのうち、第２導電柱層340はパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、並びに第２導線層330の上に対応するように形成され、第２導線層330の材質は金属、たとえば銅とされる。
ステップＳ１１１６では、図１１Ｈに示されるように、第１モールド化合物層350を形成して第２導線層330と第２導電柱層340を被覆し並びに誘電材料層320の上に位置させ、そのうち、第２導線層330と第２導電柱層340は第１モールド化合物層350内に嵌設する。ある実施例において、第１モールド化合物層350はトランスファーモールディング(Transfer Molding)の技術を応用して、トップモールディング(Top Molding)、圧縮成形（Compression Molding)、射出成形（Injection Molding）或いは圧空成形のパッケージ技術で形成され、第１モールド化合物層350の材料は、ノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物とされ、高温と高圧の下で、液体状態で第２導線層330、第２導電柱層340を衣服し、並びに誘電材料層320の上に位置し、その硬化後に第１モールド化合物層350を形成する。第１モールド化合物層350はまた、適当な充填剤、たとえば粉状の二酸化シリコンを含んでもよい。
そのうち、第1モールド化合物層350を形成するステップは以下を含み得る。すなわち、モールド化合物を提供し、そのうちモールド化合物は樹脂と粉状の二酸化シリコンを含む。モールド化合物を加熱して液体状態となす。液状のモールド化合物を金属載置板500の第１表面502の上に注入し、モールド化合物に高温と高圧下で第２導線層330、第２導電柱層340を被覆させ、並びに誘電材料層320の上に位置させる。モールド化合物を硬化させ、モールド化合物に第１モールド化合物層350を形成させるが、第１モールド化合物層350の形成のステップはこれに限定されるわけではない。
ステップＳ１１１８では、図１１Ｉに示されるように、第２導電柱層340を露出させる。本実施例では、第２導電柱層340の露出には、グラインド方式(Grinding)を利用して第１モールド化合物層350の一部分を除去して、第２導電柱層340の第１表面342を露出させる。好ましくは、これに限定されるわけではないが、第２導電柱層340の第１表面342を第１モールド化合物層350と事実上揃えて、同一表面のようにする。別の実施例においては、第１モールド化合物層350を形成すると同時に、第２導電柱層340を露出させることで、第１モールド化合物層３５０のどの部分も除去する必要がない。
ステップＳ１１２０では、図１１Ｊに示されるように、金属載置板500を除去する。本実施例では、金属載置板500の除去は、エッチング工程(Etching Process)或いは剥離工程(Debonding Process)を応用して達成するが、金属載置板500を除去する方法は物理工程、たとえば、載置板研磨を使用してもよく、ただしこれに限定されるわけではない。このほか、第１導線層300の線路とチップキャリアは直接露出してもよい。
ステップＳ１１２２では、図１１Ｋに示されるように、第１外接装置370を提供して第１導線層300の第２表面304上に設置並びに電気的に接続する。ある実施例において、第１外接装置370は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。
ステップＳ１１２４では、図１１Ｌに示されるように、第２モールド化合物層380を形成して第１外接装置370を被覆し並びに第１導線層300の第２表面304上に位置させる、そのうち、第１外接装置370は第２モールド化合物層380内に嵌設する。本実施例中、第２モールド化合物層380はトランスファーモールディング(Transfer Molding)を応用して、トップモールディング(Top Molding)のパッケージ技術で形成され、第２モールド化合物層380の材料は、ノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物とされ、高温高圧下で液体状態で第１外接装置370を被覆し並びに第１導線層300の第２表面304上に位置し、その硬化後に第２モールド化合物層380を形成する。第２モールド化合物層380もまた適当な充填剤、たとえば二酸化シリコンを含み得る。別の実施例においては、射出成形(Injection Molding)或いは圧縮成形(Compression Molding)或いは圧空成形のパッケージ技術により第２モールド化合物層380が形成される。
ステップＳ１１２６では、図１１Ｍに示されるように、複数の第１導電装置390が提供されて第２導電柱層340の上に設置される。そのうち、第１導電装置390の材質は、金属、たとえば銅とされ得る。本実施例中、第２導電柱層340の第１表面342もまたエッチングされて円弧形の凹面が形成され、それが第１導電装置390を固定するのに便利である効果を有するものとされるが、これに限定されるわけではない。
ステップＳ１１２８では、図１１Ｎに示されるように、第２外接装置400が提供され、複数の第１導電装置390の上に設置され並びに電気的に接続される。ある実施例において、第２外接装置400は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。
図１２Ａは本発明の第１実施例の別の後半パッケージ装置表示図である。本実施例では、上述のステップＳ１２２２の後に、さらに外接装置372が提供され、第１導線層300の第２表面304上に設置並びに電気的に接続される。その後、さらに上述の第１実施例の後半パッケージステップが実行されるが、これに限定されるわけではない。
図１２Ｂは本発明の第１実施例のまた別の後半パッケージ装置表示図である。本実施例では、上述のステップＳ１２２２の後に、さらに外接装置374が提供され、第１外接装置370上に設置並びに電気的に接続される。その後、さらに上述の第１実施例の後半パッケージステップが実行されるが、これに限定されるわけではない。
ここで特に説明を要することは、本発明は直接第１モールド化合物層を使用して周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとし、ゆえに、ソルダーマスク層を使用する工程ステップを省略でき、それは周知のボールグリッドアレイ開口の解析度が低くソルダーマスク層の膜厚が不均一である欠点を改善し、これにより、後半パッケージ工程の信頼度をアップする。
このほか、別の実施例中、図１３Ａの本発明の第１０実施例の後半パッケージ装置表示図に示されるように、第１導線層300の第２表面304は誘電材料層320より低く、第２導電柱層340の第１表面342は第１モールド化合物層350より低く、ゆえに、第１外接装置370の導電バンプと複数の第１導電装置390がいずれも誘電材料層320と第１モールド化合物層350が形成する凹溝中に嵌入し、電気的に接続、導通し、上述の凹溝の設計は、第１外接装置の導電バンプ或いは第１導電装置の水平方向移動の現象の発生を防止でき、ゆえに、各導電柱層の間のブリッジ接続、短絡の発生を防止する。このほか、第１導線層の第２表面或いは第２導電柱層の第１表面はエッチングされて円弧形の凹面を形成し、それが第１外接装置の導電ボール或いは第１導電装置を固定するのに便利な効果を有するものとされ、これにより、ボールグリッドアレイ開口の解析度をアップする。
同様に、ある実施例において、図１３Ｂに示される本発明の第２８実施例の後半パッケージ装置表示図に示されるように、第１導線層300の第２表面304が誘電材料層320より低く、並びに誘電材料層320が完全に第１導線層300の側壁を被覆し、第２導電柱層340の第１表面342は第１モールド化合物層350より低く、並びに、第１モールド化合物層350が完全に第２導電柱層340の側壁を被覆し、ゆえに、第１外接装置370の導電バンプと複数の第１導電装置390がいずれも誘電材料層320と第１モールド化合物層350の形成する凹溝中に嵌入し電気的接続、導通を形成し、上述の凹溝の設計は、第１外接装置の導電バンプ或いは第１導電装置の下向き移動の現象の発生を防止でき、ゆえに、各導電柱層の間のブリッジ接続、短絡の発生を防止する。このほか、第１導線層の第２表面或いは第２導電柱層の第１表面もまたエッチングされて円弧形の凹面を形成してもよく、それが第１外接装置の導電バンプ或いは第１導電装置を固定するのに便利な効果を有するものとされ、これにより、ボールグリッドアレイ開口の解析度をアップできる。
図１４は本発明の第４９実施例のパッケージ装置の表示図である。パッケージ装置90Ａは、第１導線層300’、誘電材料層320、第２導線層310’、第１導電柱層330’、及び第１モールド化合物層350を含む。第１導線層300’は互いに背向する第１表面302’と第２表面304’を具え、ある実施例では、第１導線層300’はパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含む。そのうち第１導線層層300’は誘電材料層320内に嵌設され、このほか、誘電材料層320は熱硬化型材料或いは感光型材料で形成され、その成分は、樹脂、窒化シリコン、或いは酸化シリコンとされ得るが、これに限定されるわけではない。第２導線層310’は第１導線層300’と誘電材料層320の上に設置される。第１導電柱層330’は第２導線層310’の上に設置され、ある実施例においては、第１導電柱層330’はパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、本実施例では、第１導電柱層330’はボールグリッドアレイ電極層とされる。そのうち第２導線層310’と第１導電柱層330’は第１モールド化合物層350内に嵌設される。このほか、第１モールド化合物層350はチップパッケージ用のモールド化合物とされ、第１モールド化合物層350はノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物を含むが、これに限定されるわけではない。
そのうち、第１導線層300’の第２表面304’は誘電材料層320より高いか高くなく、第１導電柱層330’は第１モールド化合物層350より高いか高くなく、本実施例では、第１導線層300’の第２表面304’が誘電材料層320と同一平面とされ、第１導電柱層330’の第１表面332’が第１モールド化合物層350と同一平面とされるが、これに限定されるわけではない。同様に、本実施例のその他の変化形態もまた、上述のパッケージ装置30Ｂからパッケージ装置80Ｈのパッケージ装置に類似するが、ここでは重複した説明は行わない。
ここで特に説明を要することは、本発明は直接誘電材料層を使用してビルドアップ技術による配線フローを実行して周知のモールド化合物基板構造の第１モールド化合物層の代わりとしており、それは周知の細い線路設計がさらに誘電材料層を使用してモールド化合物層と各導電層との間の結合力を増加する必要があり、そのために工程が複雑化し且つ製造コストが高くなった欠点を改善することができる。
ある実施例において、第２導線層310’の線幅は第１導電柱層330’の柱幅より大きくても大きくなくてもよい。本実施例中、第２導線層310’の線幅は第１導電柱層330’の柱幅より大きいが、これに限定されるわけではない。
しかし、本発明の第２導線層310’の線幅が第１導電柱層330’の柱幅より小さい時、後半パッケージのソルダーマスク層設計中、ソルダーマスクアラインメント(Solder Mask Alignment)の正確度の偏差を考慮しなくてはならず、第２導線層310’の線幅設計は、第１導電柱層330’の柱幅より大きくする必要があり、ゆえに、本実施例の構造は、パッケージ設計の整理の自由度を増加する。
このほか、本発明は直接に第１モールド化合物層を使用することで、周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとし、ゆえに、さらにソルダーマスク層を使用する工程を省略し、周知のボールグリッドアレイ開口の解析度が低くソルダーマスク層の膜厚の均一度が不良である欠点を改善し、これにより後半パッケージ工程の信頼度をアップする。
このほか、図１５は本発明の第４９実施例の後半パッケージ装置の表示図である。後半パッケージ装置90Ａ’は上述のパッケージ装置90Ａにさらに第１外接装置370、第２モールド化合物層380、複数の第１導電装置390及び第２外接装置400が加えられて形成される。第１外接装置370は第１導線層300’の第２表面304’の上に設置され並びに電気的に接続される。第２モールド化合物層380は、第１外接装置370と第１導線層300’の第２表面304’上に設置され、そのうち、第１外接装置370は第２モールド化合物層380内に嵌設される。複数の複数の第１導電装置390は第１導電柱層330’上に設置される。第２外接装置400は複数の第１導電装置390の上に設置並びに電気的に接続される。ある実施例において、第１外接装置370と第２外接装置400は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。同様に、本実施例のその他の変化形態の後半パッケージもまた、パッケージ装置90Ａの後半パッケージ工程に類似し、ここでは重複して説明しない。
図１６は本発明の第４９実施例のパッケージ装置製造方法のフローチャートであり、図１７Ａから図１７Ｍは本発明の第４９実施例のパッケージ装置の製造表示図である。そのパッケージ方法のステップは以下を含む。ステップＳ１７０２では、図１７Ａに示されるように、金属載置板500を提供し、それは互いに背向する第１表面502と第２表面504を具えている。
ステップＳ１７０４では、図１７Ｂに示されるように、第１導線層300’を金属載置板500の第１表面302の上に形成する。本実施例では、第１導線層300’は上述の第１導線層300に類似し、このほか 第１導線層300’は電気めっき(Electrolytic Plating)技術を応用して形成するが、ただし、これに限定されるわけではない。そのうち、第１導線層300’はパターン化導線層とされ、それは、少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、第１導線層300’の材質は金属、たとえば銅とされる。
ステップＳ１７０６では、図１７Ｃに示されるように、誘電材料層320を形成して第１導線層300’と金属載置板500の第１表面504を被覆する。本実施例では、誘電材料層320は感光型材料で形成され、その成分は、樹脂材料、窒化シリコン材料、或いは酸化シリコン材料とされ得るが、これに限定されるわけではない。
ここで特に説明を要することは、本発明は直接誘電材料層を使用してビルドアップ技術 による配線フローを行うことで、周知のモールド化合物基板構造の第１モールド化合物層の代わりとなし、それは周知の細い線路設計が、さらに誘電材料層を使用することで第１モールド化合物層と各導線層の間の結合力を増加する必要があるために、工程の複雑化とコストアップを招いた欠点を改善できる、ということである。
ステップＳ１７０８では、図１７Ｄに示されるように、第１導線層300’を露出させる。本実施例中、第１導線層300’の露出には、ホトリソグラフィー(Photolithography)とエッチング工程(Etching Process)を応用し、誘電材料層320の一部分を除去して、第１導線層300’を露出させるが、これに限定されるわけではない。
ステップＳ１７１０では、図１７Ｅに示されるように、第２導線層310’を第１導線層300’と誘電材料層320の上に形成する。本実施例中、第１導線層300’は上述の第２導線層310’と第１導電柱層330の組合せに類似し、このほか、第２導線層310’は、電気めっき(Electrolytic Plating)技術、無電解めっき(Electroless Plating)技術、スパッタ(Sputtering Coating)技術、或いは蒸着(Thermal Coating)技術により形成されるが、これに限定されるわけではない。そのうち、第２導線層310’はパターン化導線層とされ、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、並びに露出した第１導電柱層310の一端の上に対応するように形成され、第２導線層320の材質は、金属、たとえば銅とされる。
ステップＳ１７１２では、図１７Ｆに示されるように、第１導電柱層330’を第２導線層310’の上に形成する。本実施例において、第１導電柱層330’は上述の第１実施例の図３Ａの第２導電柱層340に類似し、このほか、第１導電柱層330’は電気めっき(Electrolytic Plating)技術、無電解めっき(Electroless Plating)技術、スパッタ(Sputtering Coating)技術、或いは蒸着(Thermal Coating)技術により形成され得るが、これに限定されるわけではない。そのうち、第１導電柱層330’はパターン化導線層とされ得て、それは少なくとも一つの線路或いは少なくとも一つのチップキャリアを含み、並びに第２導線層310’の上に対応するように形成され、第１導電柱層330’の材質は金属、たとえば銅とされる。
ステップＳ１７１４では、図１７Ｇに示されるように、第１モールド化合物層320を形成して第２導線層310’と第１導電柱層330’を被覆し、並びに誘電材料層320の上に配置し、そのうち、第２導線層310’と第１導電柱層330’は第１モールド化合物層320内に嵌設する。ある実施例では、第1モールド化合物層320はトランスファーモールディング(Transfer Molding)の技術を応用して、トップモールディング(Top Molding)、圧縮成形（Compression Molding)、射出成形（Injection Molding）或いは圧空成形のパッケージ技術で形成され、第１モールド化合物層350の材料は、ノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物とされ、高温と高圧の下で、液体状態で第２導線層310’、第１導電柱層330’及び誘電材料層320上を被覆し、その硬化後に第１モールド化合物層320を形成する。第１モールド化合物層350はまた、適当な充填剤、たとえば粉状の二酸化シリコンを含んでもよい。
そのうち、第1モールド化合物層320を形成するステップは以下を含み得る。すなわち、モールド化合物を提供し、そのうちモールド化合物は樹脂と粉状の二酸化シリコンを含みむ。モールド化合物を加熱して液体状態となす。液状のモールド化合物を金属載置板500の第１表面502の上に注入し、モールド化合物に高温と高圧下で第２導線層310’、第１導電柱層330’及び誘電材料層320上を被覆させる。モールド化合物を硬化させ、モールド化合物に第１モールド化合物層350を形成させるが、第１モールド化合物層350の形成のステップはこれに限定されるわけではない。
ステップＳ１７１６では、図１７Ｈに示されるように、第１導電柱層330’を露出させる。本実施例では、第１導電柱層330’の露出には、グラインド方式(Grinding)を利用して第１モールド化合物層350の一部分を除去して、第１導電柱層330’の第１表面332を露出させる。好ましくは、これに限定されるわけではないが、第１導電柱層330’の第１表面332第１導電柱層330’と第１モールド化合物層350とを事実上揃えて、同一表面のようにする。別の実施例においては、第１モールド化合物層350を形成すると同時に、第１導電柱層330’を露出させることで、第１モールド化合物層３５０のどの部分も除去する必要がない。
ステップＳ１７１８では、図１７Ｉに示されるように、金属載置板500を除去する。本実施例では、金属載置板500の除去は、エッチング工程(Etching Process)或いは剥離工程(Debonding Process)を応用して達成するが、金属載置板500を除去する方法は物理工程、たとえば、載置板研磨を使用してもよく、ただしこれに限定されるわけではない。このほか、第１導線層300’の線路とチップキャリアは直接露出してもよい。
ステップＳ１７２０では、図１７Ｊに示されるように、第１外接装置370を提供し、第１導線層300’の第１表面302’上に設置並びに電気的に接続する。ある実施例において、第１外接装置370は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。
ステップＳ１７２２では、図１７Ｋに示されるように、第２モールド化合物層380を形成して第１外接装置370を被覆し並びに第１導線層300’の第２表面302’上に位置させる、そのうち、第１外接装置370は第２モールド化合物層380内に嵌設する。本実施例中、第２モールド化合物層380はトランスファーモールディング(Transfer Molding)を応用して、トップモールディング(Top Molding)のパッケージ技術で形成され、第２モールド化合物層380の材料は、ノボリック樹脂、エポキシ樹脂、シリコン樹脂或いはその他の適当なモールド化合物とされ、高温高圧下で液体状態で第１外接装置370と第１導線層300’の第１表面302’上を被覆し、その硬化後に第２モールド化合物層380を形成する。第２モールド化合物層380もまた適当な充填剤、たとえば二酸化シリコンを含み得る。別の実施例においては、射出成形(Injection Molding)或いは圧縮成形(Compression Molding)或いは圧空成形のパッケージ技術により第２モールド化合物層380が形成される。
ステップＳ１７２４では、図１７Ｌに示されるように、複数の第１導電装置390が提供されて第１導電柱層330’上に設置される。そのうち、第１導電装置390の材質は、金属、たとえば銅とされ得る。本実施例中、第１導電柱層330’の第１表面332’もまたエッチングされて円弧形の凹面が形成され、それが第１導電装置390を固定するのに便利である効果を有するものとされるが、これに限定されるわけではない。
ステップＳ１７２６では、図１７Ｍに示されるように、第２外接装置400が提供され、複数の第１導電装置390の上に設置され並びに電気的に接続される。ある実施例において、第２外接装置400は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされ得るが、これに限定されるわけではない。
ここで特に説明を要することは、本発明は直接第１モールド化合物層を使用して周知のモールド化合物基板構造或いは埋め込みパターンめっきパッケージ構造のソルダーマスク層の代わりとし、ゆえに、ソルダーマスク層を使用する工程ステップを省略でき、それは周知のボールグリッドアレイ開口の解析度が低くソルダーマスク層の膜厚が不均一である欠点を改善し、これにより、後半パッケージ工程の信頼度をアップする。
以上は本発明の好ましい実施例の説明に過ぎず、並びに本発明を限定するものではなく、本発明に提示の精神より逸脱せずに完成されるその他の同等の効果の修飾或いは置換は、いずれも本発明の権利請求範囲内に属する。
１０ モールド化合物基板構造
１００ 第１導電柱層
１１０ 金属層
１２０ 第２導電柱層
１３０ モールド化合物層
１４０ 誘電材料層
１５０ 第３導電柱層
１６０ ソルダーマスク層
２０ 埋め込みパターンめっきパッケージ構造
２００ 第１導電柱層
２１０ 第２導電柱層
２２０ 誘電材料層
２３０ 第３導電柱層
２４０ 第１ソルダーマスク層
２５０ 第２ソルダーマスク層
２６０ 第１電極層
２７０ 第２電極層
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈ パッケージ装置
４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆ、４０Ｇ、４０Ｈ パッケージ装置
５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ パッケージ装置
６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ、６０Ｅ、６０Ｆ、６０Ｇ、６０Ｈ パッケージ装置
７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ、７０Ｅ、７０Ｆ、７０Ｇ、７０Ｈ パッケージ装置
８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ、８０Ｅ、８０Ｆ、８０Ｇ、８０Ｈ パッケージ装置
３０Ａ' パッケージ装置
９０Ａ、９０Ａ' パッケージ装置
３００、３００Ａ、３００' 第１導線層
３０２、３０２Ａ、３０２' 第１表面
３０４、３０４Ａ、３０４' 第２表面
３１０ 第１導電柱層
３１０' 第２導線層
３１０Ａ 第１導電柱層
３１０Ｂ 第２導線層
３１０Ｃ 第２導電柱層
３２０、３２０Ａ 誘電材料層
３３０ 第２導線層
３３０' 第１導電柱層
３３０Ａ 第３導線層
３３２' 第１表面
３４０ 第２導電柱層
３４０Ａ 第３導電柱層
３４２ 第１表面
３５０ 第１モールド化合物層
３６０ ソルダーマスク層
３７０ 第１外接装置
３７２、３７４ 外接装置
３８０ 第２モールド化合物層
３９０ 第１導電装置
４００ 第２外接装置
５００ 金属載置板
５０２ 第１表面
５０４ 第２表面
１００ 第１導電柱層
１１０ 金属層
１２０ 第２導電柱層
１３０ モールド化合物層
１４０ 誘電材料層
１５０ 第３導電柱層
１６０ ソルダーマスク層
２０ 埋め込みパターンめっきパッケージ構造
２００ 第１導電柱層
２１０ 第２導電柱層
２２０ 誘電材料層
２３０ 第３導電柱層
２４０ 第１ソルダーマスク層
２５０ 第２ソルダーマスク層
２６０ 第１電極層
２７０ 第２電極層
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈ パッケージ装置
４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆ、４０Ｇ、４０Ｈ パッケージ装置
５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ パッケージ装置
６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ、６０Ｅ、６０Ｆ、６０Ｇ、６０Ｈ パッケージ装置
７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ、７０Ｅ、７０Ｆ、７０Ｇ、７０Ｈ パッケージ装置
８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ、８０Ｅ、８０Ｆ、８０Ｇ、８０Ｈ パッケージ装置
３０Ａ' パッケージ装置
９０Ａ、９０Ａ' パッケージ装置
３００、３００Ａ、３００' 第１導線層
３０２、３０２Ａ、３０２' 第１表面
３０４、３０４Ａ、３０４' 第２表面
３１０ 第１導電柱層
３１０' 第２導線層
３１０Ａ 第１導電柱層
３１０Ｂ 第２導線層
３１０Ｃ 第２導電柱層
３２０、３２０Ａ 誘電材料層
３３０ 第２導線層
３３０' 第１導電柱層
３３０Ａ 第３導線層
３３２' 第１表面
３４０ 第２導電柱層
３４０Ａ 第３導電柱層
３４２ 第１表面
３５０ 第１モールド化合物層
３６０ ソルダーマスク層
３７０ 第１外接装置
３７２、３７４ 外接装置
３８０ 第２モールド化合物層
３９０ 第１導電装置
４００ 第２外接装置
５００ 金属載置板
５０２ 第１表面
５０４ 第２表面
Claims (56)
- パッケージ装置において、
互いに背向する第１表面と第２表面を具えた第１導線層と、
該第１導線層の該第１表面の上に設置される第１導電柱層と、
該第１導線層と該第１導電柱層が嵌設される誘電材料層と、
該第１導電柱層と該誘電材料層の上に設置される第２導線層と、
該第２導線層の上に設置される第２導電柱層と、
該第２導線層と該第２導電柱層が嵌設される第１モールディング化合物層と、
を含むことを特徴とする、パッケージ装置。 - 請求項１記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高くなく、該第２導電柱層は該第１モールディング化合物層より高くないことを特徴とする、パッケージ装置。
- 請求項２記載のパッケージ装置において、該誘電材料層は完全に該第１導線層の側壁を被覆し、該第１モールディング化合物層は完全に該第２導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高くなく、該第２導電柱層は該第１モールディング化合物層より高いことを特徴とする、パッケージ装置。
- 請求項４記載のパッケージ装置において、該誘電材料層は完全に該第１導線層の側壁を被覆し、該第１モールディング化合物層は部分的に該第２導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高く、該第２導電柱層は該第１モールディング化合物層より高くないことを特徴とする、パッケージ装置。
- 請求項６記載のパッケージ装置において、該誘電材料層は部分的に該第１導線層の側壁を被覆し、該第１モールディング化合物層は完全に該第２導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高く、該第２導電柱層は該第１モールディング化合物層より高いことを特徴とする、パッケージ装置。
- 請求項８記載のパッケージ装置において、該誘電材料層は部分的に該第１導線層の側壁を被覆し、該第１モールディング化合物層は部分的に該第２導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、ソルダーマスク層をさらに含み、該ソルダーマスク層は該第１導線層の該第２表面と該誘電材料層の上に設置され、並びに一部の該第１導線層と該誘電材料層を露出させることを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１導電柱層はさらに第１導電層、第２導電層、第３導電層を含み、該第１導電層は一つの導電柱層とされて該第１導線層の上に設置され、該第２導電層は一つの導線層とされて該第１導電層の上に設置され、該第３導電層は一つの導電柱層とされて、該第２導電層と該第２導線層の間に設置されることを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第２導線層の線幅は該第２導電柱層の柱幅より大きくないことを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第２導線層の線幅は該第２導電柱層の柱幅より大きいことを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第１外接装置と、
第２モールディング化合物層であって、該第１外接装置と該第１導線層の該第２表面上に設置され、そのうち、該第１外接装置が該第２モールディング化合物層内に嵌設される、上記第２モールディング化合物層と、
該第２導電柱層の上に設置される複数の第１導電装置と、
該複数の第１導電装置の上に設置されて該複数の第１導電装置に電気的に接続される第２外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項１記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第３外接装置と、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第４外接装置と、
第３モールディング化合物層であって、該第３外接装置、該第４外接装置と該第１導線層の該第２表面上に設置され、該第３外接装置と該第４外接装置は該第３モールディング化合物層内に嵌設される、上記第３モールディング化合物層と、
該第２導電柱層の上に設置される複数の第２導電装置と、
該複数の第２導電装置の上に設置され並びに該複数の該第２導電装置に電気的に接続される第５外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項１記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第６外接装置と、
該第６外接装置の上に設置されて該該第６外接装置に電気的に接続される第７外接装置と、
第４モールディング化合物層であって、該第６外接装置、該第７外接装置と該第１導線層の該第２表面上に設置され、該第６外接装置と該第７外接装置は該第４モールディング化合物層内に嵌設される、上記第４モールディング化合物層と、
該第２導電柱層の上に設置される複数の第３導電装置と、
該複数の第３導電装置の上に設置され並びに該複数の該第３導電装置に電気的に接続される第８外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項１記載のパッケージ装置において、該誘電材料層は熱硬化型材料或いは感光型材料で形成されることを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該誘電材料層は樹脂、窒化シリコン、或いは酸化シリコンで形成されることを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１導線層と該第２導電柱層は少なくとも一つの線路或いは少なくとも一つのチップキャリアを含むことを特徴とする、パッケージ装置。
- 請求項４記載のパッケージ装置において、該第１外接装置と該第２外接装置は、主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされることを特徴とする、パッケージ装置。
- 請求項１記載のパッケージ装置において、該第１モールディング化合物層はチップパッケージ用のモールディング化合物で形成され、それはノボリック樹脂、エポキシ樹脂、シリコン樹脂のいずれかを含むことを特徴とする、パッケージ装置。
- パッケージ装置の製造方法において、
互いに対向する第１表面と第２表面を有する金属載置板を提供する工程、
第１導線層を該金属載置板の該第１表面の上に形成する工程、
第１導電柱層を該第１導線層の上に形成する工程、
誘電材料層を該第１導線層、該第１導電柱層を被覆し、並びに該金属載置板の該第１表面上に位置するように形成し、該第１導線層と該第１導電柱層は該誘電材料層内に嵌設する工程、
該第１導電柱層を露出させる工程、
第２導線層を該第１導電柱層と該誘電材料層の上に形成する工程、
第２導電柱層を該第２導線層の上に形成する工程、
第１モールド化合物層形成して該第２導線層、該第２導電柱層を被覆し並びに該誘電材料層の上に位置させ、そのうち、該第２導線層と該第２導電柱層は該第１モールド化合物層内に嵌設する工程、
該第２導電柱層を露出させる工程、
該金属載置板を除去する工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項２２記載のパッケージ装置の製造方法において、さらに、
第１外接装置を該第１導線層の該第２表面上に設置し並びに該第１導線層と電気的に接続する工程、
第２モールディング化合物層を、該第１外接装置を被覆し並びに該第１導線層の該第２表面上に位置するように形成し、該第１外接装置を該第２モールディング化合物層内に嵌設する工程、
複数の第１導電装置を該第２導電柱層の上に設置する工程、
第２外接装置を該複数の第１導電装置の上に設置し並びに該複数の第１導電装置と電気的に接続する工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項２２記載のパッケージ装置の製造方法において、該第１モールディング化合物層を形成する工程は、
樹脂と粉状の二酸化シリコンを含有するモールディング化合物を提供する工程、
該モールディング化合物を加熱して液状となす工程、
該液状の該モールディング化合物を該金属載置板の該第１表面上に注入し、該モールディング化合物に高温高圧下で該第２導線層、該第２導電柱層を被覆させ並びに該誘電材料層の上に位置させる工程、及び、
該モールディング化合物を硬化させ、該モールディング化合物に該第１モールディング化合物層を形成させる工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項２３記載のパッケージ装置の製造方法において、該第１外接装置と該第２外接装置は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされることを特徴とする、パッケージ装置の製造方法。
- 請求項２２記載のパッケージ装置の製造方法において、該誘電材料層は熱硬化型材料で形成することを特徴とする、パッケージ装置の製造方法。
- 請求項２２記載のパッケージ装置の製造方法において、該誘電材料層は樹脂、窒化シリコン、或いは酸化シリコンで形成されることを特徴とする、パッケージ装置の製造方法。
- 請求項２２記載のパッケージ装置の製造方法において、該第１導線層と該第２導電柱層は少なくとも一つの線路或いは少なくとも一つのチップキャリアを含むことを特徴とする、パッケージ装置の製造方法。
- パッケージ装置において、
互いに背向する第１表面と第２表面を具えた第１導線層と、
該第１導線層が嵌設される誘電材料層と、
該第１導線層と該誘電材料層の上に設置される第２導線層と、
該第２導線層の上に設置される第１導電柱層と、
該第２導線層と該第１導電柱層が嵌設される第１モールディング化合物層と、
を含むことを特徴とする、パッケージ装置。 - 請求項２９記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高くなく、該第１導電柱層は該第１モールディング化合物層より高くないことを特徴とする、パッケージ装置。
- 請求項３０記載のパッケージ装置において、該誘電材料層は完全に該第１導線層の側壁を被覆し、該第１モールディング化合物層は完全に該第１導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高くなく、該第１導電柱層は該第１モールディング化合物層より高いことを特徴とする、パッケージ装置。
- 請求項３２記載のパッケージ装置において、該誘電材料層は完全に該第１導線層の側壁を被覆し、該第１モールディング化合物層は部分的に該第１導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高く、該第１導電柱層は該第１モールディング化合物層より高くないことを特徴とする、パッケージ装置。
- 請求項３４記載のパッケージ装置において、該誘電材料層は部分的に該第１導線層の側壁を被覆し、該第１モールディング化合物層は完全に該第１導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第１導線層の該第１表面は該誘電材料層より高く、該第１導電柱層は該第１モールディング化合物層より高いことを特徴とする、パッケージ装置。
- 請求項３６記載のパッケージ装置において、該誘電材料層は部分的に該第１導線層の側壁を被覆し、該第１モールディング化合物層は部分的に該第１導電柱層の側壁を被覆することを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、ソルダーマスク層をさらに含み、該ソルダーマスク層は該第１導線層の該第２表面と該誘電材料層の上に設置され、並びに一部の該第１導線層と該誘電材料層を露出させることを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第２導電柱層はさらに第１導電層、第２導電層、第３導電層を含み、該第１導電層は一つの導電柱層とされて該第１導線層の上に設置され、該第２導電層は一つの導線層とされて該第１導電層の上に設置され、該第３導電層は一つの導電柱層とされて、該第２導電層と該第１導電柱層の間に設置されることを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第２導線層の線幅は該第１導電柱層の柱幅より大きくないことを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第２導線層の線幅は該第１導電柱層の柱幅より大きいことを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第１外接装置と、
第２モールディング化合物層であって、該第１外接装置と該第１導線層の該第２表面上に設置され、そのうち、該第１外接装置が該第２モールディング化合物層内に嵌設される、上記第２モールディング化合物層と、
該第１導電柱層の上に設置される複数の第１導電装置と、
該複数の第１導電装置の上に設置されて該複数の第１導電装置に電気的に接続される第２外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項２９記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第３外接装置と、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第４外接装置と、
第３モールディング化合物層であって、該第３外接装置、該第４外接装置と該第１導線層の該第２表面上に設置され、該第３外接装置と該第４外接装置は該第３モールディング化合物層内に嵌設される、上記第３モールディング化合物層と、
該第１導電柱層の上に設置される複数の第２導電装置と、
該複数の第２導電装置の上に設置され並びに該複数の該第２導電装置に電気的に接続される第５外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項２９記載のパッケージ装置において、さらに、
該第１導線層の該第２表面上に設置されて該第１導線層に電気的に接続される第６外接装置と、
該第６外接装置の上に設置されて該該第６外接装置に電気的に接続される第７外接装置と、
第４モールディング化合物層であって、該第６外接装置、該第７外接装置と該第１導線層の該第２表面上に設置され、該第６外接装置と該第７外接装置は該第４モールディング化合物層内に嵌設される、上記第４モールディング化合物層と、
該第１導電柱層の上に設置される複数の第３導電装置と、
該複数の第３導電装置の上に設置され並びに該複数の該第３導電装置に電気的に接続される第８外接装置と、
を含むことを特徴とする、パッケージ装置。 - 請求項２９記載のパッケージ装置において、該誘電材料層は熱硬化型材料或いは感光型材料で形成されることを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該誘電材料層は樹脂、窒化シリコン、或いは酸化シリコンで形成されることを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第１導線層と該第１導電柱層は少なくとも一つの線路或いは少なくとも一つのチップキャリアを含むことを特徴とする、パッケージ装置。
- 請求項４２記載のパッケージ装置において、該第１外接装置と該第２外接装置は、主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされることを特徴とする、パッケージ装置。
- 請求項２９記載のパッケージ装置において、該第１モールディング化合物層はチップパッケージ用のモールディング化合物で形成され、それはノボリック樹脂、エポキシ樹脂、シリコン樹脂のいずれかを含むことを特徴とする、パッケージ装置。
- パッケージ装置の製造方法において、
互いに対向する第１表面と第２表面を有する金属載置板を提供する工程、
第１導線層を該金属載置板の該第１表面の上に形成する工程、
誘電材料層を形成して該第１導線層を被覆し並びに該金属載置板の該第１表面上に位置させ、該第１導線層を該誘電材料層内に嵌設する工程、
該第１導線層を露出させる工程、
第２導線層を該第１導線層と該誘電材料層の上に形成する工程、
第１導電柱層を該第２導線層の上に形成する工程、
第１モールディング化合物層を形成して該第２導線層と該第１導電柱層を被覆し並びに該誘電材料層の上に位置させ、該第２導線層と該第１導電柱層を該第１モールディング化合物層内に嵌設する工程、
該第１導電柱層を露出させる工程、及び、
該金属載置板を除去する工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項５０記載のパッケージ装置の製造方法において、さらに、
第１外接装置を該第１導線層の一つの表面上に設置し並びに該第１導線層と電気的に接続する工程、
第２モールディング化合物層を、該第１外接装置を被覆し並びに該第１導線層の該表面上に位置するように形成し、該第１外接装置を該第２モールディング化合物層内に嵌設する工程、
複数の第１導電装置を該第１導電柱層の上に設置する工程、
第２外接装置を該複数の第１導電装置の上に設置し並びに該複数の第１導電装置と電気的に接続する工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項５０記載のパッケージ装置の製造方法において、該第１モールディング化合物層を形成する工程は、
樹脂と粉状の二酸化シリコンを含有するモールディング化合物を提供する工程、
該モールディング化合物を加熱して液状となす工程、
該液状の該モールディング化合物を該金属載置板の該第１表面上に注入し、該モールディング化合物に高温高圧下で該第２導線層、該第１導電柱層と該誘電材料層上を被覆させる工程、及び、
該モールディング化合物を硬化させ、該モールディング化合物に該第１モールディング化合物層を形成させる工程、
を含むことを特徴とする、パッケージ装置の製造方法。 - 請求項５１記載のパッケージ装置の製造方法において、該第１外接装置と該第２外接装置は主動装置、従動装置、半導体チップ、フレキシブル回路板、或いはプリント回路板とされることを特徴とする、パッケージ装置の製造方法。
- 請求項５０記載のパッケージ装置の製造方法において、該誘電材料層は感光型材料で形成することを特徴とする、パッケージ装置の製造方法。
- 請求項５０記載のパッケージ装置の製造方法において、該誘電材料層は樹脂、窒化シリコン、或いは酸化シリコンで形成されることを特徴とする、パッケージ装置の製造方法。
- 請求項５０記載のパッケージ装置の製造方法において、該第１導線層と該第１導電柱層は少なくとも一つの線路或いは少なくとも一つのチップキャリアを含むことを特徴とする、パッケージ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103120747A TWI581386B (zh) | 2014-06-16 | 2014-06-16 | 封裝裝置及其製作方法 |
| TW103120747 | 2014-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016004994A true JP2016004994A (ja) | 2016-01-12 |
| JP6348054B2 JP6348054B2 (ja) | 2018-06-27 |
Family
ID=51751984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014245164A Active JP6348054B2 (ja) | 2014-06-16 | 2014-12-03 | パッケージ装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9370105B2 (ja) |
| EP (1) | EP2958141B1 (ja) |
| JP (1) | JP6348054B2 (ja) |
| CN (2) | CN105226043B (ja) |
| TW (1) | TWI581386B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101672641B1 (ko) * | 2015-07-01 | 2016-11-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| KR101706470B1 (ko) | 2015-09-08 | 2017-02-14 | 앰코 테크놀로지 코리아 주식회사 | 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법 |
| CN106992165B (zh) * | 2016-01-20 | 2019-08-30 | 恒劲科技股份有限公司 | 半导体基板及其制作方法 |
| TWI573502B (zh) * | 2016-01-20 | 2017-03-01 | 恆勁科技股份有限公司 | 基板結構及其製作方法 |
| TWI563602B (en) * | 2016-04-15 | 2016-12-21 | Phoenix Pioneer Technology Co Ltd | Method of fabricating a package substrate |
| US10651116B2 (en) * | 2016-06-30 | 2020-05-12 | Intel Corporation | Planar integrated circuit package interconnects |
| TWI660225B (zh) * | 2017-04-21 | 2019-05-21 | 新加坡商先進科技新加坡有限公司 | 製作在可佈線襯底上的顯示面板 |
| US11764076B2 (en) * | 2020-11-30 | 2023-09-19 | Qualcomm Incorporated | Semi-embedded trace structure with partially buried traces |
| CN114745862A (zh) * | 2021-01-07 | 2022-07-12 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
| TWI740767B (zh) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057079A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 多層配線基板の製造方法 |
| JPH11307937A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
| JP2000173949A (ja) * | 1998-12-09 | 2000-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法並びにめっき方法及び装置 |
| JP2002299819A (ja) * | 2001-04-03 | 2002-10-11 | Nec Corp | 多層プリント配線板の製造方法 |
| JP2003298232A (ja) * | 2002-04-02 | 2003-10-17 | Sony Corp | 多層配線基板の製造方法および多層配線基板 |
| JP2008016720A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2014007367A (ja) * | 2012-06-25 | 2014-01-16 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 多層電子支持構造体の層間の位置合わせ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW561805B (en) * | 2001-05-16 | 2003-11-11 | Unimicron Technology Corp | Fabrication method of micro-via |
| KR100394808B1 (ko) * | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
| TWI264094B (en) * | 2005-02-22 | 2006-10-11 | Phoenix Prec Technology Corp | Package structure with chip embedded in substrate |
| JP4787559B2 (ja) * | 2005-07-26 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TWI365024B (en) * | 2008-08-29 | 2012-05-21 | Unimicron Technology Corp | Printed circuit board and fabrication method thereof |
| KR20100065691A (ko) * | 2008-12-08 | 2010-06-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
| TW201041469A (en) * | 2009-05-12 | 2010-11-16 | Phoenix Prec Technology Corp | Coreless packaging substrate, carrier thereof, and method for manufacturing the same |
| KR101077380B1 (ko) * | 2009-07-31 | 2011-10-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US8569894B2 (en) * | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| US8709874B2 (en) * | 2010-08-31 | 2014-04-29 | Advanpack Solutions Pte Ltd. | Manufacturing method for semiconductor device carrier and semiconductor package using the same |
| TWI436464B (zh) * | 2011-01-13 | 2014-05-01 | Advanced Semiconductor Eng | 半導體封裝、基板及基板製造方法 |
| TWI475935B (zh) * | 2011-07-08 | 2015-03-01 | Unimicron Technology Corp | 無核心層之封裝基板及其製法 |
| TWI473551B (zh) * | 2011-07-08 | 2015-02-11 | Unimicron Technology Corp | 封裝基板及其製法 |
| TWI495051B (zh) * | 2011-07-08 | 2015-08-01 | Unimicron Technology Corp | 無核心層之封裝基板及其製法 |
| TWI497668B (zh) * | 2011-07-27 | 2015-08-21 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| KR102050476B1 (ko) * | 2012-09-28 | 2019-11-29 | 삼성전자주식회사 | 반도체 패키지 장치 |
| CN202940225U (zh) * | 2012-11-14 | 2013-05-15 | 日月光半导体（上海）股份有限公司 | 封装基板 |
| CN203277368U (zh) * | 2013-05-28 | 2013-11-06 | 欣兴电子股份有限公司 | 封装基板 |
-
2014
- 2014-06-16 TW TW103120747A patent/TWI581386B/zh active
- 2014-06-24 CN CN201410288574.3A patent/CN105226043B/zh active Active
- 2014-06-24 CN CN201811203567.3A patent/CN109065460B/zh active Active
- 2014-09-30 US US14/502,065 patent/US9370105B2/en active Active
- 2014-10-20 EP EP14189598.7A patent/EP2958141B1/en active Active
- 2014-12-03 JP JP2014245164A patent/JP6348054B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057079A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 多層配線基板の製造方法 |
| JPH11307937A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
| JP2000173949A (ja) * | 1998-12-09 | 2000-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法並びにめっき方法及び装置 |
| JP2002299819A (ja) * | 2001-04-03 | 2002-10-11 | Nec Corp | 多層プリント配線板の製造方法 |
| JP2003298232A (ja) * | 2002-04-02 | 2003-10-17 | Sony Corp | 多層配線基板の製造方法および多層配線基板 |
| JP2008016720A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2014007367A (ja) * | 2012-06-25 | 2014-01-16 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 多層電子支持構造体の層間の位置合わせ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226043A (zh) | 2016-01-06 |
| CN109065460B (zh) | 2021-04-06 |
| CN109065460A (zh) | 2018-12-21 |
| TW201601266A (zh) | 2016-01-01 |
| US9370105B2 (en) | 2016-06-14 |
| JP6348054B2 (ja) | 2018-06-27 |
| EP2958141A1 (en) | 2015-12-23 |
| US20150366064A1 (en) | 2015-12-17 |
| CN105226043B (zh) | 2018-11-20 |
| EP2958141B1 (en) | 2019-12-04 |
| TWI581386B (zh) | 2017-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6348054B2 (ja) | パッケージ装置及びその製造方法 | |
| JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
| US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| JP4568215B2 (ja) | 回路装置および回路装置の製造方法 | |
| TWI364101B (en) | Semiconductor package and a manufacturing method thereof | |
| US8438724B2 (en) | Method for producing substrate for mounting device and method for producing a semiconductor module | |
| JP6783840B2 (ja) | 半導体パッケージ基板製造方法、及び半導体パッケージ製造方法 | |
| CN106356340A (zh) | 半导体器件及其制造方法 | |
| US20110180933A1 (en) | Semiconductor module and semiconductor module manufacturing method | |
| TWI581690B (zh) | 封裝裝置及其製作方法 | |
| US10651160B2 (en) | Low profile integrated package | |
| US20160242285A1 (en) | Printed wiring board | |
| TW201601227A (zh) | 封裝方法 | |
| JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| WO2019007082A1 (zh) | 一种芯片封装方法 | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| CN110571201A (zh) | 一种高散热扇出型三维异构双面塑封结构及其制备方法 | |
| JP2009081310A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| US8999763B2 (en) | Package including an interposer having at least one topological feature | |
| JP2009182274A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| CN105489585B (zh) | 封装装置及其制作方法 | |
| TWI691062B (zh) | 基板結構及其製作方法 | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2016213372A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161013 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161108 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6348054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |