CN202940225U - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN202940225U
CN202940225U CN 201220601755 CN201220601755U CN202940225U CN 202940225 U CN202940225 U CN 202940225U CN 201220601755 CN201220601755 CN 201220601755 CN 201220601755 U CN201220601755 U CN 201220601755U CN 202940225 U CN202940225 U CN 202940225U
Authority
CN
China
Prior art keywords
layer
conductive pole
packaging
base plate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220601755
Other languages
English (en)
Inventor
王德峻
黄建华
罗光淋
方仁广
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN 201220601755 priority Critical patent/CN202940225U/zh
Application granted granted Critical
Publication of CN202940225U publication Critical patent/CN202940225U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本实用新型公开一种封装基板,所述封装基板包含:一第一介电层;至少一第一导电柱,形成于所述第一介电层内;一种子层,覆盖于所述第一介电层的一上表面,并对应所述第一导电柱形成至少一开口;一第一电路层,形成于所述种子层上,并通过所述开口与所述第一导电柱电性连接,且所述第一电路层与所述种子层对应排列设置。

Description

封装基板
技术领域
本实用新型涉及一种封装基板,特别是有关于一种可增加层间导通孔结合可靠度的封装基板。
背景技术
现今,半导体封装产业为了满足各种高密度及微型化的封装需求,以供更多有源、无源元件及电路载接,半导体封装亦逐渐由双层电路发展出多层电路板(multi-layer circuit board),在有限空间下利用层间连接技术(Interlayerconnection)以扩大半导体封装基板(substrate)上可供运用的电路布局面积,以达到高电路密度之积体电路需要,降低封装基板的厚度,以在相同基板单位面积下容纳更大量的电路及电子元件。
一般多层电路封装基板主要由多个电路层(circuit layer)及多个介电层(dielectric layer)交替迭合所构成。通常电路层是由铜箔层电镀搭配图案化光刻胶的工艺所制成;而介电层形成于电路层之间,用以保护并隔开各个电路层;且各电路层可通过介电层中的导电柱而彼此电性连接。在一现有电路层制作工艺中,为了电镀上铜箔作为电路层,在介电层上通常先形成一厚度较薄的种子层(由次微米级的导电粒子所组成,一般是由金属粒子所组成),其可利用无电镀(化学镀)、物理沉积或溅镀等方式形成。之后,再利用电镀的方式和图案化光刻胶层在所述种子层上以形成电镀铜为电路层;接着,同样再利用电镀方式和导电柱图案光刻胶层,在电路层上以形成至少一导电柱。
在上述的电路基板中,虽然种子层与电路层及导电柱的材质可以均为铜,但以微结构的角度而言,种子层是由次微米级的导电粒子所组成,其微结构可能受温度变化的影响而产生变化进而强度会改变。因此当电路基板在后续封装工艺及最终产品的使用状态时,所产生的热效应会导致种子层与电路层及导电柱接触的部分受到热应力(thermal stress)的破坏而易产生剥离或裂缝。而上述的剥离或裂缝现象会造成导电柱和电路层间接触不良,容易造成二者之间电性连接劣化,进而降低电路基板的结构可靠度(reliability)。
故,有必要提供一种封装基板及其制造方法,以解决现有技术所存在的问题。
实用新型内容
有鉴于此,本实用新型提供一种封装基板,以解决现有技术所存在的电路基板结构可靠度的问题。
本实用新型的主要目的在于提供一种封装基板,其利用种子层在和导电柱连接的位置处形成一开口,进而使得电路层及导电柱之间的电性连接结构更可靠,并可以确保后续芯片的信号传输效果。
为达成本实用新型的前述目的,本实用新型一实施例提供一种封装基板,其中所述封装基板包含:一第一介电层、至少一第一导电柱、一种子层及一第一电路层。所述第一导电柱形成于所述第一介电层内。所述种子层覆盖于所述第一介电层的一上表面,并对应所述第一导电柱形成至少一开口。所述第一电路层形成于所述种子层上,并通过所述开口与所述第一导电柱电性连接,且所述第一电路层与所述种子层对应排列设置。
与现有技术相比较,本实用新型的封装基板,这样不但可使电路层及导电柱之间的电性连接结构更可靠,还可以确保芯片的信号传输效果。
为让本实用新型的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
附图说明
图1是本实用新型一实施例封装基板的剖面示意图。
图2是本实用新型另一实施例封装基板的剖面示意图。
图3A-3G是以剖面示意图的方式表示本实用新型一实施例制造方法的步骤。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂,下文特举本实用新型较佳实施例,并配合附图,作详细说明如下。再者,本实用新型所提到的方向用语,例如「上」、「下」、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「倾面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本实用新型,而非用以限制本实用新型。
请参照图1所示,本实用新型一实施例的封装基板1主要包含:一第一介电层10a、至少一第一导电柱11a、一第二电路层12、一种子层13’、一第一电路层14、一第二介电层10b及至少一第二导电柱11b。所述第一导电柱11a形成于所述第一介电层10a内。所述第二电路层12形成于所述第一介电层10a的一下表面,并与所述第一导电柱11a电性连接。所述种子层13’覆盖于所述第一介电层10a的一上表面,并对应所述第一导电柱11a形成至少一开口130。所述第一电路层14形成于所述种子层13’上,并通过所述开口130与所述第一导电柱11a电性连接,且所述第一电路层14与所述种子层13’对应排列设置。所述第二介电层10b覆盖于所述第一介电层10a及所述第一电路层14上。所述第二导电柱11b形成于第二介电层10b内,并与所述第一电路层14电性连接。
请再参照图1所示,本实施例的第一介电层10a的材料可为绝缘树脂材料,例如玻璃纤维层经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化胶片(B-stage prepreg),其利用其在高温高压中的再熔胶以及流胶特性,压合在一承载板或工作台上,接着再次加热固化即可得到所述第一介电层10a,所述第一介电层10a的高度约介于30至150微米之间,但并不限于此。
在本实施例中,所述至少一第一导电柱11a是预先以电镀搭配图案化光刻胶的工艺形成的,接着才被包埋在所述第一介电层10a内,所述第一导电柱11a的横截面的形状可选自圆形,三角形或多边形等,其表面可用作打线表面、植球表面或是层间导通;再者,所述第一介电层10a的一表面(如下表面)可选择以类似工艺预先形成所述第二电路层12。所述第一介电层10a及第一导电柱11a的材质例如为铜、镍、金、银或铝等,但并不限于此。所述第一导电柱11a的高度约介于20至100微米之间,但并不限于此。所述第二电路层12的厚度通常明显小于所述第一导电柱11a的高度。所述第二电路层12在此可做为一外电路层,并与所述第一导电柱11a电性连接。
在本实施例中,所述种子层13’由次微米级的导电粒子所组成,一般是由金属粒子所组成,例如为铜,及所述种子层13’的厚度等于或小于1微米。所述种子层13’是以无电镀(化学镀)、物理沉积或溅镀等方式形成覆盖于所述第一介电层10a上,并对应所述第一导电柱11a形成至少一开口130。所述开口130的面积可以等于或小于所述第一导电柱11a的横截面积。
在本实施例中,所述第一电路层14是以电镀搭配图案化光刻胶的工艺形成于所述种子层13’上,并通过所述开口130与所述第一导电柱11a电性连接。所述第一电路层14的材质例如为铜、镍、金、银或铝等,但并不限于此。
在本实施例中,相似的,所述第二介电层10b的材料同样可为绝缘树脂材料,例如玻璃纤维层经过含浸环氧树脂并干燥硬化后所制成的B阶化胶片,其利用其在高温高压中的再熔胶以及流胶特性,压合在所述第一电路层14及第一介电层10a上,接着再次加热固化即可得到所述第二介电层10b,所述第二介电层10b的高度大致相同于所述第一介电层10a,但并不限于此。
在本实施例中,所述至少一第二导电柱11b形成于所述第二介电层10b内,并与所述第一电路层14电性连接。所述第二导电柱11b是预先以电镀搭配图案化光刻胶的工艺形成在所述第一电路层14上,再受所述第二介电层10b所覆盖,但所述第二导电柱11b的一端(顶端)露出所述第二介电层10b外。所述第二导电柱11b的高度及直径与所述第一导电柱11a大致相同,但并不限于此。所述第二导电柱11b的横截面的形状可选自圆形,三角形或多边形等,其表面可用作打线表面、植球表面或是层间导通;
请参照图2所示,其揭示本实用新型另一实施例封装基板的剖面示意图,图2的封装基板2基本上相似于图1的封装基板1,但图2的封装基板2是进一步形成另一组的种子层13’、第一电路层14、第二导电柱11b及第二介电层10b于原本的所述第二介电层10b上,以便达到增层目的,例如可形成具有三层或以上电路的封装基板2构造。
本实用新型图1及图2的封装基板1、2利用所述种子层13’在和第一导电柱11a连接的位置处形成一开口130,进而使得所述第一电路层14及第一导电柱11a之间的电性连接结构更可靠,并可以确保后续芯片的信号传输效果。
本实用新型将于下文利用图3A至3G逐一详细说明,本实用新型一实施例封装基板1的制造方法,其主要包含下列步骤:
首先,请参照图3A所示,在一步骤(a)中,提供一第一介电层10a,所述第一介电层10a中预先具有至少一第一导电柱11a,及所述第一介电层10a的一表面(如下表面)预先形成一第二电路层12,此处,所述第二电路层12及第一导电柱11a的形成方法可以是通过一具有铜箔的载板通过图案化工艺及蚀刻铜箔的方式来形成,当然,也可以直接在所述具有铜箔的载板上形成第一导电柱11a,之后去除载板,即形成一所述第一介电层10a中预先具有至少一第一导电柱11a的结构;
接着,请参照图3B所示,在一步骤(b)中,于所述第一介电层10a上形成一种子层13,然后,在一步骤(c)中,通过激光(laser)I1照射所述种子层13,使所述种子层13对应所述第一导电柱11a形成至少一开口130;
之后,如图3C所示,在一步骤(d)中,利用一图案化的光刻胶层(photoresist)15,在所述种子层13上电镀形成一第一电路层14,所述第一电路层14形成在所述光刻胶层15曝露出的种子层13表面上,所述第一电路层14通过所述开口130与所述第一导电柱11a电性连接;
然后,请参照图3D所示,移除所述光刻胶层15;
随后,如图3E所示,在一步骤(d1)中,再利用另一图案化的光刻胶层16于所述第一电路层14上电镀形成至少一第二导电柱11b;
接着,请参照图3F,移除所述光刻胶层16;
之后,请参照图3G所示,在一步骤(e)中,以适当的蚀刻液来移除未被所述第一电路层14覆盖的所述种子层13,以形成图案化的种子层13’,亦即仅留下被所述第一电路层14覆盖的种子层13’;以及
最后,请参照图1所示,在一步骤(e1)中,形成一第二介电层10b覆盖于所述第一介电层10a及所述第一电路层14上,并包覆所述第二导电柱11b。如此,即可制作完成一封装基板1。所述步骤(e1)也可在所述步骤(d1)之后及步骤(e)之前实施。
请参照图2所示,本实用新型亦可选择性重复上述图3B的步骤(b)、(c)形成又一具有开口130的种子层13’于所述第二介电层10b上,并重复接下来的图3C至3G及图1的步骤(d)~(e1)以达到增层的目的,如此即可形成具有三层或以上电路的封装基板2。
如上所述,本实用新型利用一封装基板1及其制造方法,去除介于所述第一电路层14及所述第一导电柱11a之间的所述种子层13部份,以避免发生现有种子层较薄弱的电性结构容易受到热膨胀问题,从而破坏电路层与导电柱之间的连接可靠度,因而本实用新型可以利用所述种子层13’的开口130来顺利解决电路基板的第一电路层14及第一导电柱11a之间的电性连接结构可靠度的问题。
本实用新型已由上述相关实施例加以描述,然而上述实施例仅为实施本实用新型的范例。必需指出的是,已公开的实施例并未限制本实用新型的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (8)

1.一种封装基板,其特征在于:所述封装基板包含:
一第一介电层;
至少一第一导电柱,形成于所述第一介电层内;
一种子层,覆盖于所述第一介电层的一上表面,并对应所述第一导电柱形成至少一开口;以及
一第一电路层,形成于所述种子层上,并通过所述开口与所述第一导电柱电性连接,且所述第一电路层与所述种子层对应排列设置。
2.如权利要求1所述的封装基板,其特征在于:所述开口的面积等于或小于所述第一导电柱的横截面积。
3.如权利要求1所述的封装基板,其特征在于:所述开口为激光烧灼开口。
4.如权利要求1所述的封装基板,其特征在于:所述种子层的厚度等于或小于1微米。
5.如权利要求1所述的封装基板,其特征在于:所述的封装基板另包含:
一第二介电层,覆盖于所述第一介电层及所述第一电路层上;以及
至少一第二导电柱,形成于第二介电层内,并与所述第一电路层电性连接。
6.如权利要求1或5所述的封装基板,其特征在于:所述第一导电柱及所述第二导电柱的高度介于20至100微米之间。
7.如权利要求1或5所述的封装基板,所述第一导电柱或所述第二导电柱的横截面的形状选自圆形,三角形或多边形。
8.如权利要求1所述的封装基板,其特征在于:所述的封装基板另包含一第二电路层,形成于所述第一介电层的一下表面,并与所述第一导电柱电性连接。
CN 201220601755 2012-11-14 2012-11-14 封装基板 Expired - Fee Related CN202940225U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220601755 CN202940225U (zh) 2012-11-14 2012-11-14 封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220601755 CN202940225U (zh) 2012-11-14 2012-11-14 封装基板

Publications (1)

Publication Number Publication Date
CN202940225U true CN202940225U (zh) 2013-05-15

Family

ID=48324450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220601755 Expired - Fee Related CN202940225U (zh) 2012-11-14 2012-11-14 封装基板

Country Status (1)

Country Link
CN (1) CN202940225U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931168A (zh) * 2012-11-14 2013-02-13 日月光半导体(上海)股份有限公司 封装基板及其制造方法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931168A (zh) * 2012-11-14 2013-02-13 日月光半导体(上海)股份有限公司 封装基板及其制造方法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法

Similar Documents

Publication Publication Date Title
US20230197574A1 (en) Embedded bridge with through-silicon vias
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
JP3015712B2 (ja) フィルムキャリアおよびそれを用いてなる半導体装置
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
US8618424B2 (en) Multilayer wiring substrate and method of manufacturing the same
US20150189738A1 (en) Flexible printed circuit board and method for manufacturing same
CN103794515B (zh) 芯片封装基板和结构及其制作方法
US9142472B2 (en) Integrated circuit and method of making
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
US20210273036A1 (en) In-plane inductors in ic packages
CN102779808B (zh) 集成电路封装和封装方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR20120095357A (ko) 전자 디바이스, 전자 장치, 전자 디바이스 제조 방법
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
WO2011041934A1 (zh) 半导体承载结构
US7262368B2 (en) Connection structures for microelectronic devices and methods for forming such structures
US20130029500A1 (en) Connector and fabrication method thereof
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
CN105323948B (zh) 中介基板及其制造方法
US20110214913A1 (en) Electro device embedded printed circuit board and manufacturng method thereof
US9466543B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
CN202940225U (zh) 封装基板
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee before: Advanced Semiconductor (Shanghai), Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20201114

CF01 Termination of patent right due to non-payment of annual fee