TWI581690B - 封裝裝置及其製作方法 - Google Patents

封裝裝置及其製作方法 Download PDF

Info

Publication number
TWI581690B
TWI581690B TW103146322A TW103146322A TWI581690B TW I581690 B TWI581690 B TW I581690B TW 103146322 A TW103146322 A TW 103146322A TW 103146322 A TW103146322 A TW 103146322A TW I581690 B TWI581690 B TW I581690B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
conductive pillar
mold compound
wire
Prior art date
Application number
TW103146322A
Other languages
English (en)
Other versions
TW201625100A (zh
Inventor
曾昭崇
許詩濱
劉晉銘
許哲瑋
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103146322A priority Critical patent/TWI581690B/zh
Priority to US14/725,447 priority patent/US9583436B2/en
Publication of TW201625100A publication Critical patent/TW201625100A/zh
Application granted granted Critical
Publication of TWI581690B publication Critical patent/TWI581690B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

封裝裝置及其製作方法
本發明是有關於一種封裝裝置及其製作方法，特別是有關於一種半導體封裝裝置及其製作方法。
在新一代的電子產品中，不斷追求更輕薄短小，更要求產品具有多功能與高性能，因此，積體電路(Integrated Circuit,IC)必須在有限的區域中容納更多電子元件以達到高密度與微型化之要求，為此電子產業開發新型構裝技術，將電子元件埋入基板中，大幅縮小構裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(Build-Up)增加佈線面積，以符合輕薄短小及多功能的潮流趨勢。
積體電路(Integrated Circuit,IC)的封裝技術在高階技術的需求下，絕大部分的高階晶片皆採用覆晶封裝(Flip Chip,FC)形成，特別是在一種晶片尺寸封裝(Chip Scale Package,CSP)為目前積體電路基板適用在封裝方式的主流產品，其主要應用於智慧型手機、平板、網通、筆記型電腦等產品，需要在高頻高速下運作及需要輕薄短小之積體電路封裝。對於封裝用之承載板而言，則朝向細線路間距、高密度、薄型化、低成本化與高電氣特性發展。
圖1為傳統之玻璃纖維基板封裝結構。玻璃纖維基板封裝結構10A包括有玻璃纖維基板100A，其中玻璃纖維基板100A係經由雷射鑽孔(Laser Via)而形成凹槽110A與複數個導通孔120A，電子元件130A固定在凹槽110A中，導電柱層140A設置在部份之導通孔120A中，第一導電層142A、144A分別設置在玻璃纖維基板100A上且與導電柱層140A電性導通，絕緣層150A覆蓋凹槽110A與電子元件130A，並再經由雷射鑽孔而形成複數個導通孔 120A，第二導電層146A、148A設置在絕緣層150A之上且經由導電柱層140A與與電子元件130A及第一導電層142A、144A電性導通。
然而，上述玻璃纖維基板封裝結構，使用玻璃纖維材質作為基板之成本過高，且將玻璃纖維基板薄型化易產生翹曲變形，並且固有基材內含有玻璃纖維材質會增加雷射鑽孔難度，造成雷射鑽孔之孔型不佳而無法滿足細線路要求，進而佈線較為麻煩，而反覆利用雷射鑽孔技術來形成雷射盲埋孔之疊層結構，其加工時間長且製程複雜，造成玻璃纖維基板封裝結構不具產業優勢。
本發明提出一種封裝裝置及其製作方法，係使用介電材料層或鑄模化合物層(Molding Compound Layer)作為無核心基板(Coreless Substrate)之主體材料，並電鍍導電柱層作電性導通，且於無核心基板製作中以點膠製程(Dispense Process)或印刷製程(Print Process)形成導電膠層，再將內接元件(Internal Component)藉由導電膠層固定且內埋於無核心基板之內，形成簡單內埋內接元件之無核心基板結構，其具有剛性佳且易薄型化之功效。
另外，直接使用介電材料層進行增層技術佈線流程以取代鑄模化合物基板結構的第一鑄模化合物層，以改善細線路設計時還必須使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複的缺點。
另外，還可直接使用第一鑄模化合物層來取代鑄模化合物基板結構或埋入式圖案電鍍封裝結構的防焊層，以避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的低解析度與防焊層的膜層厚度不均勻的缺點，進而提升後段封裝製程的可靠度。
在本發明一實施例中提出一種封裝裝置，包含一第一導線層、一第一導電柱層設置於第一導線層上、一第一導電膠層設置於第一導線層上、一內接元件具有一第一導電極層與一第二導電極層，其中第一導電極層設置並電性連結於第一導電膠層上、一第二導電柱層設置於內接元件之第二導電極層上、一第一鑄模化 合物層，以及一第二導線層設置於第一導電柱層、第二導電柱層與第一鑄模化合物層上。。其中，第一導線層、第一導電柱層、第一導電膠層、內接元件與第二導電柱層嵌設於第一鑄模化合物層內。
進一步，上述封裝裝置之第一導電柱層係可由二層(或多層)導電柱層所組成，且此多層導電柱層的線寬可依需要設計為相等或不等線寬。
進一步，上述封裝裝置之第一導電膠層，其可由二層(或多層)導電膠層所形成，且此多層導電膠層的線寬可依需要設計為相等或不等線寬。
進一步，上述封裝裝置之第一鑄模化合物層，其係為一介電材料層。
進一步，上述封裝裝置之第一鑄模化合物層，其可由二層(或多層)介電材料層所組成，其中，第一導線層嵌設於第一介電材料層內，第一導電膠層、內接元件、第一導電柱層與第二導電柱層嵌設於第二介電材料層內。
在本發明一實施例中提出一種封裝裝置之製作方法，其步驟包含：提供一承載板；形成一第一導線層於承載板上；形成一第一導電柱層於第一導線層上；形成一第一導電膠層於第一導線層上；提供一內接元件，其具有一第一導電極層與一第二導電極層，藉由第一導電極層電性連結於第一導電膠層；形成一第二導電柱層於內接元件之第二導電極層上；形成一第一鑄模化合物層於承載板上並包覆第一導線層、第一導電柱層、第一導電膠層、內接元件與第二導電柱層；露出第一導電柱層與第二導電柱層；形成一第二導線層於第一導電柱層、第二導電柱層與第一鑄模化合物層上；移除承載板。
上述封裝裝置之製作方法更包含：形成一第三導電柱層於第一導電柱層上，且包覆於第一鑄模化合物層中；以及露出第三導電柱層的一端面以與該第二導線層連接。其中第三導電柱層之線寬可依需要設計為大於、小於或等於第一導電柱層之線寬。上述封裝 裝置之製作方法所述之第一導電膠層，其可藉由形成二層(或多層)導電膠層的方法所形成。其中多層導電膠的線寬可彼此設計成相等或不等線寬。
在本發明另一實施例中提出一種封裝裝置之製作方法，其步驟包括：提供一承載板；形成一第一導線層於承載板上；形成一第一鑄模化合物層於承載板上並包覆第一導線層；露出第一導線層；形成一第一導電膠層於第一導線層上且嵌設於第一鑄模化合物層內；形成一第二導電膠層於第一導電膠層上；形成一第一導電柱層於第一導線層上且嵌設於第一鑄模化合物層內；形成一第二導電柱層於第一導電柱層上；形成一第三導電柱層於第二導電柱層上；提供一內接元件，其具有一第一導電極層與一第二導電極層，藉由第一導電極層電性連結於第二導電膠層上；形成一第四導電柱層於內接元件之第二導電極層上；形成一第二鑄模化合物層於第一鑄模化合物層上並包覆第二導電膠層、第二導電柱層、第三導電柱層、內接元件與第四導電柱層；露出第三導電柱層與第四導電柱層；形成一第二導線層於第三導電柱層、第四導電柱層與第二鑄模化合物層上；移除承載板。其中第一導電柱層之線寬可依需要設計為大於、小於或等於第二導電柱層之線寬。
10A‧‧‧玻璃纖維基板封裝結構
100A‧‧‧玻璃纖維基板
110A‧‧‧凹槽
120A‧‧‧導通孔
130A‧‧‧電子元件
140A‧‧‧導電柱層
142A、144A‧‧‧第一導電層
146A、148A‧‧‧第二導電層
150A‧‧‧絕緣層
20、30、40、50、60、80、100、110‧‧‧封裝裝置
200、400‧‧‧第一導線層
210、410‧‧‧第一導電柱層
212、460‧‧‧第三導電柱層
214‧‧‧第四導電柱層
216A‧‧‧第五導電柱層
216B‧‧‧第六導電柱層
220、440‧‧‧第一導電膠層
222‧‧‧第二導電膠層
224‧‧‧第三導電膠層
230、450‧‧‧內接元件
232、452‧‧‧第一導電極層
234、454‧‧‧第二導電極層
240、430‧‧‧第二導電柱層
250、470‧‧‧第一鑄模化合物層
252‧‧‧第二鑄模化合物層
254‧‧‧第三鑄模化合物層
260、420‧‧‧第二導線層
270‧‧‧第一介電材料層
272‧‧‧第二介電材料層
300‧‧‧承載板
480‧‧‧第三導線層
步驟2202-步驟2220
步驟2402-步驟2422
步驟2202-步驟2220
步驟2402-步驟2422
步驟2602-步驟2622
步驟2802-步驟2824
步驟3002-步驟3030
步驟3202-步驟3230
步驟3702-步驟3724
X、Y‧‧‧間距
圖1為傳統之玻璃纖維基板封裝結構。
圖2為本發明第一實施例之封裝裝置示意圖。
圖3為本發明第二實施例之封裝裝置示意圖。
圖4為本發明第三實施例之封裝裝置示意圖。
圖5需本發明第四實施例之封裝裝置示意圖。
圖6為本發明第五實施例之封裝裝置示意圖。
圖7為本發明第六實施例之封裝裝置示意圖。
圖8為本發明第一實施例之封裝裝置製作方法流程圖。
圖9A至圖9I為本發明第一實施例之封裝裝置製作示意圖。
圖10為本發明第二實施例之封裝裝置製作方法流程圖。
圖11A至圖11H為本發明第二實施例之封裝裝置製作示意圖。
圖12為本發明第四實施例之封裝裝置製作方法流程圖。
圖13A至圖13H為本發明第四實施例之封裝裝置製作示意圖。
圖14為本發明第五實施例之封裝裝置製作方法流程圖。
圖15A至圖15G為本發明第四實施例之封裝裝置製作示意圖。
圖16為本發明第六實施例之封裝裝置製作方法流程圖。
圖17A至圖17L為本發明第七實施例之封裝裝置製作示意圖。
圖18為本發明第七實施例之另一封裝裝置製作方法流程圖。
圖19A至圖19D為本發明第七實施例之另一封裝裝置製作示意圖。
圖20為本發明第八實施例之封裝裝置製作方法流程圖。
圖21A至圖21I為本發明第八實施例之封裝裝置製作示意圖。
圖22為本發明第九實施例之封裝裝置示意圖。
圖23為本發明第十實施例之封裝裝置示意圖。
圖2為本發明第一實施例之封裝裝置示意圖。封裝裝置20，包含一第一導線層200、一第一導電柱層210、一第一導電膠層220、一內接元件230、一第二導電柱層240、一第一鑄模化合物層250以及一第二導線層260。
第一導電柱層210設置於第一導線層200上。第一導電膠層220設置於第一導線層200上，其中第一導電膠層220可以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，但不以此為限。內接元件230具有一第一導電極層232與一第二導電極層234，其中第一導電極層232設置並電性連結於第一導電膠層220上，而內接元件230可為一主動元件、一被動元件或一半導體晶片，但不以此為限。第二導電柱層240設置於內接元件230之第二導電極層234上。
其中，第一導線層200、第一導電柱層210、第一導電膠層220、內接元件230與第二導電柱層240嵌設於第一鑄模化合物層250內，而第一鑄模化合物層250可為一晶片封裝用之鑄模化合物 (Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。第二導線層260設置於第一導電柱層210、第二導電柱層240與第一鑄模化合物層250上，其中第一導線層200與第二導線層260包含至少一走線或至少一晶片座，但不以此為限。
如圖2所示，第一導電膠層220係由兩個導電膠所形成，其中心點之間距為X；第一導電極層232係由兩個導電極所形成其中心點之間距為Y。其中兩個導電膠中心點之間距X可依需求設計成大於、等於或小於兩個導電極中心點之間距Y。當間距X大於間距Y時，其目在於內接元件230下方更具有容納走線的設計；而當間距X小於間距Y時，其目的為增加在導電膠外圍線路的設計，但不以此為限。
圖3為本發明第二實施例之封裝裝置示意圖。封裝裝置30類似於本發明第一實施例之封裝裝置20的結構。其差異在於封裝裝置30係藉由一第三導電柱層212與一第四導電柱層214來取代封裝裝置20之第一導電柱層210，而第三導電柱層212設置於第一導線層200上，第四導電柱層214之兩端分別設置於第三導電柱層212與第二導線層260上，其中第三導電柱層212與第四導電柱層214可為一矩形體導電柱層或一圓形體導電柱層或多邊形體導電柱層，但不以此為限。在不同實施例中，第三導電柱層212之線寬可依需求設計成大於、等於或小於第四導電柱層214之線寬。在圖3中所繪示的為第三導電柱層212之線寬大於第四導電柱層214之線寬。
圖4為本發明第三實施例之封裝裝置示意圖。封裝裝置40類似於本發明第二實施例之封裝裝置30的結構。其差異在於封裝裝置40係藉由一第五導電柱層216A與一第六導電柱層216B來取代封裝裝置30之第三導電柱層212。而第五導電柱層216A設置於第一導線層200上，第六導電柱層216B之兩端分別設置於第五導電柱層216A與第四導電柱層214上，其中第五導電柱層216A與 第六導電柱層216B可為一矩形體導電柱層或一圓形體導電柱層或一多邊形體導電柱層，但不以此為限。其中，第五導電柱層216A之線寬可依需要設計為大於、等於或小於第六導電柱層216B之線寬。
圖5分別為本發明第四實施例之封裝裝置示意圖。封裝裝置50類似於本發明第一實施例之封裝裝置20的結構。其差異在於封裝裝置50係藉由一第二導電膠層222與一第三導電膠層224來取代封裝裝置20之第一導電膠層220，而第二導電膠層222設置於第一導線層200上，第三導電膠層224之兩端分別設置於第二導電膠層222與第一導電極層232上，其中第二導電膠層222與第三導電膠層224可為一矩形體導電膠層或一圓形體導電膠層或多邊形導電膠層，但不以此為限。第二導電膠層222之線寬依需要設計為小於、等於或大於第三導電膠層224之線寬。在另一實施例中，第三導電膠層224係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y，但不以此為限。
圖6為本發明第五實施例之封裝裝置示意圖。封裝裝置60類似於本發明第四實施例之封裝裝置50的結構。其差異在於封裝裝置60係藉由一第三導電柱層212與一第四導電柱層214來取代封裝裝置50之第一導電柱層210，其中第三導電柱層212與第四導電柱層214可為一矩形體導電柱層或一圓形體導電柱層或多邊形導電柱層，但不以此為限。第三導電柱層212之線寬可依需要設計為大於、等於或小於第四導電柱層214之線寬。
圖7為本發明第六實施例之封裝裝置示意圖。封裝裝置80基本上類似於本發明第五實施例之封裝裝置60的結構。其差異在於封裝裝置80係藉由一第五導電柱層216A與一第六導電柱層216B來取代封裝裝置60之第三導電柱層212。其中第五導電柱層216A與第六導電柱層216B可為一矩形體導電柱層或一圓形體導電柱層或多邊形體導電柱層，且第五導電柱層216A之線寬可依需要設計為大於、等於或小於第六導電柱層216B之線寬，但不以此為 限。再者，另一實施狀態下，封裝裝置80可藉由一第二鑄模化合物層252與一第三鑄模化合物層254來取代封裝裝置60之第一鑄模化合物層250，第三鑄模化合物層254設置於第二鑄模化合物層252上，而第一導線層200、第五導電柱層216A與第二導電膠層222嵌設於第二鑄模化合物層252內，第六導電柱層216B、第四導電柱層214、第三導電膠層224、內接元件230與第二導電柱層240嵌設於第三鑄模化合物層254內。
圖8為本發明第一實施例之封裝裝置製作方法流程圖，一併參考圖9A至圖9J其為本發明第一實施例之封裝裝置製作示意圖。其封裝方法之步驟包含：
步驟2202，如圖9A所示，提供一承載板300。其中，承載板300可以是金屬、玻璃或其他材質，本實施例係為金屬承載板，例如銅，但不以此為限。
步驟2204，如圖9B所示，形成一第一導線層200於承載板300上。第一導線層200可應用電鍍(Electrolytic Plating)技術形成，材質可以為金屬，例如是銅，但不以此為限。其中第一導線層200可以為圖案化導線層，包括至少一走線或至少一晶片座。
步驟2206，如圖9C所示，形成第一導電柱層210於相對應之第一導線層200的走線或晶片座上。其中，第一導電柱層210係應用電鍍(Electrolytic Plating)技術形成，材質可以為金屬，例如是銅，但不以此為限。。
步驟2208，如圖9D所示，形成一第一導電膠層220於第一導線層200上。第一導電膠層220係以點膠製程(Dispense Process)或印刷製程(Print Process)形成，其材質可以為金屬，例如銀或錫，但不以此為限。
步驟2210，如圖9E所示，提供一內接元件230，其具有一第一導電極層232電性連結於第一導電膠層220上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第一導電膠層220係由兩個導電膠所形成，第一導電極層232係由兩個導 電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y，但不以此為限。
步驟2212，如圖9F所示，形成一第二導電柱層240於內接元件230之第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟2214及2216，如圖9G所示，形成一第一鑄模化合物層250於承載板300上並包覆第一導線層200、第一導電柱層210、第一導電膠層220、內接元件230與第二導電柱層240。在一實施例中，第一鑄模化合物層250係應用轉注成型(Transfer Molding)、頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型之封裝技術所形成。第一鑄模化合物層250之材質可包含酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物。第一鑄模化合物層250亦可包含適當之填充劑，例如是粉狀二氧化矽。
其中，形成第一鑄模化合物層250之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於承載板300上，鑄模化合物在高溫和高壓下包覆第一導線層200、第一導電柱層210、第一導電膠層220、內接元件230與第二導電柱層240。固化鑄模化合物，使鑄模化合物形成第一鑄模化合物層250，但形成第一鑄模化合物層250之步驟並不以此為限。步驟2216，露出第一導電柱層210與第二導電柱層240的上端面。在本實施例中，露出第一導電柱層210與第二導電柱層240係應用磨削(Grinding)方式移除第一鑄模化合物層250之一部分，以露出第一導電柱層210與第二導電柱層240。較佳但非限定地，第一導電柱層210及第二導電柱層240與第一鑄模化合物層250實質上對齊，例如是共面。在另一實施例中，亦可在形成第一鑄模化合物層250的同時，露出第一導電柱層210與第二導電柱層240，而無需移除第一 鑄模化合物層250的任何部分。
步驟2218，如圖9H所示，形成一第二導線層260於第一導電柱層210、第二導電柱層240與第一鑄模化合物層250上。第二導線層260係可應用無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，其材質可以為金屬，例如是銅，但並不以此為限。其中第二導線層260可以為圖案化導線層，其包括至少一走線或至少一晶片座，並形成對應於露出之第一導電柱層210或第二導電柱層240上。
步驟2220，如圖9I所示，移除承載板300，並且露出第一導線層200的走線與晶片座。可應用蝕刻製程(Etching Process)、剝離製程(Debonding Process)或物理製程(如研磨)來移除承載板300，但不以此為限。
圖10為本發明第二實施例之封裝裝置製作方法流程圖，圖11A至圖11H為本發明第二實施例之封裝裝置製作示意圖。其中的步驟2402提供一承載板300與2404形成一第一導線層200與本發明第一實施例之製作方法的步驟2202、2204相同，請一併參考圖9A、9B，於此不再贅述。接著，步驟2406，如圖11A所示，形成一第一導電膠層220於第一導線層200上。在一實施例中，第一導電膠層220係以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，材質可以為金屬，例如是銀或錫，但不以此為限。
步驟2408，如圖11B所示，形成一第三導電柱層212於第一導線層200上。在本實施例中，第三導電柱層212係應用電鍍(Electrolytic Plating)技術所形成，材質可以為金屬，例如是銅，但不以此為限。其中，第三導電柱層212形成對應於第一導線層200的走線或晶片座上之。
步驟2410，如圖11C所示，形成一第四導電柱層214於第三導電柱層212上。在本實施例中，第四導電柱層214係應用電鍍(Electrolytic Plating)技術所形成，材質可以為金屬，例如是銅，但不以此為限。第三導電柱層212之線寬可依需要設計為大於、等 於或小於第四導電柱層214之線寬。
步驟2412，如圖11D所示，提供一內接元件230之一第一導電極層232設置並電性連結於第一導電膠層220上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第一導電膠層220係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟2414，如圖11E所示，形成一第二導電柱層240於內接元件230之一第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟2416、2418，如圖12F所示，形成一第一鑄模化合物層250於承載板300上並包覆第一導線層200、第一導電膠層220、第三導電柱層212、第四導電柱層214、內接元件230與第二導電柱層240。第一鑄模化合物層250的形成步驟與材質與第一實施例相同，但並不以此為限。接著步驟2418，移除第一鑄模化合物層250之一部分以露出第四導電柱層214與第二導電柱層240。較佳但非限定地，第四導電柱層214及第二導電柱層240與第一鑄模化合物層250實質上對齊，例如是共面。在另一實施例中，可在形成第一鑄模化合物層250的同時，露出第四導電柱層214與第二導電柱層240，而無需移除第一鑄模化合物層250的任何部分。本實施例的移除第一鑄模化合物層250之一部分的移除方式與第一實施例相同，但並不以此為限。
步驟2420，如圖11G所示，形成一第二導線層260於第四導電柱層214、第二導電柱層240與第一鑄模化合物層250上，其方法同實施例一但並不以此為限。其中第二導線層260可以為圖案化導線層，材質可以為金屬，例如是銅，其包括至少一走線或至少一晶片座，並形成對應於露出之第四導電柱層214或第二導電柱層240上。
步驟2420，如圖11H所示，移除承載板300以露出第一導線層200的走線與晶片座。其方法同第一實施例之步驟2220，但不以此為限。
圖12為本發明第四實施例之封裝裝置製作方法流程圖，圖13A至圖13H為本發明第四實施例之封裝裝置製作示意圖。其中的步驟2602提供一承載板300與2604形成一第一導線層200與本發明第一實施例之製作方法的步驟2202、2204相同，請一併參考圖9A、9B，於此不再贅述。接著，步驟2606，如圖13A所示，形成一第二導電膠層222於第一導線層200上。
步驟2608，如圖13B所示，形成一第三導電膠層224於第二導電膠層222上。在一實施例中，第二導電膠層222與第三導電膠層224係以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，材質可以為金屬，例如是銀或錫，但不以此為限。。其中第二導電膠層222之線寬可依需要設計成大於、等於或小於第三導電膠層224之線寬。
步驟2610，如圖13C所示，形成一第一導電柱層210於第一導線層200相對應之走線或晶片座上。在本實施例中，第一導電柱層210形成方式與材質同第一實施例，但不以此為限。上
步驟2612，如圖13D所示，提供一內接元件230，其具有一第一導電極層232電性連結於第三導電膠層224上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第三導電膠層224係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟2614，如圖13E所示，形成一第二導電柱層240於內接元件230之第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟2616、2618，如圖13F所示，形成一第一鑄模化合物層 250於承載板300上並包覆第一導線層200、第二導電膠層222、第三導電膠層224、第一導電柱層210、內接元件230與第二導電柱層240。本實施例中，第一鑄模化合物層250形成方法與材質同實施例一，但並不以此為限。接著步驟2618，移除第一鑄模化合物層250之一部分以露出第一導電柱層210與第二導電柱層240。較佳但非限定地，第一導電柱層210及第二導電柱層240與第一鑄模化合物層250實質上對齊，例如是共面。在另一實施例中，可在形成第一鑄模化合物層250的同時，露出第一導電柱層210與第二導電柱層240，而無需移除第一鑄模化合物層250的任何部分。本實施例的移除第一鑄模化合物層250之一部分的移除方式與第一實施例相同，但並不以此為限。
步驟2620，如圖13G所示，形成一第二導線層260於第一導電柱層210、第二導電柱層240與第一鑄模化合物層250上。其方法同實施例一，但並不以此為限。其中第二導線層260可以為圖案化導線層，材質可以為金屬，例如是銅，其包括至少一走線或至少一晶片座，並形成對應於露出之第一導電柱層210或第二導電柱層240上。
步驟2622，如圖13H所示，移除承載板300以露出第一導線層200的走線與晶片座，其方法同第一實施例之步驟2220，但不以此為限。
圖13為本發明第五實施例之封裝裝置製作方法流程圖，圖15A至圖15G為本發明第五實施例之封裝裝置製作示意圖。其中的步驟2802提供一承載板300、2804形成一第一導線層200、2806形成一第二導電膠層222、2808形成一第三導電膠層224與本發明第四實施例之製作方法的步驟2602、2604、2606、2608相同，請一併參考圖9A、9B、13A、13B，於此不再贅述。
接著步驟2810，如圖15A所示，形成一第三導電柱層212於相對應之第一導線層200的走線或晶片座上。其中，第三導電柱層212係應用電鍍(Electrolytic Plating)技術形成，材質可以為金屬，例如是銅，但不以此為限。
步驟2812，如圖15B所示，形成一第四導電柱層214於第三導電柱層212上。在本實施例中，第四導電柱層214係應用電鍍(Electrolytic Plating)技術形成，材質可以為金屬，例如是銅，但不以此為限。其中，第四導電柱層214之線寬可依需要設計為大於、等於或小於第三導電柱層212之線寬。
步驟2814，如圖15C所示，提供一內接元件230之一第一導電極層232電性連結於第三導電膠層224上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第三導電膠層224係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟2816，如圖15D所示，形成一第二導電柱層240於內接元件230之一第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟2818、2020，如圖15E所示，形成一第一鑄模化合物層250於承載板300上並包覆第一導線層200、第二導電膠層222、第三導電膠層224、第三導電柱層212、第四導電柱層214、內接元件230與第二導電柱層240。其中，形成第一鑄模化合物層250之步驟與材質同實施例一，但並不以此為限。
接著步驟2820，移除第一鑄模化合物層250之一部分以露出第四導電柱層214與第二導電柱層240。較佳但非限定地，第四導電柱層214及第二導電柱層240與第一鑄模化合物層250實質上對齊，例如是共面。在另一實施例中，可在形成第一鑄模化合物層250的同時，露出第四導電柱層214與第二導電柱層240，而無需移除第一鑄模化合物層250的任何部分。本實施例的移除第一鑄模化合物層250之一部分的移除方式與第一實施例相同，但並不以此為限。
步驟2822，如圖15F所示，形成一第二導線層260於第四導 電柱層214、第二導電柱層240與第一鑄模化合物層250上。其中第二導線層260可以為圖案化導線層，材質可以為金屬，例如是銅，其包括至少一走線或至少一晶片座，並形成對應於露出之第四導電柱層214或第二導電柱層240上。
步驟2824，如圖15G所示，移除承載板300以露出第一導線層200的走線與晶片座。其方法同實施例一，但不以此為限。
圖16為本發明第六實施例之封裝裝置製作方法流程圖，圖17A至圖17L為本發明第六實施例之封裝裝置製作示意圖。其中的步驟3002提供一承載板300、3004形成一第一導線層200與本發明第一實施例之製作方法的步驟2202、2204相同，請一併參考圖9A、9B，於此不再贅述。
接著步驟3006，如圖17A所示，形成一第二鑄模化合物層252於金屬承載板300上並包覆第一導線層200。，其中，形成第二鑄模化合物層252之步驟同前述實施例一之第一鑄模化合物層250，但並不以此為限。
步驟3008，如圖17B所示，露出第一導線層200。在本實施例中，露出第一導線層200係應用噴砂(Pumice)或雷射穿孔(Laser Via)方式移除第二鑄模化合物層252之一部分，以露出第一導線層200。在另一實施例中，可在形成第二鑄模化合物層252的同時，露出第一導線層200，而無需移除第二鑄模化合物層252的任何部分。
步驟3010，如圖17C所示，形成一第二導電膠層222於第一導線層200上且嵌設於第二鑄模化合物層252內。在一實施例中，第二導電膠層222係以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，其材質可以為金屬，例如銀或錫，但不以此為限。
步驟3012，如圖17D所示，形成一第三導電膠層224於第二導電膠層222上。其中第三導電膠層224之線寬可依需要設計成大於、等於或小於第二導電膠層222之線寬。在本實施例中，第三導電膠層224係同時形成於第二導電膠層222與第二鑄模化合 物層252上，但不以此為限。在一實施例中，第三導電膠層224係以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，其材質可以為金屬，例如銀或錫，但不以此為限。
步驟3014，如圖17E所示，形成一第五導電柱層216A於相對應之第一導線層200的走線或晶片座上，且嵌設於第二鑄模化合物層252內。
步驟3016，如圖17F所示，形成一第六導電柱層216B於第五導電柱層216A上。其中，第五導電柱層216A之線寬可依需要設計為大於、等於或小於第六導電柱層216B之線寬。
步驟3018，如圖17G所示，形成一第四導電柱層214於第六導電柱層216B上。在本實施例中，第四導電柱層214、第五導電柱層216A和第六導電柱層216B係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。第四導電柱層214、第五導電柱層216A和第六導電柱層216B之材質可以為金屬，例如是銅。在此第四導電柱層214、第五導電柱層216A和第六導電柱層216B之線寬可依需要設計為彼此相等或不等線寬。
步驟3020，如圖17H所示，提供一內接元件230之一第一導電極層232電性連結於第三導電膠層224上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第三導電膠層224係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟3022，如圖17I所示，形成一第二導電柱層240於內接元件230之一第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟3024、3026，如圖17J所示，形成一第三鑄模化合物層254於第二鑄模化合物層252上並包覆第六導電柱層216B、第四導電柱層214、第三導電膠層224、內接元件230與第二導電柱層 240。其中，形成第三鑄模化合物層254之步驟同前述實施例之鑄模化合物層之形成步驟，但並不以此為限。接著步驟3026，，移除第三鑄模化合物層254之一部分以露出第四導電柱層214與第二導電柱層240。較佳但非限定地，第四導電柱214及第二導電柱層240與第三鑄模化合物層254實質上對齊，例如是共面。在另一實施例中，可在形成第三鑄模化合物層254的同時，露出第四導電柱層214與第二導電柱層240，而無需移除第一鑄模化合物層250的任何部分。本實施例的移除第三鑄模化合物層254之一部分的移除方式與第一實施例移除第一鑄模化合物層250相同，但並不以此為限。
步驟3028，如圖17K所示，形成一第二導線層260於第四導電柱層214、第二導電柱層240與第三鑄模化合物層254上。在本實施例中，第二導線層260形成方法同前述實施例，但並不以此為限。其中第二導線層260可以為圖案化導線層，材質可以為金屬，例如是銅，其包括至少一走線或至少一晶片座，並形成對應於露出之第四導電柱層214或第二導電柱層240上。
步驟3030，如圖17L所示，移除承載板300以露出第一導線層200的走線與晶片座，其方法同前述實施例。
圖18為本發明上述第七實施例之另一封裝裝置製作方法流程圖，圖19A至圖19D則為對應之封裝裝置製作示意圖。其中的步驟3202提供一承載板300、3204形成一第一導線層200、3206形成一第二鑄模化合物層252、3208露出第一導線層200、3210形成一第二導電膠層222、3212形成一第三導電膠層224與本發明第六實施例之製作方法的步驟3002、3004、3006、3008、3010、3012相同，可分別參考其相對應之圖示，於此不再贅述。
接著步驟3214，如圖19A所示，提供一內接元件230之一第一導電極層232電性連結於第三導電膠層224上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第三導電膠層224係由兩個導電膠所形成，第一導電極層232係由兩個導 電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟3216，如圖19B所示，形成一第五導電柱層216A於相對應之第一導線層200的走線或晶片座上且嵌設於第二鑄模化合物層252內。。
步驟3218，如圖19C所示，形成一第六導電柱層216B於第五導電柱層216A上。其中，第五導電柱層216A之線寬可依需要設計為大於、等於或小於第六導電柱層216B之線寬。
步驟3220，如圖19D所示，形成一第四導電柱層214於第六導電柱層216B上。在本實施例中，第四導電柱層214、第五導電柱層216A和第六導電柱層216B係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。第四導電柱層214、第五導電柱層216A和第六導電柱層216B之材質可以為金屬，例如是銅。在此第四導電柱層214、第五導電柱層216A和第六導電柱層216B之線寬可依需要設計為彼此相等或不等線寬。步驟3222~3230其形成方法步驟與前述第七實施例之步驟3022~3030相同，請一併參考相對應之圖示，於此不再贅述。
圖20為本發明第八實施例之封裝裝置製作方法流程圖，圖21A至圖21I為本發明第八實施例之封裝裝置製作示意圖。參考圖21I，本實施例之封裝裝置，包含：一第一導線層200；一第一介電材料層270包覆該第一導線層200；一第一導電膠層220設置於第一導線層200上；一內接元件230具有一第一導電極層232與一第二導電極層234，其中第一導電極層232設置並電性連結於第一導電膠層220上；一第一導電柱層210設置於第一導線層200上；一第二導電柱層240設置於內接元件230之第二導電極層234上；一第二介電材料層272設置於第一介電材料層270上；以及一第二導線層260設置於第一導電柱層210、第二導電柱層240與第二介電材料層272上。其中第一導電膠層220可以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，但不以此為限。而內接 元件230可為一主動元件、一被動元件或一半導體晶片，但不以此為限。。。其中，第一導電膠層220、內接元件230、第一導電柱層210與第二導電柱層240嵌設於第二介電材料層272內，而第一介電材料層270與第二介電材料層272可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。第一導線層200與第二導線層260包括至少一走線或至少一晶片座，但不以此為限。
第一導電膠層220係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可依需要設計為大於、等於或小於兩個導電極中心點之間距Y，但不以此為限。
如圖20所示，步驟3702提供一承載板300與3704形成一第一導線層200，與本發明第一實施例之製作方法的步驟2202、2204相同，請一併參考圖9A、9B，於此不再贅述。，
步驟3706，如圖21A所示，形成一第一介電材料層270於承載板300上並包覆第一導線層200。在一實施例中，第一介電材料層270可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
步驟3708，如圖21B所示，露出第一導線層200。在本實施例中，露出第一導線層200係應用噴砂(Pumice)或雷射穿孔(Laser Via)方式移除第一介電材料層270之一部分，以露出第一導線層200。在另一實施例中，可在形成第一介電材料層270的同時，露出第一導線層200，而無需移除第一介電材料層270的任何部分。
步驟3710，如圖21C所示，形成一第一導電膠層220於第一導線層200上，材質可以為金屬，例如是銀或錫。在一實施例中，第一導電膠層220係以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，但不以此為限。。
步驟3712，如圖21D所示，提供一內接元件230之一第一導電極層232設置並電性連結於第一導電膠層220上。其中，內接元件可為一主動元件、一被動元件或一半導體晶片，第一導電極層232之材質可以為金屬，但不以此為限。在一實施例中，第一 導電膠層220係由兩個導電膠所形成，第一導電極層232係由兩個導電極所形成，兩個導電膠中心點之間距X可大於、等於或小於兩個導電極中心點之間距Y。在本實施例中，兩個導電膠中心點之間距X大於兩個導電極中心點之間距Y。
步驟3714，如圖21E所示，形成一第一導電柱層210於相對應之第一導線層200的走線或晶片座上，其材質可以為金屬，例如是銅。在本實施例中，第一導電柱層210係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。
步驟3716，如圖21F所示，形成一第二導電柱層240於內接元件230之一第二導電極層234上。其中，第二導電極層234之材質可以為金屬，但不以此為限。
步驟3718、3720，如圖21G所示，步驟3718先形成一第二介電材料層272於第一介電材料層270上並包覆第一導電膠層220、內接元件230、第一導電柱層210與第二導電柱層240。在一實施例中，第二介電材料層272係為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。接著步驟3720，露出第一導電柱層210與第二導電柱層240。在本實施例中，露出第一導電柱層210與第二導電柱層240係應用磨削(Grinding)方式移除第二介電材料層272之一部分，以露出第一導電柱層210與第二導電柱層240。較佳但非限定地，第一導電柱層210與第二導電柱層240與第二介電材料層272實質上對齊，例如是共面。在另一實施例中，可在形成第二介電材料層272的同時，露出第一導電柱層210與第二導電柱層240，而無需移除第二介電材料層272的任何部分。
步驟3722，如圖21H所示，形成一第二導線層260於第一導電柱層210、第二導電柱層240與第二介電材料層272上。在一實施例中，第二導線層260係可應用無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但並不以此為限。其中第二導線層260可以為圖案化導線層，材質可以為金屬，例如是銅，其包括至少一走線或至少一晶 片座，並形成對應於露出之第一導電柱層210或第二導電柱層240上0之。
步驟3724，如圖21I所示，移除承載板300以露出第一導線層200的走線與晶片座。在本實施例中，移除承載板300係應用蝕刻製程(Etching Process)或剝離製程(Debonding Process)所達成，然而移除金屬承載板300之方法也可使用物理製程，例如承載板研磨，但不以此為限。
如同實施例二所述，本實施例之第一導電柱層210可以以一第三導電柱層212與一第四導電柱層214所組成。進一步地，如同實施例三所述，第三導電柱層212可以以一第五導電柱層216A與一第六導電柱層216B所組成。其中第三導電柱層212、第四導電柱層214、第五導電柱層216A與第六導電柱層216B之線寬可依需要設計成相等或不等之線寬。進一步地，如同實施例四所述，第一導電膠層220可以以一第二導電膠層222與一第三導電膠層224所組成，其中第二導電膠層222與第三導電膠層之線寬可依需要設計成相等或不等之線寬。
圖22為本發明第九實施例之封裝裝置示意圖。封裝裝置100，其包含：一第一導線層400；一第一導電柱層410設置於第一導線層400上；一第二導線層420設置於第一導電柱層410上；一第二導電柱層430設置於第二導線層420上；一第一導電膠層440設置於第一導電柱層410上；一內接元件450具有一第一導電極層452與一第二導電極層454，其中第一導電極層452設置並電性連結於第一導電膠層440上；一第三導電柱層460設置於內接元件450之第二導電極層454上；一第一鑄模化合物層470以及一第三導線層480。
其中第一導電膠層440可以點膠製程(Dispense Process)或印刷製程(Print Process)所形成，但不以此為限。而內接元件450可為一主動元件、一被動元件或一半導體晶片，但不以此為限。
上述第一導線層400、第一導電柱層410、第二導線層420、第二導電柱層430、第一導電膠層440、內接元件450與第三導電柱層460嵌設於第一鑄模化合物層470內。第三導線層480設置 於第二導電柱層430、第三導電柱層460與第一鑄模化合物層470上，其中第一導線層400、第二導線層420與第三導線層480包括至少一走線或至少一晶片座，但不以此為限。本實施例中各元件層的形成方法與前述實施例相同，於此不再贅述。
圖23為本發明第十實施例之封裝裝置示意圖。封裝裝置110，其包括一第一導線層400、一第一導電柱層410、一第二導線層420、一第二導電柱層430、一第一導電膠層440、一內接元件450、一第三導電柱層460、一第一鑄模化合物層470以及一第三導線層480。
與第九實施例相較，本實施例之第一導電膠層440係設置於第二導線層420上。
此外，第九實施例與第十實施例亦可如前述第二實施例及第四實施例所述，其第一導電柱層410係可由二層(或多層)導電柱層所組成，且此多層導電柱層的線寬可依需要設計為相等或不等線寬。而第一導電膠層440亦可由二層(或多層)導電膠層所形成，且此多層導電膠層的線寬可依需要設計為相等或不等線寬。其形成方法與前述實施例相同，於此不再贅述。
綜上所述，本發明之封裝裝置及其製作方法相較於圖1傳統之玻璃纖維基板封裝結構10A，其係利用一組鑄模化合物層(Molding Compound Layer)或複數組鑄模化合物層作為無核心基板之主體材料來取代昂貴的傳統之玻璃纖維基板，並以較低成本的金屬層電鍍導線層之流程來取代昂貴的傳統之金屬層雷射盲埋孔流程，可縮短加工時間和流程並大幅降低製作成本。再者本發明直接使用點膠或印刷方式可精準地將導電膠黏著於第一導電極層上，並根據設計需求而調整導電膠與導電極的相對位置，如此可增加電性與訊號穩定性，降低結構厚度與縮小基板尺寸，改善有限空間內線路設計的使用率。因不需使用雷射鑽孔作電性導通，故可彈性設計通孔或盲孔所需要之圖形如方形、橢圓形或R角的變化。再者使用鑄模化合物層之內接元件結構更可縮小基板尺寸，而改善有限空間內線路的設計使用率，而使元件於鑄模化 合物層基板內有較高的可靠度，進而降低成本。進一步來說因使用複數組鑄模化合物層，故可作較細線路設計或於內接元件下方可作訊號線等設計。
惟以上所述之具體實施例，僅係用於例釋本發明之特點及功效，而非用於限定本發明之可實施範疇，於未脫離本發明上揭之精神與技術範疇下，任何運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。
20‧‧‧封裝裝置
200‧‧‧第一導線層
210‧‧‧第一導電柱層
220‧‧‧第一導電膠層
230‧‧‧內接元件
232‧‧‧第一導電極層
234‧‧‧第二導電極層
240‧‧‧第二導電柱層
250‧‧‧第一鑄模化合物層
260‧‧‧第二導線層
X、Y‧‧‧間距

Claims (35)

  1. 一種封裝裝置，其包括：一第一導線層；一第一導電柱層，其設置於該第一導線層上；一第一導電膠層，其設置於該第一導線層上；一內接元件，其具有一第一導電極層與一第二導電極層，其中該第一導電極層設置並電性連結於該第一導電膠層上；一第二導電柱層，其設置於該內接元件之該第二導電極層上；一第一介電材料層，其中該第一導線層、該第一導電柱層、該第一導電膠層、該內接元件與該第二導電柱層嵌設於該第一介電材料層內；以及一第二導線層，其設置於該第一導電柱層、該第二導電柱層與該第一介電材料層上。
  2. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電膠層係由兩個導電膠所形成，且該第一導電極層係由兩個導電極所形成，兩個導電膠中心點之間距大於兩個導電極中心點之間距。
  3. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電膠層係由兩個導電膠所形成，且該第一導電極層係由兩個導電極所形成，兩個導電膠中心點之間距不大於兩個導電極中心點之間距。
  4. 如申請專利範圍第1項所述之封裝裝置，其中該內接元件係為一主動元件、一被動元件或一半導體晶片。
  5. 如申請專利範圍第1項所述之封裝裝置，其中該第一介電材料層係為鑄模化合物(Molding Compound)層，其材料包含酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)或矽基樹脂(Silicone-Based Resin)。
  6. 如申請專利範圍第1項所述之封裝裝置，其中該第一介電材料層係為一樹脂材質、一氮化矽材質或一氧化矽材質。
  7. 如申請專利範圍第1項所述之封裝裝置，其中該第一介電 材料層係由多層介電材料層所組成。
  8. 如申請專利範圍第1項所述之封裝裝置，其中該第一介電材料層更包含一第二介電材料層增設於其上，其中該第一導電膠層、該內接元件、該第一導電柱層與該第二導電柱層嵌設於該第二介電材料層內。
  9. 如申請專利範圍第1項所述之封裝裝置，其中該第一介電材料層係由一鑄模化合物層和一介電材料層所組成。
  10. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層與該第二導線層包括至少一走線或至少一晶片座。
  11. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電柱層係為一矩形體導電柱層、一圓形體導電柱層或一多邊形體導電柱層。
  12. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電柱層包含一第三導電柱層與一第四導電柱層，該第三導電柱層設置於該第一導線層上，該第四導電柱層之兩端分別連接於該第三導電柱層與該第二導線層。
  13. 如申請專利範圍第12項所述之封裝裝置，其中該第三導電柱層之線寬大於該第四導電柱層之線寬。
  14. 如申請專利範圍第12項所述之封裝裝置，其中該第三導電柱層之線寬不大於該第四導電柱層之線寬。
  15. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電柱層係由多層導電柱層所組成。
  16. 如申請專利範圍第15項所述之封裝裝置，其中該多層導電柱層之線寬相等。
  17. 如申請專利範圍第15項所述之封裝裝置，其中該多層導電柱層之線寬彼此不相等。
  18. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電膠層具有一第二導電膠層與一第三導電膠層，該第二導電膠層設置於該第一導線層上，該第三導電膠層之兩端分別設置於該第二導電膠層與該第一導電極層上。
  19. 如申請專利範圍第18項所述之封裝裝置，其中該第二導電膠層之線寬不大於該第三導電膠層之線寬。
  20. 如申請專利範圍第18項所述之封裝裝置，其中該第二導電膠層之線寬大於該第三導電膠層之線寬。
  21. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電膠層係由多層導電膠層所組成。
  22. 如申請專利範圍第21項所述之封裝裝置，其中該多層導電膠層之線寬相等。
  23. 如申請專利範圍第21項所述之封裝裝置，其中該多層導電膠層之線寬彼此不相等。
  24. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電膠層係為一矩形體導電膠層、一圓形體導電膠層或一多邊形體導電膠層。
  25. 一種封裝裝置之製作方法，其步驟包含：提供一承載板；形成一第一導線層於該承載板上；形成一第一導電柱層於該第一導線層上；形成一第一導電膠層於該第一導線層上；提供一內接元件，其具有一第一導電極層電性連結於該第一導電膠層，及一第二導電極層；形成一第二導電柱層於該內接元件之該第二導電極層上；形成一第一鑄模化合物層於該金屬承載板上並包覆該第一導線層、該第一導電柱層、該第一導電膠層、該內接元件與該第二導電柱層；露出該第一導電柱層與該第二導電柱層之上端面；形成一第二導線層於該第一導電柱層、該第二導電柱層與該第一鑄模化合物層上；以及移除該承載板。
  26. 如申請專利範圍第25項所述之製作方法，其中該第一導電膠層係以點膠製程或印刷製程所形成。
  27. 如申請專利範圍第25項所述之製作方法，其中形成該第一鑄模化合物層之步驟包含：提供一鑄模化合物，其中該鑄模化合物具有樹脂及粉狀之二氧化矽；加熱該鑄模化合物至液體狀態；注入呈液態之該鑄模化合物於該承載板上，該鑄模化合物在高溫和高壓下包覆該第一導線層、該第一導電柱層、該第一導電膠層、該內接元件與該第二導電柱層；以及固化該鑄模化合物，使該鑄模化合物形成該第一鑄模化合物層。
  28. 如申請專利範圍第25項所述之製作方法，更包含：形成一第三導電柱層於該第一導電柱層上且該第一鑄模化合物層包覆該第一導線層、該第一導電膠層、該第一導電柱層、該第二導電柱層、該內接元件與該第三導電柱層。
  29. 如申請專利範圍第25項所述之製作方法，更包含：形成一第二導電膠層於該第一導電膠層上並與該內接元件之該第一導電極層電性連結，且該第一鑄模化合物層包覆該第一導線層、該第一導電膠層、該第二導電膠層、該第一導電柱層、該內接元件與該第二導電柱層。
  30. 如申請專利範圍第25項所述之製作方法，更包含：形成一第二導電膠層於該第一導電膠層上；以及形成一第三導電柱層於該第一導電柱層上；其中，該第一鑄模化合物層包覆該第一導線層、該第一導電膠層、該第二導電膠層、該第一導電柱層、該第二導電柱層、該內接元件與該第三導電柱層。
  31. 一種封裝裝置之製作方法，其步驟包含：提供一承載板；形成一第一導線層於該承載板上；形成一第一鑄模化合物層於該金屬承載板上並包覆該第一導線層； 露出該第一導線層；形成一第一導電膠層於該第一導線層上且嵌設於該第一鑄模化合物層內；形成一第二導電膠層於該第一導電膠層上；形成一第一導電柱層於該第一導線層上且嵌設於該第一鑄模化合物層內；形成一第二導電柱層於該第一導電柱層上；提供一內接元件之一第一導電極層設置並電性連結於該第二導電膠層上；形成一第三導電柱層於該內接元件之一第二導電極層上；形成一第二鑄模化合物層於該第一鑄模化合物層上並包覆該第二導電膠層、該第二導電柱層、該第三導電柱層與該內接元件；露出該第二導電柱層與該第三導電柱層；形成一第二導線層於該第二導電柱層、該第三導電柱層與該第二鑄模化合物層上；以及移除該承載板。
  32. 如申請專利範圍第31項所述之製作方法，更包含：形成一第四導電柱層於該第二導電柱層上，且該第四導電柱層包覆於該第二鑄模化合物層。
  33. 一種封裝裝置之製作方法，其步驟包括：提供一承載板；形成一第一導線層於該承載板上；形成一第一介電材料層於該金屬承載板上並包覆該第一導線層；露出該第一導線層；形成一第一導電膠層於該第一導線層上；提供一內接元件之一第一導電極層設置並電性連結於該第一導電膠層；形成一第一導電柱層於該第一導線層上； 形成一第二導電柱層於該內接元件之一第二導電極層上；形成一第二介電材料層於該第二介電材料層上並包覆該第一導電膠層、該內接元件、該第一導電柱層與該第二導電柱層；露出該第一導電柱層與該第二導電柱層；形成一第二導線層於該第一導電柱層、該第二導電柱層與該第二介電材料層上；以及移除該金屬承載板。
  34. 一種封裝裝置，其包括：一第一導線層；一第一導電柱層，其設置於該第一導線層上；一第二導線層，其設置於部分該第一導電柱層上；一第二導電柱層，其設置於該第二導線層上；一第一導電膠層，其設置於該第一導電柱層上；一內接元件，其具有一第一導電極層與一第二導電極層，其中該第一導電極層設置並電性連結於該第一導電膠層上；一第三導電柱層，其設置於該內接元件之該第二導電極層上；一第一鑄模化合物層，其中該第一導線層、該第一導電柱層、該第二導線層、該第二導電柱層、該第一導電膠層、該內接元件與該第三導電柱層嵌設於該第一鑄模化合物層內；以及一第三導線層，其設置於該第二導電柱層、該第三導電柱層與該第一鑄模化合物層上。
  35. 一種封裝裝置，其包括：一第一導線層；一第一導電柱層，其設置於該第一導線層上；一第二導線層，其設置於該第一導電柱層上；一第二導電柱層，其設置於該第二導線層上；一第一導電膠層，其設置於該第二導線層上；一內接元件，其具有一第一導電極層與一第二導電極層，其 中該第一導電極層設置並電性連結於該第一導電膠層上；一第三導電柱層，其設置於該內接元件之該第二導電極層上；一第一鑄模化合物層，其中該第一導線層、該第一導電柱層、該第二導線層、該第二導電柱層、該第一導電膠層、該內接元件與該第三導電柱層嵌設於該第一鑄模化合物層內；以及一第三導線層，其設置於該第二導電柱層、該第三導電柱層與該第一鑄模化合物層上。
TW103146322A 2014-12-30 2014-12-30 封裝裝置及其製作方法 TWI581690B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103146322A TWI581690B (zh) 2014-12-30 2014-12-30 封裝裝置及其製作方法
US14/725,447 US9583436B2 (en) 2014-12-30 2015-05-29 Package apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103146322A TWI581690B (zh) 2014-12-30 2014-12-30 封裝裝置及其製作方法

Publications (2)

Publication Number Publication Date
TW201625100A TW201625100A (zh) 2016-07-01
TWI581690B true TWI581690B (zh) 2017-05-01

Family

ID=56165085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146322A TWI581690B (zh) 2014-12-30 2014-12-30 封裝裝置及其製作方法

Country Status (2)

Country Link
US (1) US9583436B2 (zh)
TW (1) TWI581690B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748649B (zh) * 2020-09-09 2021-12-01 大陸商鵬鼎控股（深圳）股份有限公司 內埋導電線路的線路板的製作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163812B2 (en) 2016-10-19 2018-12-25 Infineon Technologies Ag Device having substrate with conductive pillars
JP7167933B2 (ja) 2017-10-26 2022-11-09 Tdk株式会社 電子部品内蔵構造体
DE102018111389A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
US10573618B1 (en) * 2018-07-31 2020-02-25 Delta Electronics, Inc. Package structures and methods for fabricating the same
US11239168B2 (en) 2019-07-30 2022-02-01 Industrial Technology Research Institute Chip package structure
TWI753337B (zh) * 2019-07-30 2022-01-21 財團法人工業技術研究院 晶片封裝結構
CN116529878A (zh) * 2021-10-20 2023-08-01 庆鼎精密电子（淮安）有限公司 内埋电路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
TWI419630B (zh) * 2010-02-12 2013-12-11 Lg Innotek Co Ltd 嵌入式印刷電路板及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
CN1190113C (zh) * 2000-06-27 2005-02-16 松下电器产业株式会社 陶瓷叠层器件
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004311768A (ja) * 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 基板の製造方法及び半導体装置用基板及び半導体装置
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US7842542B2 (en) * 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
TWI419630B (zh) * 2010-02-12 2013-12-11 Lg Innotek Co Ltd 嵌入式印刷電路板及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748649B (zh) * 2020-09-09 2021-12-01 大陸商鵬鼎控股（深圳）股份有限公司 內埋導電線路的線路板的製作方法

Also Published As

Publication number Publication date
TW201625100A (zh) 2016-07-01
US9583436B2 (en) 2017-02-28
US20160190059A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
TWI581690B (zh) 封裝裝置及其製作方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
TWI591762B (zh) 封裝裝置及其製作方法
TWI474417B (zh) 封裝方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20140367850A1 (en) Stacked package and method of fabricating the same
US11246223B2 (en) Package apparatus
TWI508249B (zh) 封裝件、半導體封裝結構及其製法
US20150366064A1 (en) Package apparatus and manufacturing method thereof
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
WO2019007082A1 (zh) 一种芯片封装方法
TWI567888B (zh) 封裝結構及其製法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
TWI591739B (zh) 封裝堆疊結構之製法
TWM508791U (zh) 封裝基板與晶片封裝結構
KR20110089687A (ko) 단층 인쇄회로기판 및 그 제조방법
TWI573502B (zh) 基板結構及其製作方法
TW201508877A (zh) 半導體封裝件及其製法
TWI538119B (zh) 封裝裝置及其製作方法
TWI534963B (zh) 封裝裝置及其製作方法
TWI501370B (zh) 半導體封裝件及其製法
TWI631684B (zh) 中介基板及其製法
JP2016192447A (ja) 半導体装置
TWI487042B (zh) 封裝製程
TWI404466B (zh) 印刷電路板