DE102018111389A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102018111389A1
DE102018111389A1 DE102018111389.7A DE102018111389A DE102018111389A1 DE 102018111389 A1 DE102018111389 A1 DE 102018111389A1 DE 102018111389 A DE102018111389 A DE 102018111389A DE 102018111389 A1 DE102018111389 A1 DE 102018111389A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
seed layer
liner
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018111389.7A
Other languages
English (en)
Inventor
Hsien-Ju Tsou
Chih-Wei Wu
Jing-Cheng Lin
Pu Wang
Szu-Wei Lu
Ying-Ching Shih
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/966,558 external-priority patent/US10586763B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018111389A1 publication Critical patent/DE102018111389A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82106Forming a build-up interconnect by subtractive methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076Shape of the containers
    • H01L2225/1082Shape of the containers for improving alignment between containers, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

Eine integrierte Fan-Out-Package-on-Package-Architektur wird zusammen mit Entnetzungsstrukturen verwendet, um eine Delaminierung von Durchkontaktierungen zu reduzieren oder zu eliminieren. In Ausführungsformen sind die Entnetzungsstrukturen Titanringe, die durch Auftragen einer ersten Keimschicht und einer zweiten Keimschicht ausgebildet werden, um das Herstellen der Durchkontaktierungen zu unterstützen. Die erste Keimschicht wird dann zu einer Ringstruktur strukturiert, die auch mindestens einen Abschnitt der ersten Keimschicht freigelegt.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Serien-Nr. 62/586,530 mit dem Titel „Semiconductor Device and Method of Manufacture“, die am 15. November 2017 eingereicht wurde und die hier durch Rückbezug in ihrer Gänze aufgenommen ist.
  • STAND DER TECHNIK
  • Die Halbleiterindustrie hat aufgrund fortwährender Verbesserungen der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z.B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) ein sehr schnelles Wachstum erfahren. Zum größten Teil stammt diese Verbesserung der Integrationsdichte von wiederholten Verringerungen der minimalen Merkmalgröße (z.B. einer Verkleinerung des Halbleiterprozessknotens in Richtung des Sub-2o-nm-Knotens), wodurch ermöglicht wird, dass mehr Bauelemente in einen bestimmten Bereich integriert werden. Da die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie einem niedrigeren Energieverbrauch und einer geringeren Latenz in den letzten Jahren gestiegen ist, hat ein Bedarf nach kleineren und kreativeren Häusungstechnologien von Halbleiter-Dies zugenommen.
  • Mit dem weiteren Fortschritt der Halbleitertechnologien wurden gestapelte und gebondete Halbleiterbauelemente als eine wirkungsvolle Alternative eingesetzt, um die physische Größe eines Halbleiterbauelements weiter zu reduzieren. In einem gestapelten Halbleiterbauelement werden aktive Schaltungen, wie z.B. Logik-, Speicher-, Prozessorschaltungen und dergleichen, zumindest teilweise auf separaten Substraten gefertigt und anschließend physisch und elektrisch aneinander gebondet, um eine Funktionsvorrichtung auszubilden. Derartige Bondprozesse verwenden hochentwickelte Techniken, und Verbesserungen sind erwünscht.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 zeigt ein Ausbilden einer Durchkontaktierung gemäß einigen Ausführungsformen.
    • 2 zeigt einen Halbleiter-Die gemäß einigen Ausführungsformen.
    • 3 zeigt eine Anbringung des Halbleiter-Die zwischen den Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 4 zeigt ein Kapseln der Referenz-Durchkontaktierung, der Durchkontaktierungen und des Halbleiter-Die gemäß einigen Ausführungsformen.
    • 5 zeigt ein Ausbilden einer Umverteilungsschicht gemäß einigen Ausführungsformen.
    • 6A-6B zeigen ein Entfernen eines Trägers gemäß einigen Ausführungsformen.
    • 7 zeigt ein Strukturieren einer Polymerschicht gemäß einigen Ausführungsformen.
    • 8A bis 8B zeigen ein Strukturieren einer ersten Keimschicht gemäß einigen Ausführungsformen.
    • 9 zeigt ein Anordnen von externen Verbindungen gemäß einigen Ausführungsformen.
    • 10 zeigt ein Bonden eines ersten Package und eines zweiten Package gemäß einigen Ausführungsformen.
    • 11 zeigt einen Vereinzelungsprozess gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Unter Bezugnahme auf 1 wird ein erstes Trägersubstrat 101 mit einer Haftschicht 103, einer Polymerschicht 105, einer ersten Keimschicht 107 (oder einer ersten Auskleidungsschicht) und einer zweiten Keimschicht 109 (oder einer zweiten Auskleidungsschicht) über dem ersten Trägersubstrat 101 dargestellt. Das erste Trägersubstrat 101 umfasst zum Beispiel auf Silizium basierende Materialien, wie Glas oder Siliziumoxid, oder andere Materialien, wie Aluminiumoxid, Kombinationen von beliebigen von diesen Materialien, oder dergleichen. Das erste Trägersubstrat 101 ist plan, um eine Anbringung von Halbleitervorrichtungen, wie z.B. einer ersten Halbleitervorrichtung 201 und einer zweiten Halbleitervorrichtung 301 aufzunehmen (in 1 nicht gezeigt, jedoch nachstehend unter Bezugnahme auf 2 bis 3 dargestellt und besprochen).
  • Die Haftschicht 103 wird auf dem ersten Trägersubstrat 101 angeordnet, um die Anhaftung von darüber liegenden Strukturen (z.B. der Polymerschicht 105) zu unterstützen. In einer Ausführungsform kann die Haftschicht 103 einen UV-Kleber umfassen, der bei Belichtung mit UV-Licht seine Hafteigenschaften verliert. Jedoch können andere Arten von Haftmitteln, wie z.B. Haftkleber, strahlungshärtbare Klebemittel, Epoxide, ein LTHC-Material (Light to Heat Conversion), Kombinationen von diesen oder dergleichen ebenfalls verwendet werden. Die Haftschicht 103 kann auf dem ersten Trägersubstrat 101 in einer halbflüssiger oder Gelform, die sich unter Druck leicht verformt, angeordnet werden.
  • Die Polymerschicht 105 wird über der Haftschicht 103 angeordnet und wird verwendet, um Schutz z.B. für die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 bereitzustellen, nachdem die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 befestigt wurden. In einer Ausführungsform kann die Polymerschicht 105 Polybenzoxazol (PBO) sein, obwohl alternativ ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimid-Derivat, verwendet werden kann. Die Polymerschicht 105 kann z.B. unter Verwendung eines Rotationsbeschichtungsprozesses bis zu einer Dicke von zwischen ungefähr 0,5 µm und ungefähr 10 µm, wie z.B. 5 µm, angeordnet werden, obwohl ein beliebiges geeignetes Verfahren und eine beliebige geeignete Dicke alternativ verwendet werden können.
  • Die erste Keimschicht 107 wird über der Polymerschicht 105 ausgebildet. In einer Ausführungsform wird die erste Keimschicht 107 als eine Entnetzungsstruktur verwendet, die benutzt werden kann, um dabei zu helfen, eine Delaminierung zwischen einer anschließend ausgebildeten vierten externen Verbindung 903, wie z.B. einem Lötzinn, zu reduzieren oder zu eliminieren. Daher kann die erste Keimschicht 107 aus einem Material ausgebildet werden, das die Anhaftung der Schichten erhöht, ohne andere unerwünschte Nebeneffekte oder Entfernungsprobleme zu verursachen, wie z.B. Titan, obwohl ein beliebiges anderes geeignetes Material oder eine Kombination von Materialien verwendet werden kann. Die erste Keimschicht 107 kann mithilfe eines Prozesses, wie z.B. einer physikalischen Gasphasenabscheidung, einer Aufdampfung, einer chemischen Gasphasenabscheidung, einer Atomlagenabscheidung oder dergleichen, ausgebildet werden, und kann bis zu einer Dicke zwischen ungefähr 50 Å und ungefähr 300 Å, wie z.B. 200 Å, ausgebildet werden. Jedoch kann ein beliebiges geeignetes Verfahren oder eine beliebige geeignete Dicke verwendet werden.
  • Die zweite Keimschicht 109 wird über der ersten Keimschicht 107 ausgebildet. In einer Ausführungsform ist die zweite Keimschicht 109 eine dünne Schicht aus einem leitfähigen Material, das das Ausbilden einer dickeren Schicht während nachfolgender Verarbeitungsschritte unterstützt. Die zweite Keimschicht 109 kann eine ungefähr 1000 Å dicke Schicht aus Titan, auf die eine ungefähr 5000 Å dicke Schicht aus Kupfer folgt, umfassen. Die zweite Keimschicht 109 kann unter Verwendung von Prozessen, wie z.B. einer physikalischen Gasphasenabscheidung, einer Aufdampfung, oder PECVD-Prozessen, oder einem Metallfolienlaminierungsprozess oder dergleichen, je nach gewünschten Materialien, erzeugt werden. Die zweite Keimschicht 109 kann derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,3 µm und ungefähr 1 µm, wie z.B. 0,5 µm, aufweist.
  • 1 zeigt außerdem ein Anbringen und Strukturieren eines Fotolacks 111 über der zweiten Keimschicht 109. In einer Ausführungsform kann der Fotolack 111 auf der zweiten Keimschicht 109 z.B. unter Verwendung einer Rotationsbeschichtungstechnik bis zu einer Höhe von zwischen ungefähr 50 µm und ungefähr 250 µm, wie z.B. ungefähr 120 µm, angeordnet werden. Nachdem er angeordnet wurde, kann der Fotolack 111 dann strukturiert werden, indem der Fotolack 111 mit einer strukturierten Energiequelle (z.B. einer strukturierten Lichtquelle) belichtet wird, um eine chemische Reaktion zu induzieren, wodurch eine physikalische Änderung in jenen Abschnitten des Fotolacks 111 induziert wird, die mit der strukturierten Lichtquelle belichtet wurden. Ein Entwickler wird anschließend auf den belichteten Fotolack 111 angewendet, um die physikalischen Änderungen zu nutzen und je nach der gewünschten Struktur entweder den belichteten Abschnitt des Fotolacks 111 oder den unbelichteten Abschnitt des Fotolacks 111 selektiv zu entfernen.
  • In einer Ausführungsform ist die im Fotolack 111 ausgebildete Struktur, eine Struktur für Durchkontaktierungen 113. Die Durchkontaktierungen 113 werden an solchen Stellen ausgebildet, dass sie auf verschiedenen Seiten von anschließend angebrachten Vorrichtungen, wie z.B. der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301, angeordnet sind. Jedoch kann eine beliebige geeignete Anordnung für die Struktur der Durchkontaktierungen 113 alternativ verwendet werden, wie z.B. eine derartige Anordnung, dass die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 auf gegenüberliegenden Seiten der Durchkontaktierungen 113 angebracht werden.
  • In einer Ausführungsform werden die Durchkontaktierungen 113 innerhalb des Fotolacks 111 ausgebildet. In einer Ausführungsform umfassen die Durchkontaktierungen 113 ein oder mehrere leitfähige Materialien, wie z.B. Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, und können zum Beispiel durch Elektroplattieren, stromloses Plattieren oder dergleichen ausgebildet werden. In einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, wobei die zweite Keimschicht 109 und der Fotolack 111 in einer Elektroplattierungslösung getaucht oder eingetaucht werden. Die Fläche der zweiten Keimschicht 109 wird elektrisch mit der negativen Seite einer externen Gleichstromversorgung verbunden, so dass die zweite Keimschicht 109 als die Kathode in dem Elektroplattierungsprozess fungiert. Eine leitfähige massive Anode, wie z.B. eine Kupferanode, wird ebenfalls in die Lösung eingetaucht und wird mit der positiven Seite der Stromversorgung verbunden. Die Atome von der Anode werden in die Lösung gelöst, aus der die Kathode, z.B. die zweite Keimschicht 109, die gelösten Atome erhält, wodurch die freigelegten leitfähigen Bereiche der zweiten Keimschicht 109 innerhalb der Öffnung des Fotolacks 111 plattiert werden.
  • Nachdem die Durchkontaktierungen 113 unter Verwendung des Fotolacks 111 und der zweiten Keimschicht 109 ausgebildet wurden, kann der Fotolack 111 unter Verwendung eines geeigneten Entfernungsprozesses entfernt werden (in 1 nicht dargestellt, aber nachstehend in 3 gezeigt). In einer Ausführungsform kann ein Plasmaveraschungsprozess verwendet werden, um den Fotolack 111 zu entfernen, wodurch die Temperatur des Fotolacks 111 erhöht werden kann, bis der Fotolack 111 thermisch zersetzt wird und entfernt werden kann. Jedoch kann ein beliebiger anderer geeigneter Prozess, wie z.B. Nassstrippen, alternativ verwendet werden. Das Entfernen des Fotolacks 111 kann die darunterliegenden Abschnitte der zweiten Keimschicht 109 freilegen.
  • Nach der Freilegung kann ein Entfernen der freigelegten Abschnitte der zweiten Keimschicht 109 und der ersten Keimschicht 107 durchgeführt werden (in 1 nicht dargestellt, aber nachstehend in 3 gezeigt). In einer Ausführungsform können die freigelegten Abschnitte der zweiten Keimschicht 109 und der ersten Keimschicht 107 (z.B. jene Abschnitte, die nicht durch die Durchkontaktierungen 113 abgedeckt sind) zum Beispiel mithilfe eines oder mehrerer Nass- oder Trockenätzprozesse entfernt werden. Zum Beispiel können Reaktanten in einem Trockenätzprozess unter Verwendung der Durchkontaktierungen 113 als Masken auf die zweite Keimschicht 109 und die erste Keimschicht 107 gelenkt werden. In einer anderen Ausführungsform können Ätzmittel auf die zweite Keimschicht 109 und die erste Keimschicht 107 gesprüht oder auf eine andere Weise in Kontakt mit ihnen gebracht werden, um die freigelegten Abschnitte der zweiten Keimschicht 109 und der ersten Keimschicht 107 zu entfernen. Nachdem der freigelegte Abschnitt der zweiten Keimschicht 109 und der ersten Keimschicht 107 weggeätzt wurde, wird ein Abschnitt der Polymerschicht 105 zwischen den Durchkontaktierungen 113 freigelegt.
  • In einer Ausführungsform weisen alle von der Durchkontaktierungen 113, der ersten Keimschicht 107 und der zweiten Keimschicht 109 dieselbe erste Breite W1 auf. Zum Beispiel können die Durchkontaktierungen 113, die erste Keimschicht 107 und die zweite Keimschicht 109 die erste Breite W1 von ungefähr 200 µm aufweisen. Jedoch können beliebige geeignete Abmessungen verwendet werden.
  • 2 zeigt eine erste Halbleitervorrichtung 201, die an der Polymerschicht 105 innerhalb der Durchkontaktierungen 113 befestigt wird (in 2 nicht dargestellt, aber nachstehend unter Bezugnahme auf 3 gezeigt und beschrieben). In einer Ausführungsform umfasst die erste Halbleitervorrichtung 201 ein erstes Substrat 203, erste aktive Vorrichtungen (nicht einzeln dargestellt), erste Metallisierungsschichten 205, erste Kontaktpads 207, eine erste Passivierungsschicht 211 und erste externe Verbinder 209. Das erste Substrat 203 kann dotiertes oder undotiertes Bulk-Silizium oder eine aktive Schicht aus einem SOI-Substrat (Silizium auf einem Isolator) umfassen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie z.B. Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf einem Isolator (SGOI) oder Kombinationen davon. Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradientensubstrate oder Substrate mit Hybridorientierung.
  • Die ersten aktiven Vorrichtungen umfassen eine breite Vielzahl von aktiven Vorrichtungen und passiven Vorrichtungen, wie z.B. Kondensatoren, Widerständen, Induktivitäten und dergleichen, die verwendet werden können, um die gewünschten strukturellen und funktionellen Merkmale des Designs für die erste Halbleitervorrichtung 201 zu erzeugen. Die ersten aktiven Vorrichtungen können unter Verwendung beliebiger geeigneter Verfahren entweder innerhalb oder ansonsten auf dem ersten Substrat 203 ausgebildet werden.
  • Die ersten Metallisierungsschichten 205 werden über dem ersten Substrat 203 und den ersten aktiven Vorrichtungen ausgebildet und sind derart ausgelegt, dass sie die verschiedenen aktiven Vorrichtungen verbinden, um eine Funktionsschaltung zu bilden. In einer Ausführungsform werden die ersten Metallisierungsschichten 205 aus abwechselnden Schichten aus einem dielektrischen und einem leitfähigen Material gebildet und können mithilfe eines beliebigen geeigneten Prozesses (wie Abscheidung, Damascene, Dual-Damascene usw.) ausgebildet werden. In einer Ausführungsform können vier Metallisierungsschichten vorhanden sein, die von dem ersten Substrat 203 durch mindestens eine dielektrische Zwischenschicht (ILD) getrennt sind, aber die genaue Anzahl von ersten Metallisierungsschichten 205 hängt vom Design der ersten Halbleitervorrichtung 201 ab.
  • Die ersten Kontaktpads 207 können über den ersten Metallisierungsschichten 205 und in elektrischem Kontakt mit ihnen ausgebildet werden. Die ersten Kontaktpads 207 können Aluminium umfassen, aber andere Materialien, wie z.B. Kupfer, können alternativ verwendet werden. Die ersten Kontaktpads 207 können unter Verwendung eines Abscheidungsprozess, wie Sputtern, ausgebildet werden, um eine Materialschicht (nicht dargestellt) auszubilden, und Abschnitte der Materialschicht können dann mithilfe eines geeigneten Prozesses (wie z.B. eines fotolithografischen Maskierens und Ätzens) entfernt werden, um die ersten Kontaktpads 207 auszubilden. Jedoch kann ein beliebiger anderer geeigneter Prozess verwendet werden, um die ersten Kontaktpads 207 auszubilden. Die ersten Kontaktpads können derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie z.B. 1,45 µm aufweisen.
  • Die erste Passivierungsschicht 211 kann auf dem ersten Substrat 203 über den ersten Metallisierungsschichten 205 und den ersten Kontaktpads 207 ausgebildet werden. Die erste Passivierungsschicht 211 kann aus einem oder mehreren geeigneten dielektrischen Materialien, wie z.B. Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika, wie mit Kohlenstoff dotierten Oxiden, Extremely-Low-k-Dielektrika, wie einem mit porösem Kohlenstoff dotierten Siliziumdioxid, Kombinationen von diesen oder dergleichen gefertigt werden. Die erste Passivierungsschicht 211 kann mithilfe eines Prozesses, wie z.B. einer chemischen Gasphasenabscheidung (CVD) ausgebildet werden, obwohl ein beliebiger geeigneter Prozess verwendet werden kann, und kann eine Dicke zwischen ungefähr 0,5 µm und ungefähr 5 µm, wie z.B. ungefähr 9,25 KÅ, aufweisen.
  • Die ersten externen Verbinder 209 können ausgebildet werden, um leitfähige Gebiete zum Kontaktieren zwischen den ersten Kontaktpads 207 und z.B. einer Umverteilungsschicht (RDL) 501 bereitzustellen (in 2 nicht dargestellt, aber nachstehend unter Bezugnahme auf 5 gezeigt und beschrieben). In einer Ausführungsform können die ersten externen Verbinder 209 leitfähige Säulen sein und können ausgebildet werden, indem zunächst ein Fotolack (nicht dargestellt) über der ersten Passivierungsschicht 211 bis zu einer Dicke zwischen ungefähr 5 µm bis ungefähr 20 µm, wie z.B. 10 µm, ausgebildet wird. Der Fotolack kann strukturiert werden, um Abschnitte der ersten Passivierungsschicht 211, durch welche die leitfähigen Säulen verlaufen werden, freizulegen. Nach der Strukturierung kann dann der Fotolack als eine Maske verwendet werden, um die gewünschten Abschnitte der ersten Passivierungsschicht 211 zu entfernen, wodurch jene Abschnitte der darunterliegenden ersten Kontaktpads 207, mit denen die ersten externen Verbinder 209 in Kontakt stehen werden, freigelegt werden.
  • Die ersten externen Verbinder 209 können innerhalb der Öffnungen von sowohl der ersten Passivierungsschicht 211 als auch des Fotolacks ausgebildet werden. Die ersten externen Verbinder 209 können aus einem leitfähigen Material, wie z.B. Kupfer, ausgebildet werden, obwohl auch andere leitfähige Materialien, wie z.B. Nickel, Gold, Lötzinn, eine Metalllegierung, Kombinationen von diesen oder dergleichen verwendet werden können. Außerdem können die ersten externen Verbinder 209 unter Verwendung eines Prozesses, wie z.B. eines Elektroplattierens, ausgebildet werden, in dem ein elektrischer Strom durch die leitfähigen Abschnitte der ersten Kontaktpads 207, an denen wunschgemäß die ersten externen Verbinder 209 ausgebildet werden sollen, geleitet wird und die ersten Kontaktpads 207 in eine Lösung eingetaucht werden. Die Lösung und der elektrische Strom scheiden z.B. Kupfer innerhalb der Öffnungen ab, um die Öffnungen des Fotolacks und der ersten Passivierungsschicht 211 zu füllen und/oder zu überfüllen, wodurch die ersten externen Verbinder 209 gebildet werden. Überschüssiges leitfähiges Material und ein Fotolack außerhalb der Öffnungen der ersten Passivierungsschicht 211 können anschließend zum Beispiel unter Verwendung eines Veraschungsprozesses, eines chemisch-mechanischen Polierprozesses (CMP-Prozesses), Kombinationen von diesen oder dergleichen entfernt werden.
  • Wie jedoch ein Fachmann erkennen wird, stellt der vorstehend beschriebene Prozess zum Ausbilden der ersten externen Verbinder 209 lediglich nur eine solche Angabe dar, und die Ausführungsformen sollen nicht auf genau diesen Prozess beschränkt werden. Vielmehr soll der beschriebene Prozess lediglich als ein Beispiel dienen, da alternativ ein beliebiger geeigneter Prozess zum Ausbilden der ersten externen Verbinder 209 verwendet werden kann. Alle geeigneten Prozesse sollen im Umfang der vorliegenden Ausführungsformen vollständig aufgenommen sein.
  • Ein erster Die-Befestigungsfilm 217 kann auf einer gegenüberliegenden Seite des ersten Substrats 203 angeordnet werden, um die Anbringung der ersten Halbleitervorrichtung 201 an der Polymerschicht 105 zu unterstützen. In einer Ausführungsform ist der erste Die-Befestigungsfilm 217 ein Epoxidharz, ein Phenolharz, ein Acrylkautschuk, ein Kieselsäure-Füllstoff oder eine Kombination davon, und wird unter Verwendung einer Laminierungstechnik aufgebracht. Jedoch können ein beliebiges anderes geeignetes alternatives Material und Verfahren alternativ verwendet werden.
  • 3 zeigt eine Anordnung der ersten Halbleitervorrichtung 201 auf der Polymerschicht 105 zusammen mit einer Anordnung der zweiten Halbleitervorrichtung 301. In einer Ausführungsform kann die zweite Halbleitervorrichtung 301 ein zweites Substrat 303, zweite aktive Vorrichtungen (nicht einzeln dargestellt), zweite Metallisierungsschichten 305, zweite Kontaktpads 307, eine zweite Passivierungsschicht 311, zweite externe Verbinder 309 und einen zweiten Die-Befestigungsfilm 317 umfassen. In einer Ausführungsform können das zweite Substrat 303, die zweiten aktiven Vorrichtungen, die zweiten Metallisierungsschichten 305, die zweiten Kontaktpads 307, die zweite Passivierungsschicht 311, die zweiten externen Verbinder 309 und der zweite Die-Befestigungsfilm 317 dem ersten Substrat 203, den ersten aktiven Vorrichtungen, den ersten Metallisierungsschichten 205, den ersten Kontaktpads 207, der ersten Passivierungsschicht 211, den ersten externen Verbindern 209 und dem ersten Die-Befestigungsfilm 217, wie vorstehend unter Bezugnahme auf 2 beschrieben, ähnlich sein, obwohl sie auch verschieden sein können.
  • In einer Ausführungsform können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 z.B. auf der Polymerschicht 105 zwischen verschiedenen der Durchkontaktierungen 113 angeordnet werden. In einer Ausführungsform können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 z.B. unter Verwendung eines Bestückungsprozesses angeordnet werden. Jedoch kann ein beliebiges anderes Verfahren zum Anbringen der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 auf der Polymerschicht 105 ebenfalls verwendet werden.
  • 4 zeigt ein Kapseln der Durchkontaktierungen 113 der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. Das Kapseln kann in einer Formvorrichtung (nicht einzeln in 4 dargestellt) durchgeführt werden, die einen oberen Formabschnitt und einen von dem oberen Formabschnitt abtrennbaren unteren Formabschnitt umfassen kann. Wenn der obere Formabschnitt derart abgesenkt wird, dass er an den unteren Formabschnitt angrenzend ist, kann ein Formhohlraum für das erste Trägersubstrat 101, die Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 ausgebildet werden.
  • Während des Kapselungsprozesses kann der obere Formabschnitt angrenzend an den unteren Formanschnitt angeordnet werden, wodurch das erste Trägersubstrat 101, die Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 innerhalb des Formhohlraums eingeschlossen werden. Nachdem sie eingeschlossen wurden, können der obere Formabschnitt und der untere Formabschnitt einen luftdichten Verschluss bilden, um den Einfluss und Ausfluss von Gasen aus dem Formhohlraum zu regulieren. Nachdem sie verschlossen wurden, kann ein Kapselungsstoff 401 in dem Formhohlraum angeordnet werden. Der Kapselungsstoff 401 kann eine Moldmasse auf Harzbasis, wie z.B. Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen von diesen oder dergleichen sein. Der Kapselungsstoff 401 kann in dem Formhohlraum vor der Ausrichtung des oberen Formabschnitts und des unteren Formabschnitts angeordnet werden, oder er kann ansonsten in den Formhohlraum durch eine Einspritzöffnung eingespritzt werden.
  • Nachdem der Kapselungsstoff 401 in dem Formhohlraum derart angeordnet wurde, dass der Kapselungsstoff 401 das erste Trägersubstrat 101, die Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung301 kapselt, kann der Kapselungsstoff 401 gehärtet werden, um den Kapselungsstoff 401 für den optimalen Schutz zu verfestigen. Während der konkrete Härtungsprozess zumindest teilweise von dem bestimmten, für den Kapselungsstoff 401 gewählten Material abhängt, könnte in einer Ausführungsform, in der eine Moldmasse als der erste Kapselungsstoff 401 gewählt wird, die Härtung mithilfe eines Prozesses, wie z.B. eines Erwärmens des Kapselungsstoffs 401 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie z.B. ungefähr 125 °C, für ungefähr 60 s bis ungefähr 3600 s, wie z.B. ungefähr 600 s, erfolgen. Außerdem können Initiatoren und/oder Katalysatoren in dem Kapselungsstoff 401 enthalten sein, um den Härtungsprozess besser zu regulieren.
  • Jedoch ist, wie ein Durchschnittsfachmann erkennen wird, der vorstehend beschriebene Härtungsprozess lediglich ein Beispiel eines Prozesses und er soll die vorliegenden Ausführungsformen nicht beschränken. Andere Härtungsprozesse, wie z.B. Bestrahlung oder auch Ermöglichen, dass sich der Kapselungsstoff 401 bei Raumtemperatur verfestigt, können alternativ verwendet werden. Ein beliebiger geeigneter Härtungsprozess kann verwendet werden und alle solchen Prozesse sollen im Umfang der hier besprochenen Ausführungsformen vollständig aufgenommen sein.
  • 4 zeigt außerdem ein Dünnen des Kapselungsstoffs 401, um die Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 für eine weitere Verarbeitung freizulegen. Das Dünnen kann z.B. unter Verwendung eines mechanischen Schleif- oder eines chemisch-mechanischen Polierprozesses (CMP) durchgeführt werden, wodurch chemische Ätzmittel und Abrasivstoffe verwendet werden, um mit dem Kapselungsstoff 401, der ersten Halbleitervor 201 und der zweiten Halbleitervorrichtung 301 zu reagieren und sie abzuschleifen, bis die Durchkontaktierungen 113, die ersten externen Verbinder 209 (auf der ersten Halbleitervorrichtung 201) und die zweiten externen Verbinder 309 (auf der zweiten Halbleitervorrichtung 301) freigelegt wurden. Daher können die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301 und die Durchkontaktierungen 113 eine plane Fläche aufweisen, die auch mit dem Kapselungsstoff 401 ebenflächig ist.
  • Während der vorstehend beschriebene CMP-Prozess als ein Ausführungsbeispiel vorgestellt ist, soll er jedoch die Ausführungsformen nicht beschränken. Ein beliebiger anderer geeigneter Entfernungsprozess kann verwenden, um den Kapselungsstoff 401, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu dünnen und die Durchkontaktierungen 113 freizulegen. Zum Beispiel kann eine Reihe von chemischen Ätzvorgängen verwendet werden. Dieser Prozess und ein beliebiger anderer geeigneter Prozess können verwendet werden, um den Kapselungsstoff 401, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu dünnen, und alle solchen Prozesse sollen im Umfang der Ausführungsformen vollständig aufgenommen sein.
  • 5 zeigt ein Ausbilden der RDL 501, um die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301, die Durchkontaktierungen 113 und die dritten externen Verbinder 505 miteinander zu verbinden. Durch Verwenden der RDL 501, um die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 miteinander zu verbinden, können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 eine Stiftanzahl aufweisen, die größer ist als 1000.
  • In einer Ausführungsform kann die RDL 501 ausgebildet werden, indem zunächst eine Keimschicht (nicht dargestellt) aus einer Titan-Kupfer-Legierung mithilfe eines geeigneten Ausbildungsprozesses, wie z.B. CVD oder Sputtern, ausgebildet wird. Ein Fotolack (ebenfalls nicht dargestellt) kann dann derart ausgebildet werden, dass er die Keimschicht abdeckt, und der Fotolack kann dann strukturiert werden, um jene Abschnitte der Keimschicht freizulegen, die dort angeordnet sind, wo die RDL 501 wunschgemäß angeordnet werden soll.
  • Nachdem der Fotolack ausgebildet und strukturiert wurde, kann ein leitfähiges Material, wie z.B. Kupfer, auf der Keimschicht mithilfe eines Abscheidungsprozesses, wie z.B. eines Plattierens, ausgebildet werden. Das leitfähige Material kann derart ausgebildet werden, dass es eine Dicke von zwischen ungefähr 1 µm und ungefähr 10 µm, wie z.B. ungefähr 5 µm, aufweist. Obwohl das Material und die Verfahren, die hier besprochen wurden, zum Ausbilden des leitfähigen Materials geeignet sind, sind jedoch diese Materialien lediglich Beispiele. Beliebige andere geeignete Materialien, wie z.B. AlCu oder Au, und beliebige andere geeignete Ausbildungsprozesse, wie z.B. CVD oder PVD, können verwendet werden, um die RDL 501 auszubilden.
  • Nachdem das leitfähige Material ausgebildet wurde, kann der Fotolack mithilfe eines geeigneten Entfernungsprozesses, wie z.B. einer Veraschung, entfernt werden. Nach dem Entfernen des Fotolacks, können außerdem jene Abschnitte der Keimschicht, die mit dem Fotolack abgedeckt waren, zum Beispiel mithilfe eines geeigneten Ätzprozesses unter Verwendung des leitfähigen Materials als einer Maske, entfernt werden.
  • 5 zeigt außerdem ein Ausbilden einer dritten Passivierungsschicht 503 über der RDL 501, um Schutz und Isolierung für die RDL 501 und die anderen darunter liegenden Strukturen bereitzustellen. In einer Ausführungsform kann die dritte Passivierungsschicht 503 Polybenzoxazol (PBO) sein, obwohl ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimid-Derivat, verwendet werden kann. Die dritte Passivierungsschicht 503 kann z.B. unter Verwendung eines Rotationsbeschichtungsprozesses bis zu einer Dicke von zwischen ungefähr 5 µm und ungefähr 25 µm, wie z.B. ungefähr 7 µm, angeordnet werden, obwohl ein beliebiges geeignetes Verfahren und eine beliebige geeignete Dicke alternativ verwendet werden können .
  • Obwohl in 5 lediglich eine einzelne RDL 501 dargestellt ist, ist dies außerdem zur Klarheit gedacht und soll die Ausführungsformen nicht beschränken. Vielmehr kann eine beliebige geeignete Anzahl von leitfähigen und Passivierungsschichten, wie z.B. drei RDL-Schichten 501, ausgebildet werden, indem der vorstehend beschriebene Prozess zum Ausbilden der RDL 501 wiederholt wird. Eine Beliebige geeignete Anzahl von Schichten kann verwendet werden.
  • 5 zeigt ferner ein Ausbilden der dritten externen Verbinder 505, um einen elektrischen Kontakt mit der RDL 501 zu bilden. Nachdem die dritte Passivierungsschicht 503 ausgebildet wurde, kann in einer Ausführungsform eine Öffnung durch die dritte Passivierungsschicht 503 ausgebildet werden, indem Abschnitte der dritten Passivierungsschicht 503 entfernt werden, um zumindest einen Abschnitt der darunter liegenden RDL 501 freizulegen. Die Öffnung ermöglicht einen Kontakt zwischen der RDL 501 und den dritten externen Verbindern 505. Die Öffnung kann unter Verwendung einer geeigneten fotolithografischen Maske und eines Ätzprozesses ausgebildet werden, obwohl ein beliebiger geeigneter Prozess zum Freilegen von Abschnitten der RD 501 verwendet werden kann.
  • In einer Ausführungsform können die dritten externen Verbinder 505 auf der RDL 501 über die dritte Passivierungsschicht 503 angeordnet werden und können ein Ball-Grid-Array (BGA) sein, das ein eutektisches Material, wie z.B. Lötzinn, umfasst, obwohl beliebige geeignete Materialien alternativ verwendet werden können. Fakultativ kann eine lötfähige Metallisierung zwischen den dritten externen Verbindern 505 und der RDL 501 verwendet werden. In einer Ausführungsform, in der die dritten externen Verbinder 505 Lothügel sind, können die dritten externen Verbinder 505 unter Verwendung eines Ball-Drop-Verfahrens, wie z.B. eines direkten Ball-Drop-Verfahrens (Kugelauftropfverfahrens), ausgebildet werden. Alternativ können die Lothügel ausgebildet werden, indem zunächst eine Schicht aus Zinn mithilfe eines beliebigen geeigneten Verfahrens, wie z.B. Aufdampfen, Elektroplattieren, Drucken, Lötzinnübertragen, ausgebildet wird, und anschließend ein Reflow durchgeführt wird, um das Material in die gewünschte Hügelform zu formen. Nachdem die dritten externen Verbinder 505 ausgebildet wurden, kann ein Test durchgeführt werden, um sicherzustellen, dass die Struktur für die weitere Verarbeitung geeignet ist.
  • 6A zeigt ein Debonden des ersten Trägersubstrats 101 von der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. In einer Ausführungsform können die dritten externen Verbinder 505 und daher die Struktur, die die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst, an einer Ringstruktur 601 befestigt werden. Die Ringstruktur 601 kann ein Metallring sein, der eine Unterstützung und Stabilität für die Struktur während des Debonding-Prozesses und danach bereitstellen soll. In einer Ausführungsform werden die dritten externen Verbinder 505, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 z.B. unter Verwendung eines UV-Klebestreifens 603 an der Ringstruktur befestigt, obwohl alternativ ein beliebiger anderer geeigneter Haftstoff oder eine beliebige andere geeignete Anbringung verwendet werden kann.
  • Nachdem die dritten externen Verbinder 505 und damit die Struktur, die die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst, an der Ringstruktur 601 befestigt wurden, kann das erste Trägersubstrat 101 von der Struktur, die die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst, z.B. unter Verwendung eines thermischen Prozesses, um die Hafteigenschaften der Haftschicht 103 zu verändern, debondet werden. In einer bestimmten Ausführungsform wird eine Energiequelle, wie ein UV-Laser, ein Kohlendioxidlaser (CO2-Laser), oder ein Infrarotlaser (IR-Laser), verwendet, um die Haftschicht 103 zu bestrahlen und zu erwärmen, bis die Haftschicht 103 zumindest teilweise ihre Hafteigenschaften verliert. Nachdem dies durchgeführt wurde, können das erste Trägersubstrat 101 und die Haftschicht 103 physisch getrennt und von der Struktur, die die dritten externen Verbinder 505, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst, getrennt werden.
  • 6B zeigt eine andere Ausführungsform für ein Debonden des ersten Trägersubstrats 101 von der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. In dieser Ausführungsform können die dritten externen Verbinder 505 an einem zweiten Trägersubstrat 605 z.B. unter Verwendung eines ersten Klebstoffs 607 angebracht werden. In einer Ausführungsform ist das zweite Trägersubstrat 605 dem ersten Trägersubstrat 101 ähnlich, obwohl es auch verschieden sein kann. Nach dem Anbringen kann die Haftschicht 103 bestrahlt werden, und die Haftschicht 103 und das erste Trägersubstrat 101 können physisch entfernt werden.
  • Unter erneuter Bezugnahme auf eine Ausführungsform, in der die Ringstruktur 601 verwendet wird, zeigt 7 ein Strukturieren der Polymerschicht 105, um erste Öffnungen 703 auszubilden und die Durchkontaktierungen 113 (zusammen mit der zweiten Keimschicht 109, die mit jeder Durchkontaktierung 113 assoziiert ist) freizulegen. In einer Ausführungsform kann die Polymerschicht 105 z.B. unter Verwendung eines Laserborhverfahrens strukturiert werden, in dem ein Laser zu jenen Abschnitten der Polymerschicht 105 gelenkt wird, die wunschgemäß entfernt werden sollen, um die darunterliegende erste Keimschicht 107 freizulegen. Während des Laserbohrprozesses kann die Bohrenergie in einem Bereich von 0,1 mJ bis ungefähr 60 mJ liegen, und ein Bohrwinkel kann von ungefähr o Grad (senkrecht zur Polymerschicht 105) bis ungefähr 85 Grad zur Normalen der Polymerschicht 105 betragen.
  • In einer Ausführungsform kann das Strukturieren ausgebildet werden, um die ersten Öffnungen 703 über den Durchkontaktierungen 113 derart auszubilden, dass sie eine zweite Breite W2 aufweisen, die kleiner ist als die erste Breite W1 der Durchkontaktierungen 113. Zum Beispiel können in einer Ausführungsform, in der die erste Breite W1 ungefähr 200 µm beträgt, die ersten Öffnungen 703 derart ausgebildet werden, dass sie die zweite Breite W2 von weniger als ungefähr 200 µm, wie z.B. ungefähr 150 µm, aufweisen. Jedoch können beliebige geeignete Abmessungen verwendet werden.
  • In einer anderen Ausführungsform kann die Polymerschicht 105 strukturiert werden, indem zunächst ein Fotolack (nicht einzeln in 7 dargestellt) auf die Polymerschicht 105 aufgetragen wird, und anschließend der Fotolack mit einer strukturierten Energiequelle (z.B. einer strukturierten Lichtquelle) belichtet wird, so dass eine chemische Reaktion induziert wird, wodurch eine physikalische Änderung in jenen Abschnitten des Fotolacks induziert wird, die mit der strukturierten Lichtquelle belichtet wurden. Ein Entwickler wird anschließend auf den belichteten Fotolack angewendet, um die physikalischen Änderungen zu nutzen und je nach der gewünschten Struktur entweder den belichteten Abschnitt des Fotolacks oder den unbelichteten Abschnitt des Fotolacks selektiv zu entfernen, und die darunter liegenden freigelegten Abschnitte der Polymerschicht 105 werden z.B. mithilfe eines Trockenätzprozesses entfernt. Jedoch kann ein beliebiges geeignetes Verfahren zum Strukturieren der Polymerschicht 105 verwendet werden.
  • 8A bis 8B zeigen ein Strukturieren der ersten Keimschicht 107 über die strukturierte Polymerschicht 105, um die darunterliegende zweite Keimschicht 109 freizulegen, zusammen mit einem Entfernen des Rückstands der Polymerschicht 105, wobei 8B eine Draufsicht auf eine einzelne Kombination der ersten Keimschicht 107 und der zweiten Keimschicht 109 zeigt. In einer Ausführungsform können das Strukturieren der ersten Keimschicht 107 und das Entfernen der Polymerschicht 105 unter Verwendung eines zweistufigen Reinigungsprozesses nach dem Laserbohren (Post Laser Drill Cleaning, PLDC), in dem der erste Schritt zum Strukturieren der ersten Keimschicht 107 verwendet wird, durchgeführt werden.
  • Zum Beispiel kann in einer Ausführungsform der erste Schritt des PLDC-Prozesses einen ersten Ätzprozess, wie z.B. einen anisotropen Ätzprozess, wie z.B. einen Trockenätzprozess mit einem Plasma, umfassen. Zum Beispiel verwendet in einer Ausführungsform der erste Ätzprozess Ätzmittel, die gegenüber der ersten Keimschicht 107 selektiv sind, und lenkt die Ätzmittel zu den freigelegten Abschnitten der ersten Keimschicht 107 (die durch die strukturierte Polymerschicht 105 maskiert sind). Daher kann das Strukturieren der ersten Öffnungen 703 auf die erste Keimschicht 107 übertragen werden und die zweite Keimschicht 109 freilegen.
  • Da die ersten Öffnungen 703 innerhalb der Polymerschicht 105 bereits vor dem Entfernen der Polymerschicht 105 (weiter unten besprochen) ausgebildet wurden, wird insbesondere ein Abschnitt der ersten Keimschicht 107 während des ersten Ätzprozesses freigelegt. Daher entfernt der erste Ätzprozess die freigelegten Abschnitte der ersten Keimschicht 107, wodurch die Struktur der ersten Öffnungen 703 auf die erste Keimschicht 107 übertragen wird und die darunterliegende zweite Keimschicht 109 freigelegt wird.
  • Nachdem die zweite Keimschicht 109 freigelegt wurde, kann der zweite Schritt des PLCD verwendet werden, um einen Rückstand der Polymerschicht 105 zu entfernen. Zum Beispiel kann der zweite Schritt einen zweiten Ätzprozess, wie z.B. einen anisotropen Ätzprozess (einen Trockenätzprozess mit einem Plasma) mit Ätzmitteln, die gegenüber dem Material der Polymerschicht 105 selektiv sind, verwenden. Mit Ätzmitteln, die gegenüber dem Material der Polymerschicht 105 selektiv sind, kann der zweite Ätzprozess das Material der Polymerschicht 105 entfernen, ohne dass die Materialien der ersten Keimschicht 107 und der zweiten Keimschicht 109 entfernt werden oder sie werden nur minimal entfernt. Jedoch kann ein beliebiger geeigneter Entfernungsprozess, wie z.B. ein Nassätzprozess, verwendet werden, um die Polymerschicht 105 zu entfernen.
  • Unter Bezugnahme auf 8B kann die erste Keimschicht 107 zu einer Ringform strukturiert werden, wobei ein Mittelbereich entfernt ist. In einer Ausführungsform kann die Ringform einen Außendurchmesser Do der ersten Breite W1 von zwischen ungefähr 30 µm und ungefähr 250 µm, wie z.B. ungefähr 200 µm, und einen Innendurchmesser Di der zweiten Breite W2 von zwischen ungefähr 100 µm und ungefähr 230 µm, wie z.B. ungefähr 150 µm, aufweisen. Jedoch können beliebige geeignete Abmessungen verwendet werden.
  • Obwohl die erste Keimschicht 107 derart dargestellt ist, dass sie zu einer Ringform strukturiert wird, soll außerdem diese Form veranschaulichend sein und soll nicht beschränkend sein. Vielmehr kann eine beliebige geeignete Form, die für eine zusätzliche Anhaftung sorgt, verwendet werden. Zum Beispiel kann die erste Keimschicht 107 zu einer rechteckigen Form oder einer beliebigen anderen geeigneten Form strukturiert werden. Alle derartigen Formen sollen im Umfang der Ausführungsformen vollständig aufgenommen sein.
  • Durch Öffnen der Polymerschicht 105 (z.B. unter Verwendung eines Laserbohrens) zum Ausbilden der ersten Öffnungen 703, worauf ein PLDC (z.B. unter Verwendung eines mehrstufigen Plasmareinigens) folgt, weist die resultierende Struktur einen Entnetzungsring (z.B. Titan) um die geöffnete Keimschicht 109 (z.B. Kupfer) auf. Ein solcher Entnetzungsring wirkt als eine Entnetzungsstruktur, um dabei zu helfen, Delaminierungsprobleme zwischen dem Underfill und dem Lötzinn (weiter unten besprochen) zu verhindern, die eine weitere Delaminierung zwischen den Metallkontakten und den Durchkontaktierungen 113 (den Interposer-Durchkontaktierungen (TIVs)) verursachen könnten, und ohne einen zusätzlichen Bedarf und Kosten für die Polymerschicht 105, die als ein Beanspruchungspuffer wirkt.
  • Nachdem die Polymerschicht 105 entfernt wurde, können fakultativ Rückseiten-Ball-Pads (nicht getrennt in 8A dargestellt) angeordnet werden, um die nun freigelegte zweite Keimschicht 109 zu schützen. In einer Ausführungsform können die Rückseiten-Ball-Pads ein leitfähiges Material, wie z.B. eine Lotpaste oder ein organisches Lötschutzmittel (Organic Solderability Preservative, OSP), umfassen, obwohl ein beliebiges geeignetes Material alternativ verwendet werden kann. In einer Ausführungsform können die Rückseiten-Ball-Pads unter Verwendung einer Schablone aufgetragen werden, obwohl ein beliebiges geeignetes Verfahren zum Auftragen alternativ verwendet werden kann, und anschließend wiederaufgeschmolzen werden, um eine Hügelform auszubilden.
  • Auch fakultativ kann eine Rückseitenschutzschicht (ebenfalls nicht in 8A dargestellt) über den Rückseiten-Ball-Pads angeordnet und strukturiert werden, um die Verknüpfung zwischen den Rückseiten-Ball-Pads und der ersten Keimschicht 107 und der zweiten Keimschicht 109 vor einem Eindringen von Feuchtigkeit zu versiegeln. In einer Ausführungsform kann die Rückseitenschutzschicht ein Schutzmaterial, wie z.B. PBO, ein Lötwiderstand (SR), ein Laminierungsverbundband (LC), ein Ajinomoto-Aufbaufilm (ABF), eine nicht leitfähige Paste (NCP), ein nicht leitfähiger Film (NCF), ein strukturierter Underfill (PUF), ein Wölbungsverbesserungshaftmittel (WIA), eine flüssige Formmasse V9 , Kombinationen von diesen oder dergleichen sein. Jedoch kann ein beliebiges geeignetes Material ebenfalls verwendet werden. Die Rückseitenschutzschicht kann unter Verwendung eines Prozesses, wie z.B. eines Siebdrucks, einer Laminierung, einer Rotationsbeschichtung oder dergleichen, bis zu einer Dicke von zwischen ungefähr 1 µm bis ungefähr 100 µm aufgetragen werden.
  • 9 zeigt ein Anordnen von vierten externen Verbindungen 903 in physischem Kontakt mit der ersten Keimschicht 107 und der zweiten Keimschicht 109 (in Ausführungsformen, in denen die Rückseiten-Ball-Pads nicht vorhanden sind). In einer Ausführungsform können die vierten externen Verbindungen 903 ausgebildet werden, um eine externe Verbindung zwischen den Durchkontaktierungen 113 und z.B. einem ersten Package 1000 und einem zweiten Package 1019 bereitzustellen (in 9 nicht dargestellt, aber nachstehend unter Bezugnahme auf 10 gezeigt und besprochen). Die vierten externen Verbindungen 903 können Kontaktierhügel, wie z.B. Mikrobumps oder C4-Bumps (controlled collapse chip connection), sein und können ein Material, wie z.B. Zinn, oder andere geeignete Materialien, wie z.B. eine Lotpaste, Silber oder Kupfer, umfassen. In einer Ausführungsform, in der die vierten externen Verbindungen 903 Lothügel aus Zinn sind, können die vierten externen Verbindungen 903 ausgebildet werden, indem zunächst eine Schicht aus Zinn mithilfe eines beliebigen geeigneten Verfahrens, wie Aufdampfen, Elektroplattieren, Aufdrucken, Lotübertragung, Lotkugelanordnen usw., bis zu einer Dicke von z.B. ungefähr 100 µm ausgebildet wird. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, wird ein Reflow durchgeführt, um das Material in die gewünschte Hügelform zu formen.
  • 10 zeigt ein Bonden der vierten externen Verbindungen 903 an ein erstes Package 1000. In einer Ausführungsform kann das erste Package 1000 ein drittes Substrat 1003, eine dritte Halbleitervorrichtung 1005, eine vierte Halbleitervorrichtung 1007 (gebondet an die dritte Halbleitervorrichtung 1005), dritte Kontaktpads 1009 (für eine elektrische Verbindung mit den vierten externen Verbindungen 903) und einen zweiten Kapselungsstoff 1011 umfassen. In einer Ausführungsform kann das dritte Substrat 1003 z.B. ein Package-Substrat sein, das interne Verbindungen (z.B. Substrat-Durchkontaktierungen 1015) umfasst, um die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 mit den vierten externen Verbindungen 903 zu verbinden.
  • Alternativ kann das dritte Substrat 1003 ein Interposer sein, der als ein Zwischensubstrat verwendet wird, um die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 mit den vierten externen Verbindungen 903 zu verbinden. In dieser Ausführungsform kann das dritte Substrat 1003 z.B. ein dotiertes oder undotiertes Siliziumsubstrat oder eine aktive Schicht aus einem SOI-Substrat (Silizium auf einem Isolator) sein. Jedoch kann das dritte Substrat 1003 alterativ ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder ein beliebiges anderes Substrat sein, das einen geeigneten Schutz und/oder eine geeignete Verbindungsfunktionalität bereitstellen kann. Diese und beliebige andere geeignete Materialien können alternativ für das dritte Substrat 1003 verwendet werden.
  • Die dritte Halbleitervorrichtung 1005 kann eine Halbleitervorrichtung sein, die für einen vorgesehenen Zweck ausgelegt ist, wie z.B. ein Logik-Die, ein CPU-Die (Central Processing Unit), ein Speicher-Die (z.B. ein DRAM-Die), Kombinationen von diesen oder dergleichen. In einer Ausführungsform umfasst die dritte Halbleitervorrichtung 1005 je nach Bedarf für eine bestimmte Funktionalität darin integrierte Schaltungsvorrichtungen, wie Transistoren, Kondensatoren, Induktivitäten, Widerstände, erste Metallisierungsschichten (nicht dargestellt) und dergleichen. In einer Ausführungsform ist die dritte Halbleitervorrichtung 1005 derart ausgelegt und hergestellt, dass sie zusammen mit oder gleichzeitig mit der ersten Halbleitervorrichtung 201 arbeitet.
  • Die vierte Halbleitervorrichtung 1007 kann der dritten Halbleitervorrichtung 1005 ähnlich sein. Zum Beispiel kann die vierte Halbleitervorrichtung 1007 eine Halbleitervorrichtung sein, die für einen vorgesehenen Zweck (z.B. ein DRAM-Die) ausgelegt ist und integrierte Schaltungsvorrichtungen für eine gewünschte Funktionalität umfasst. In einer Ausführungsform ist die vierte Halbleitervorrichtung 1007 derart ausgelegt, dass sie zusammen mit oder gleichzeitig mit der ersten Halbleitervorrichtung 201 und/oder der dritten Halbleitervorrichtung 1005 arbeitet.
  • Die vierte Halbleitervorrichtung 1007 kann an die dritte Halbleitervorrichtung 1005 gebondet werden. In einer Ausführungsform wird die vierte Halbleitervorrichtung 1007 lediglich physisch mit der dritten Halbleitervorrichtung 1005, z.B. unter Verwendung eines Haftmittels, gebondet. In dieser Ausführungsform können die vierte Halbleitervorrichtung 1007 und die dritte Halbleitervorrichtung 1005 z.B. unter Verwendung von Drahtbonds 1017 mit dem dritten Substrat 1003 elektrisch verbunden werden, obwohl ein beliebiges geeignetes elektrisches Bonden verwendet werden kann.
  • Alternativ kann die vierte Halbleitervorrichtung 1007 an die dritte Halbleitervorrichtung 1005 sowohl physisch als auch elektrisch gebondet werden. In dieser Ausführungsform kann die vierte Halbleitervorrichtung 1007 vierte externe Verbindungen (nicht einzeln in 10 dargestellt) umfassen, die mit fünften externen Verbindungen (ebenfalls nicht einzeln in 10 dargestellt) auf der dritten Halbleitervorrichtung 1005 verbunden werden, um die vierte Halbleitervorrichtung 1007 mit der dritten Halbleitervorrichtung 1005 zu verbinden.
  • Die dritten Kontaktpads 1009 können auf dem dritten Substrat 1003 ausgebildet werden, um elektrische Verbindungen zwischen der dritten Halbleitervorrichtung 1005 und z.B. den vierten externen Verbindungen 903 auszubilden. In einer Ausführungsform können die dritten Kontaktpads 1009 über einer elektrischen Leiterbahnführung (wie z.B. Substrat-Durchkontaktierungen 1015) und in elektrischem Kontakt mit ihr innerhalb des dritten Substrats 1003 ausgebildet werden. Die dritten Kontaktpads 1009 können Aluminium umfassen, aber andere Materialien, wie z.B. Kupfer, können alternativ verwendet werden. Die dritten Kontaktpads 1009 können unter Verwendung eines Abscheidungsprozess, wie z.B. Sputtern, ausgebildet werden, um eine Materialschicht (nicht dargestellt) auszubilden, und Abschnitte der Materialschicht können dann mithilfe eines geeigneten Prozesses (wie z.B. eines fotolithografischen Maskierens und Ätzens) entfernt werden, um die dritten Kontaktpads 1009 auszubilden. Jedoch kann ein beliebiger anderer geeigneter Prozess verwendet werden, um die dritten Kontaktpads 1009 auszubilden. Die dritten Kontaktpads 1009 können derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie z.B. 1,45 µm, aufweisen.
  • Der zweite Kapselungsstoff 1011 kann verwendet werden, um die dritte Halbleitervorrichtung 1005, die vierte Halbleitervorrichtung 1007 und das dritte Substrat 1003 zu kapseln und zu schützen. In einer Ausführungsform kann der zweite Kapselungsstoff 1011 eine Moldmasse sein und kann unter Verwendung einer Formvorrichtung (in 10 nicht dargestellt) angeordnet werden. Zum Beispiel können das dritte Substrat 1003, die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 innerhalb eines Hohlraums der Formvorrichtung angeordnet werden und der Hohlraum kann hermetisch verschlossen werden. Der zweite Kapselungsstoff 1011 kann entweder vor dem hermetischen Verschließen des Hohlraums innerhalb des Hohlraums angeordnet werden, oder er kann ansonsten über eine Einspritzöffnung in den Hohlraum eingespritzt werden. In einer Ausführungsform kann der zweite Kapselungsstoff 1011 eine Formmasse auf Harzbasis sein, wie z.B. Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen von diesen oder dergleichen.
  • Nachdem der zweite Kapselungsstoff 1011 in dem Hohlraum derart angeordnet wurde, so dass der zweite Kapselungsstoff 1011 den Bereich um das dritte Substrat 1003, die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 kapselt, kann der zweite Kapselungsstoff 1011 gehärtet werden, um den zweiten Kapselungsstoff 1011 für einen optimalen Schutz zu verfestigen. Während der konkrete Härtungsprozess zumindest teilweise von dem bestimmten, für den zweiten Kapselungsstoff 1011 gewählten Material abhängt, könnte in einer Ausführungsform, in der eine Formmasse als der zweite Kapselungsstoff 1011 gewählt wird, die Härtung mithilfe eines Prozesses, wie z.B. Erwärmen des zweiten Kapselungsstoffs 1011 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie z.B. ungefähr 125 °C, für ungefähr 60 s bis ungefähr 3000 s, wie z.B. ungefähr 600 s, erfolgen. Außerdem können Initiatoren und/oder Katalysatoren in dem zweiten Kapselungsstoff 1011 enthalten sein, um den Härtungsprozess besser zu regulieren.
  • Jedoch ist, wie ein Durchschnittsfachmann erkennen wird, der vorstehend beschriebene Härtungsprozess lediglich ein Beispiel eines Prozesses und er soll die vorliegenden Ausführungsformen nicht beschränken. Andere Härtungsprozesse, wie z.B. Bestrahlung oder auch Ermöglichen, dass sich der zweite Kapselungsstoff 1011 bei Raumtemperatur verfestigt, können verwendet werden. Ein beliebiger geeigneter Härtungsprozess kann verwendet werden und alle solchen Prozesse sollen im Umfang der hier besprochenen Ausführungsformen vollständig aufgenommen sein.
  • Nachdem die vierten externen Verbindungen 903 ausgebildet wurden, werden die vierten externen Verbindungen 903 auf die dritten Kontaktpads 1009 ausgerichtet und in physischem Kontakt mit ihnen angeordnet, und ein Bonden wird durchgeführt. Zum Beispiel kann in einer Ausführungsform, in der die vierten externen Verbindungen 903 Lothügel sind, der Bondprozess einen Reflow-Prozess umfassen, wodurch die Temperatur der vierten externen Verbindungen 903 auf einen Punkt erhöht wird, an dem die vierten externen Verbindungen 903 sich verflüssigen und fließen, wodurch das erste Package 1000 an die vierten externen Verbindungen 903 gebondet wird, nachdem sich die vierten externen Verbindungen 903 wieder verfestigen.
  • Durch Anordnen des ersten Package 1000 (das z.B. ein DRAM-Package sein kann) über der zweiten Halbleitervorrichtung 301, wird das erste Package 1000 über einem ersten Aufnahmegebiet 1002 angeordnet, das zum Aufnehmen des ersten Package 1000 ausgelegt ist. In einer Ausführungsform weist das erste Aufnahmegebiet 1002 eine Größe und Form auf, die durch die gewünschte Größe des ersten Package 1000, das auf dem ersten Aufnahmegebiet 1002 angeordnet wird, bestimmt wird.
  • 10 zeigt zusätzlich das Bonden eines zweiten Package 1019 an die vierten externen Verbindungen 903. In einer Ausführungsform kann das zweite Package 1019 dem ersten Package 1000 ähnlich sein, und kann an die vierten externen Verbindungen 903 unter Verwendung ähnlicher Prozesse gebondet werden. Jedoch kann das zweite Package 1019 auch von dem ersten Package 1000 verschieden sein.
  • 10 zeigt außerdem ein Anordnen eines Underfill-Materials 1021 zwischen dem ersten Package 1000 und dem zweiten Package 1019. In einer Ausführungsform ist das Underfill-Material 1021 ein Schutzmaterial, das verwendet wird, um einen Betriebs- und Umweltqualitätsverlust bei dem ersten Package 1000 und dem zweiten Package 1019, wie durch die Erzeugung von Wärme während des Betriebs verursachte Verspannungen, zu unterdrücken zu unterstützen. Das Underfill-Material 1021 kann in den Raum zwischen dem ersten Package 1000 und dem zweiten Package 1019 eingespritzt oder auf eine andere Weise dort ausgebildet werden, und es kann zum Beispiel ein flüssiges Epoxid umfassen, das zwischen dem ersten Package 1000 und dem zweiten Package 1019 verteilt und anschließend gehärtet wird, um sich zu verfestigen.
  • 11 zeigt ein Vereinzeln des ersten Package 1000 von dem zweiten Package 1019. In einer Ausführungsform kann die Vereinzelung unter Verwendung eines Sägeblatts (nicht separat dargestellt) durchgeführt werden, um das Underfill-Material 1021 und den Kapselungsstoff 401 durchzuschneiden. Wie ein Durchschnittsfachmann jedoch erkennen wird, stellt das Verwenden eines Sägeblatts zum Vereinzeln lediglich ein Ausführungsbeispiel dar und soll nicht beschränkend sein. Ein beliebiges Verfahren zum Durchführen des Vereinzelns, wie z.B. ein Verwenden einer oder mehrerer Ätzungen, kann eingesetzt werden. Diese Verfahren und beliebige andere geeignete Verfahren können zum Vereinzeln des ersten Package 1000 von dem zweiten Package 1019 verwendet werden.
  • Durch Verwenden der ersten Keimschicht 107 und Strukturieren von dieser zu einer Entnetzungsstruktur, wie vorstehend beschrieben, kann das Risiko einer Delaminierung zwischen dem Underfill-Material 1021 und den vierten externen Verbindungen 903 reduziert werden. Daher kann das Risiko einer Delaminierung oder Rissbildung zwischen den vierten externen Verbindungen 903 und den Durchkontaktierungen 113 reduziert werden. Solche Verbesserungen erhöhen die Ausbeute des Herstellungsprozesses.
  • In einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung: Abscheiden einer ersten Auskleidungsschicht über einem Substrat; Abscheiden einer ersten Keimschicht in physischem Kontakt mit der ersten Auskleidungsschicht; Plattieren einer Durchkontaktierung auf der ersten Keimschicht; Entfernen von Abschnitten der ersten Auskleidungsschicht und der ersten Keimschicht unter Verwendung der Durchkontaktierung als einer Maske; Kapseln der Durchkontaktierung zusammen mit einem Halbleiter-Die mit einem Kapselungsstoff; und nach dem Kapseln der Durchkontaktierung; Strukturieren der ersten Auskleidungsschicht, um einen Innenabschnitt der ersten Keimschicht freizulegen, ohne einen Außenabschnitt der ersten Keimschicht freizulegen. In einer Ausführungsform umfasst die erste Auskleidungsschicht Titan. In einer Ausführungsform umfasst die erste Keimschicht Kupfer. In einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden einer Polymerschicht über der Durchkontaktierung nach dem Kapseln der Durchkontaktierung. In einer Ausführungsform umfasst das Verfahren ferner ein Entfernen eines Abschnitts der Polymerschicht, um die erste Auskleidungsschicht freizulegen. In einer Ausführungsform umfasst das Entfernen des Abschnitts der Polymerschicht ein Lenken eines Lasers auf die Polymerschicht. In einer Ausführungsform umfasst das Verfahren ferner ein Anordnen eines leitfähigen Materials in direktem physischem Kontakt sowohl mit der ersten Auskleidungsschicht als auch der ersten Keimschicht.
  • In einer anderen Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung: Anordnen eines Kapselungsstoffs über einer Polymerschicht, wobei der Kapselungsstoff eine Halbleitervorrichtung und mehrere Durchkontaktierungen kapselt, wobei jede der mehreren Durchkontaktierungen von der Halbleitervorrichtung getrennt ist; Strukturieren der Polymerschicht, um eine erste Auskleidungsschicht einer der mehreren Durchkontaktierungen freizulegen; Strukturieren der ersten Auskleidungsschicht zu einer Ringstruktur, wobei das Strukturieren der ersten Auskleidungsschicht unter Verwendung der Polymerschicht als einer Maske durchgeführt führt und wobei das Strukturieren der ersten Auskleidungsschicht einen Abschnitt einer ersten Keimschicht freilegt; und Anordnen eines leitfähigen Materials in physischem Kontakt mit der ersten Keimschicht über die erste Auskleidungsschicht. In einer Ausführungsform ist die erste Auskleidungsschicht Titan. In einer Ausführungsform ist die erste Keimschicht Kupfer. In einer Ausführungsform umfasst das Strukturieren der Polymerschicht ein Laserbohren. In einer Ausführungsform umfasst das Strukturieren der ersten Auskleidungsschicht ein Durchführen eines Trockenätzprozesses. In einer Ausführungsform umfasst das Verfahren ferner ein Entfernen der Polymerschicht nach dem Strukturieren der ersten Auskleidungsschicht. In einer Ausführungsform weist die Ringstruktur einen Innendurchmesser von zwischen ungefähr 150 µm und ungefähr 200 µm auf.
  • In einer anderen Ausführungsform umfasst eine Halbleitervorrichtung einen Kapselungsstoff, der eine Halbleitervorrichtung kapselt; eine erste Durchkontaktierung, die sich von einer ersten Seite des Kapselungsstoffs zu einer zweiten Seite des Kapselungsstoffs erstreckt, wobei die erste Durchkontaktierung umfasst: eine erste Auskleidungsschicht; eine erste Keimschicht in physischem Kontakt mit der ersten Auskleidungsschicht, wobei die erste Keimschicht von der ersten Auskleidungsschicht verschieden ist; und ein leitfähiges Material in physischem Kontakt mit der ersten Keimschicht auf einer der ersten Auskleidungsschicht entgegengesetzten Seite der ersten Keimschicht; wobei die erste Auskleidungsschicht eine Ringform aufweist. In einer Ausführungsform weist die Ringform einen Innendurchmesser auf, der größer ist als ungefähr 150 µm. In einer Ausführungsform weist die Ringform einen Außendurchmesser auf, der kleiner ist als ungefähr 200 µm. In einer Ausführungsform umfasst die erste Auskleidungsschicht ein Entnetzungsmaterial. In einer Ausführungsform ist das Entnetzungsmaterial Titan. In einer Ausführungsform weist das Titan eine Dicke von zwischen 50 Å und 300 Å auf.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/586530 [0001]

Claims (21)

  1. BEANSPRUCHT WIRD:
  2. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Abscheiden einer ersten Auskleidungsschicht über einem Substrat, Abscheiden einer ersten Keimschicht in physischem Kontakt mit der ersten Auskleidungsschicht, Plattieren einer Durchkontaktierung auf der ersten Keimschicht, Entfernen von Abschnitten der ersten Auskleidungsschicht und der ersten Keimschicht unter Verwendung der Durchkontaktierung als einer Maske, Kapseln der Durchkontaktierung zusammen mit einem Halbleiter-Die mit einem Kapselungsstoff, und nach dem Kapseln der Durchkontaktierung, Strukturieren der ersten Auskleidungsschicht, um einen Innenabschnitt der ersten Keimschicht freizulegen, ohne einen Außenabschnitt der ersten Keimschicht freizulegen.
  3. Verfahren nach Anspruch 1, wobei die erste Auskleidungsschicht Titan umfasst.
  4. Verfahren nach Anspruch 2, wobei die erste Keimschicht Kupfer umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Ausbilden einer Polymerschicht über der Durchkontaktierung nach dem Kapseln der Durchkontaktierung umfasst.
  6. Verfahren nach Anspruch 4, das ferner ein Entfernen eines Abschnitts der Polymerschicht, um die erste Auskleidungsschicht freizulegen, umfasst.
  7. Verfahren nach Anspruch 5, wobei das Entfernen des Abschnitts der Polymerschicht ein Lenken eines Lasers auf die Polymerschicht umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Anordnen eines leitfähigen Materials in direktem physischem Kontakt sowohl mit der ersten Auskleidungsschicht als auch der ersten Keimschicht umfasst.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Anordnen eines Kapselungsstoffs über einer Polymerschicht, wobei der Kapselungsstoff eine Halbleitervorrichtung und mehrere Durchkontaktierungen kapselt, wobei jede der mehreren Durchkontaktierungen seitlich von der Halbleitervorrichtung getrennt ist, Strukturieren der Polymerschicht, um eine erste Auskleidungsschicht einer der mehreren Durchkontaktierungen freizulegen, Strukturieren der ersten Auskleidungsschicht zu einer Ringstruktur, wobei das Strukturieren der ersten Auskleidungsschicht unter Verwendung der Polymerschicht als einer Maske durchgeführt wird und wobei das Strukturieren der ersten Auskleidungsschicht einen Abschnitt einer ersten Keimschicht freilegt, und Anordnen eines leitfähigen Materials in physischem Kontakt mit der ersten Keimschicht durch die erste Auskleidungsschicht.
  10. Verfahren nach Anspruch 8, wobei die erste Auskleidungsschicht Titan ist.
  11. Verfahren nach Anspruch 9, wobei die erste Keimschicht Kupfer ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 10, wobei das Strukturieren der Polymerschicht ein Laserbohren umfasst.
  13. Verfahren nach Anspruch 11, wobei das Strukturieren der ersten Auskleidungsschicht ein Durchführen eines Trockenätzprozesses umfasst.
  14. Verfahren nach einem der Ansprüche 8 bis 12, das ferner ein Entfernen der Polymerschicht nach dem Strukturieren der ersten Auskleidungsschicht umfasst.
  15. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 13, wobei die Ringstruktur einen Innendurchmesser von zwischen ungefähr 150 µm und ungefähr 200 µm aufweist.
  16. Halbleitervorrichtung, umfassend: einen Kapselungsstoff, der eine Halbleitervorrichtung kapselt, eine erste Durchkontaktierung, die sich von einer ersten Seite des Kapselungsstoffs zu einer zweiten Seite des Kapselungsstoffs erstreckt, wobei die erste Durchkontaktierung umfasst: eine erste Auskleidungsschicht, eine erste Keimschicht in physischem Kontakt mit der ersten Auskleidungsschicht, wobei die erste Keimschicht von der ersten Auskleidungsschicht verschieden ist, und ein leitfähiges Material in physischem Kontakt mit der ersten Keimschicht auf einer der ersten Auskleidungsschicht entgegengesetzten Seite der ersten Keimschicht, wobei die erste Auskleidungsschicht eine Ringform aufweist.
  17. Halbleitervorrichtung nach Anspruch 15, wobei die Ringform einen Innendurchmesser aufweist, der größer ist als ungefähr 150 µm.
  18. Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die Ringform einen Außendurchmesser aufweist, der kleiner ist als ungefähr 200 µm.
  19. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche 15 bis 17, wobei die erste Auskleidungsschicht ein Entnetzungsmaterial umfasst.
  20. Halbleitervorrichtung nach Anspruch 18, wobei das Entnetzungsmaterial Titan ist.
  21. Halbleitervorrichtung nach Anspruch 19, wobei das Titan eine Dicke von zwischen 50 Å und 300 Å aufweist.
DE102018111389.7A 2017-11-15 2018-05-14 Halbleitervorrichtung und Herstellungsverfahren Pending DE102018111389A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586530P 2017-11-15 2017-11-15
US62/586,530 2017-11-15
US15/966,558 US10586763B2 (en) 2017-11-15 2018-04-30 Semiconductor device and method of manufacture
US15/966,558 2018-04-30

Publications (1)

Publication Number Publication Date
DE102018111389A1 true DE102018111389A1 (de) 2019-05-16

Family

ID=66335802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018111389.7A Pending DE102018111389A1 (de) 2017-11-15 2018-05-14 Halbleitervorrichtung und Herstellungsverfahren

Country Status (2)

Country Link
US (1) US11205615B2 (de)
DE (1) DE102018111389A1 (de)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387793B1 (en) 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
US8278214B2 (en) 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9899248B2 (en) 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
US9659805B2 (en) * 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10068844B2 (en) 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9595510B1 (en) 2015-10-13 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US10163803B1 (en) * 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same

Also Published As

Publication number Publication date
US20200006225A1 (en) 2020-01-02
US11205615B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015117881B4 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102015105952A1 (de) Halbleitereinrichtung und Verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102015116231B4 (de) Halbleiter-Vorrichtungen
DE102018130035B4 (de) Package und verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102020120097A1 (de) Halbleitervorrichtunge und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication