DE102015117881B4 - Packagestrukturen und Verfahren zu deren Bildung - Google Patents

Packagestrukturen und Verfahren zu deren Bildung Download PDF

Info

Publication number
DE102015117881B4
DE102015117881B4 DE102015117881.8A DE102015117881A DE102015117881B4 DE 102015117881 B4 DE102015117881 B4 DE 102015117881B4 DE 102015117881 A DE102015117881 A DE 102015117881A DE 102015117881 B4 DE102015117881 B4 DE 102015117881B4
Authority
DE
Germany
Prior art keywords
package
sensor
substrate
recess
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015117881.8A
Other languages
English (en)
Other versions
DE102015117881A1 (de
Inventor
Chen-Hua Yu
Chih-Hua Chen
Hao-Yi Tsai
Yu-feng Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015117881A1 publication Critical patent/DE102015117881A1/de
Application granted granted Critical
Publication of DE102015117881B4 publication Critical patent/DE102015117881B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, umfassend:Bilden einer ersten Bondkontaktstelle auf einer Bodenfläche einer Aussparung eines ersten Substrats;nach Bilden der ersten Bondkontaktstelle, Anordnen eines ersten Package innerhalb der Aussparung des ersten Substrates und Befestigen des ersten Package an die erste Bondkontaktstelle, wobei das erste Package eine erste Die umfasst, wobei ein erster leitender Anschluss elektrisch und physisch das erste Package an die erste Bondkontaktstelle des ersten Substrats koppelt, wobei der erste leitende Anschluss auf einer Fläche des ersten Packages liegt, die der Bodenfläche der Aussparung gegenüberliegt; undBefestigen eines ersten Sensors an dem ersten Package und dem ersten Substrat, wobei der erste Sensor elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt wird.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielzahl von Elektronikanwendungen wie beispielsweise Personal-Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Betriebsmitteln verwendet. Halbleitervorrichtungen werden üblicherweise hergestellt, indem sequenziell Material aus isolierenden oder Dielektrikumschichten, leitenden Schichten und halbleitenden Schichten über einem Halbleitersubstrat abgeschieden werden, und indem die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um Schaltungskomponenten und -elemente zu bilden. Dutzende oder Hunderte von integrierten Schaltungen werden üblicherweise auf einem einzelnen Halbleiterwafer hergestellt. Die individuellen Dies werden durch Sägen der integrierten Schaltungen entlang einer Ritzlinie vereinzelt. Die individuellen Dies werden dann beispielsweise separat in Multi-Chip-Modulen oder in anderen Packagingarten gepackt.
  • Die Halbleiterindustrie verbessert die Integrationsdichte von verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) fortlaufend, indem sie die minimale Kenngröße kontinuierlich reduziert, was ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden können. Diese kleineren elektronischen Komponenten wie integrierte Schaltungs-Dies können auch kleinere Packages erfordern, die bei einigen Anwendungen weniger Fläche nutzen als Packages der Vergangenheit.
  • US 2013 / 0 285 261 A1 offenbart Halbleiterchip-Stapelanordnungen, die eine direkte Befestigung eines ersten Halbleiterbauelements mit einem zweiten Halbleiterbauelement bereitstellen.
  • US 2012 / 0 007 217 A1 offenbart ein IC-Package-Ssystem umfassend ein IC-Package mit einem invertierten unteren Anschluss, der einen Einkapselungshohlraum und einen Interposer aufweist, und eine Komponente, die auf dem Interposer in dem Einkapselungshohlraum angebracht ist. US 2008 / 0 308 928 A1 offenbart ein Bildsensormodul mit einer dreidimensionalen Chipstapelstruktur. Durch Einfüllen eines leitenden Materials in Durchkontaktierungen aus Silizium in mindestens einem Bildsensorchip und in Durchkontaktierungen in einer Isolierschicht werden vertikale elektrische Verbindungen zwischen dem Bildsensorchip und einem in der Isolierschicht eingebetteten Bildprozessor hergestellt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
    • Die 1 bis 3, 4A-B, 5 bis 24 und 25A-B sind Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Packagestruktur gemäß einigen Ausführungsformen.
    • Die 26, 27A-B, 28 bis 32 und 33A-B sind Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Packagestruktur gemäß einer weiteren Ausführungsform.
    • 34 ist eine Querschnittansicht einer Packagestruktur gemäß einer weiteren Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Erfindung wird durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Ähnlich können Begriffe wie „Vorderseite“ und „Rückseite“ hier verwendet sein, um leichter verschiedene Komponenten zu identifizieren und sie können identifizieren, dass diese Komponenten sich beispielsweise auf gegenüberliegenden Seiten von einer anderen Komponente befinden. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Hierin beschriebene Ausführungsformen können in einem spezifischen Kontext, das heißt, einer Packagestruktur für eine tragbare Vorrichtung oder Struktur beschrieben sein. Die Packagestrukturen können ein Fan-Out- oder Fan-In-Package umfassen. Insbesondere können die Packagestrukturen in einer tragbaren Vorrichtung wie e-Textilien (manchmal als intelligente Kleidung bezeichnet), einem tragbaren Computer, einem Aktivitätstracker, einer Smartwatch, einer intelligenten Brille, einer GPS- (globales Positionsbestimmungssystem) -Vorrichtung, in Medizinprodukten, einer Erweiterte-Realität-Vorrichtung, einem Virtuelle-Realität-Headset, in intelligent verbundenen Produkten oder dergleichen umfasst sein. Weiter sind die Lehren dieser Offenbarung auf jede Packagestruktur anwendbar, die eine oder mehrere IC-Dies mit einem oder mehreren Sensoren umfasst. Andere Ausführungsformen ziehen andere Anwendungen in Betracht, wie unterschiedliche Packagearten oder unterschiedliche Konfigurationen, die einem Durchschnittsfachmann nach dem Lesen dieser Offenbarung ohne Weiteres offensichtlich wären. Es sollte beachtet werden, dass hierin beschriebene Ausführungsformen nicht zwangsläufig jede Komponente oder jedes Merkmal veranschaulichen, das in einer Struktur vorhanden sein kann. Beispielsweise können Vielfache einer Komponente in einer Figur ausgelassen sein, wenn beispielsweise die Beschreibung von einer der Komponenten ausreichend sein mag, um Aspekte der Ausführungsform zu übermitteln. Weiter können hierin beschriebene Verfahrensausführungsformen als in einer speziellen Reihenfolge ausgeführt beschrieben sein; andere Verfahrensausführungsformen können jedoch in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 3, 4A-B, 5 bis 24 und 25A-B veranschaulichen Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Packagestruktur gemäß einigen Ausführungsformen. Die 1 bis 3, 4A, 5 bis 24 und 25A sind Schnittdarstellungen, wobei die 4B und 25B Draufsichten sind. 1 veranschaulicht ein Trägersubstrat 100 und eine Trennschicht 102 gebildet auf dem Trägersubstrat 100. Eine erste Packageregion 300 und eine zweite Packageregion 302 zum Bilden eines ersten Packages und eines zweiten Packages sind entsprechend veranschaulicht.
  • Das Trägersubstrat 100 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages auf dem Trägersubstrat 100 gleichzeitig gebildet werden können. Die Trennschicht 102 kann aus einem polymerbasierten Material gebildet werden, das zusammen mit dem Trägersubstrat 100 von den darüberliegenden Strukturen entfernt werden kann, die in anschließenden Schritten gebildet werden. Bei einigen Ausführungsformen ist die Trennschicht 102 ein Wärmefreisetzungsmaterial auf Epoxidbasis, das seine Hafteigenschaft verliert, wenn es erwärmt wird, wie beispielsweise eine Licht-zu-Wärme-Umwandlungs- (LTHC) -Trennbeschichtung. Bei anderen Ausführungsformen kann die Trennschicht 102 ein Utraviolett- (UV) -Kleber sein, der seine Hafteigenschaft verliert, wenn er UV-Licht ausgesetzt wird. Die Trennschicht 102 kann als eine Flüssigkeit verteilt und ausgehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 100 laminiert wird, oder dergleichen. Die obere Fläche der Trennschicht 102 kann angeglichen werden und kann einen hohen Grad an Koplanarität aufweisen.
  • In 2 werden Metallisierungsstrukturen 106 gebildet. Wie veranschaulicht in 2 wird die Dielektrikumschicht 104 auf der Trennschicht 102 gebildet. Die untere Fläche der Dielektrikumschicht 104 kann in Kontakt mit der oberen Fläche der Trennschicht 102 sein. Bei einigen Ausführungsformen wird die Dielektrikumschicht 104 aus einem Polymer wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen gebildet. Bei anderen Ausführungsformen wird die Dielektrikumschicht 104 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG) oder dergleichen; oder dergleichen gebildet. Die Dielektrikumschicht 104 kann durch jeden akzeptablen Abscheidungsprozess, wie Rotationsbeschichtung, chemische Gasphasenabscheidung (CVD), Laminieren, dergleichen oder eine Kombination davon gebildet werden.
  • Die Metallisierungsstruktur 106 wird auf der Dielektrikumschicht 104 gebildet. Als ein Beispiel zum Bilden der Metallisierungsstruktur 106 wird eine Bekeimungsschicht (nicht gezeigt) über der Dielektrikumschicht 104 gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird dann gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 106. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 106.
  • In 3 wird eine Dielektrikumschicht 108 auf der Metallisierungsstruktur 106 und der Dielektrikumschicht 104 gebildet. Bei einigen Ausführungsformen wird die Dielektrikumschicht 108 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die Dielektrikumschicht 108 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die Dielektrikumschicht 108 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden. Die Dielektrikumschicht 108 wird dann strukturiert, um Öffnungen zu bilden und Abschnitte der Metallisierungsstruktur 106 freizulegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, wie beispielsweise durch Aussetzen der Dielektrikumschicht 108 gegenüber Licht, wenn die Dielektrikumschicht ein lichtempfindliches Material ist, oder durch Ätzen, indem beispielsweise ein anisotropes Ätzen verwendet wird.
  • Die Dielektrikumschichten 104 und 108 und die Metallisierungsstrukturen 106 können als Rückseitenumverteilungsstruktur bezeichnet werden. Wie veranschaulicht, umfasst die Rückseitenumverteilungsstruktur die zwei Dielektrikumschichten 104 und 108 und eine Metallisierungsstruktur 106. Bei anderen Ausführungsformen kann die Rückseitenumverteilungsstruktur jegliche Anzahl von Dielektrikumschichten, Metallisierungsstrukturen und Durchkontaktierungen umfassen. Eine oder mehrere zusätzliche Metallisierungsstrukturen und Dielektrikumschichten können in der Rückseitenumverteilungsstruktur durch Wiederholen der Prozesse zum Bilden von Metallisierungsstrukturen 106 und der Dielektrikumschicht 108 gebildet werden. Durchkontaktierungen können während des Bildens einer Metallisierungsstruktur durch das Bilden der Bekeimungsschicht und des leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunterliegenden Dielektrikumschicht gebildet werden. Die Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln.
  • Weiter werden in 3 die Durchkontaktierungen 112 gebildet. Als ein Beispiel zum Bilden der Durchkontaktierungen 112 wird eine Bekeimungsschicht über der Rückseitenumverteilungsstruktur, wie z. B. der Dielektrikumschicht 108, und den freigelegten Abschnitten der Metallisierungsstruktur 106 wie veranschaulicht gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht Durchkontaktierungen. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, werden entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Durchkontaktierungen 112.
  • In den 4A und 4B werden IC-Dies 114 an der Dielektrikumschicht 108 durch einen Klebstoff 116 angehaftet. 4B ist eine Draufsicht der Struktur in 4A, wobei die Struktur in 4A entlang der Linie A-A von 4B verläuft. Wie veranschaulicht in 4B werden vier IC-Dies 114 (114-1, 114-2, 114-3 und 114-4) in jeder der ersten Packageregion 300 und der zweiten Packageregion 302 angehaftet und bei anderen Ausführungsformen können mehr oder weniger IC-Dies in jeder Region angehaftet werden. Ebenfalls veranschaulicht in 4B ist, dass die IC-Dies 114 unterschiedliche Größen aufweisen können und bei anderen Ausführungsformen die IC-Dies 114 die gleiche Größe aufweisen können.
  • Bevor sie an der Dielektrikumschicht 108 angehaftet werden, können die IC-Dies 114 gemäß anwendbaren Herstellungsverfahren verarbeitet werden, um integrierte Schaltungen in den IC-Dies 114 zu bilden. Die IC-Dies 114 umfassen beispielsweise jeweils ein Halbleitersubstrat 118 wie dotiertes oder undotiertes Silizium oder eine aktive Schicht eines Halbleiter-auf-Isolator- (SOI) -Substrates. Das Halbleitersubstrat kann ein anderes Halbleitermaterial wie Germanium; einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. Andere Substrate wie Mehrschicht- oder Gradientensubstrate können auch verwendet werden. Bauelemente wie Transistoren, Dioden, Kondensatoren, Widerstände usw. können in und/oder auf dem Halbleitersubstrat 118 gebildet sein und können durch Kopplungsstrukturen 120 verbunden sein, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet sind, um eine integrierte Schaltung zu bilden.
  • Die IC-Dies 114 umfassen weiter Kontaktstellen 122 wie Aluminiumkontaktstellen, zu denen externe Verbindungen hergestellt werden. Die Kontaktstellen 122 befinden sich auf dem, was als entsprechende aktive Seiten der IC-Dies 114 bezeichnet werden kann. Die Passivierungsfilme 124 befinden sich auf den IC-Dies 114 und auf Abschnitten der Kontaktstellen 122. Öffnungen verlaufen durch die Passivierungsfilme 124 zu den Kontaktstellen 122. Die Die-Anschlüsse 126, wie leitende Säulen (die beispielsweise ein Metall wie Kupfer umfassen), befinden sich in den Öffnungen durch die Passivierungsfilme 124 und sind mechanisch und elektrisch mit den entsprechenden Kontaktstellen 122 gekoppelt. Die Die-Anschlüsse 126 können beispielsweise durch Plattieren oder dergleichen gebildet werden. Die Die-Anschlüsse 126 koppeln elektrisch die entsprechenden integrierten Schaltungen der IC-Dies 114.
  • Ein Dielektrikum 128 befindet sich auf den aktiven Seiten der IC-Dies 114, wie auf den Passivierungsfilmen 124 und den Die-Anschlüssen 126. Das Dielektrikum 128 kapselt seitlich die Die-Anschlüsse 126 und das Dielektrikum 128 endet seitlich gemeinsam mit den entsprechenden IC-Dies 114. Das Dielektrikum 128 kann ein Polymer wie Polybenzoxazol (PBO), Polyimid, BCB oder dergleichen; ein Nitrid wie Siliziumnitrid oder dergleichen; ein Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder eine Kombination davon sein und kann beispielsweise durch Aufschleudern, Laminieren, chemische Gasphasenabscheidung (CVD) oder dergleichen gebildet werden.
  • Der Klebstoff 116 befindet sich auf Rückseiten der IC-Dies 114 und haftet die IC-Dies 114 an der Rückseitenumverteilungsstruktur 110 an, wie beispielsweise der Dielektrikumschicht 108 in der Veranschaulichung. Der Klebstoff 116 kann jeder geeignete Klebstoff, jedes Epoxid, jede Chipanschlussfolie (DAF) oder dergleichen sein. Der Klebstoff 116 kann auf einer Rückseite der IC-Dies 114 aufgebracht werden, wie auf eine Rückseite des entsprechenden Halbleiterwafers, oder kann über der Fläche des Trägersubstrats 100 aufgebracht werden. Die IC-Dies 114 können beispielsweise durch Sägen oder Vereinzeln vereinzelt und an der Dielektrikumschicht 108 durch den Klebstoff 116 unter Verwendung von beispielsweise einem Bestückungswerkzeug angehaftet werden.
  • Die IC-Dies 114 können Logik-Dies (z. B. Zentraleinheit, Mikrocontroller usw.), Speicher-Dies (z. B. dynamische Random Access Memory- (DRAM) -Die, Static Random Access Memory- (SRAM) -Die usw.), Power-Management-Dies (z. B. Power-Management-IC- (PMIC) -Die), Funkfrequenz- (RF) -Dies, Sensor-Dies, Mikrosystemtechnik- (MEMS) -Dies, Signalverarbeitungs-Dies (z. B. Digitalsignalverarbeitung- (DSP) -Die), Front-End-Dies (z. B. Analog-Frontend- (AFE) -Dies), dergleichen oder eine Kombination davon sein. Als ein Beispiel ist ein AFE ein Satz von Analogsignalaufbereitungsschaltungen, die beispielsweise Operationsverstärker, Filter und/oder anwenderspezifische integrierte Schaltungen für Sensoren und andere Schaltungen verwenden, um einen konfigurierbaren und flexiblen Elektronikfunktionsblock bereitzustellen, um eine Vielzahl von Sensoren mit einem Analog-Digital-Wandler oder in einigen Fällen einem Mikrocontroller zu verbinden. Bei einer Ausführungsform ist die IC-Die 114-1 beispielsweise eine AFE-Die, die IC-Die 114-2 ist eine AFE-Die ist eine PMIC-Die, die IC-Die 114-3 ist eine Signalverarbeitungs-Die und die IC-Die 114-4 ist eine Mikrocontroller- (MCU) -Die.
  • In 5 wird ein Vergusswerkstoff 130 auf den verschiedenen Komponenten gebildet. Der Vergusswerkstoff 130 kann ein Formstoff, Epoxid oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden. Nach dem Aushärten kann der Vergusswerkstoff 130 einem Schleifprozess unterzogen werden, um die Durchkontaktierungen 112 und Die-Anschlüsse 126 freizulegen. Obere Flächen der Durchkontaktierungen 112, die Die-Anschlüsse 126 und der Vergusswerkstoff 130 sind nach dem Schleifprozess koplanar. Bei einigen Ausführungsformen kann das Schleifen beispielsweise ausgelassen werden, wenn die Durchkontaktierungen 112 und Die-Anschlüsse 126 bereits freigelegt sind.
  • In den 6 bis 16 wird eine Vorderseitenumverteilungsstruktur 160 gebildet. Wie in 16 veranschaulicht, umfasst die Vorderseitenumverteilungsstruktur 160 die Dielektrikumschichten 132, 140, 148 und 156 und die Metallisierungsstrukturen 138, 146 und 154.
  • In 6 wird die Dielektrikumschicht 132 auf dem Vergusswerkstoff 130, den Durchkontaktierungen 112 und den Die-Anschlüssen 126 abgeschieden. Bei einigen Ausführungsformen wird die Dielektrikumschicht 132 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die Dielektrikumschicht 132 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die Dielektrikumschicht 132 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • In 7 wird die Dielektrikumschicht 132 dann strukturiert. Das Strukturieren bildet Öffnungen, um Abschnitte der Durchkontaktierungen 112 und die Die-Anschlüsse 126 freizulegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, wie beispielsweise durch Aussetzen der Dielektrikumschicht 132 gegenüber Licht, wenn die Dielektrikumschicht 132 ein lichtempfindliches Material ist, oder durch Ätzen, indem beispielsweise ein anisotropes Ätzen verwendet wird. Wenn die Dielektrikumschicht 132 ein lichtempfindliches Material ist, kann die Dielektrikumschicht 132 nach der Belichtung entwickelt werden.
  • In 8 wird die Metallisierungsstruktur 138 mit Durchkontaktierungen auf der Dielektrikumschicht 132 gebildet. Als ein Beispiel zum Bilden der Metallisierungsstruktur 138 wird durch die Dielektrikumschicht 132 eine Bekeimungsschicht (nicht dargestellt) über der Dielektrikumschicht 132 und in Öffnungen gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird dann gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 138. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 138 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die Dielektrikumschicht 132 zu z. B. den Durchkontaktierungen 112 und/oder den Die-Anschlüssen 126 gebildet.
  • In 9 wird die Dielektrikumschicht 140 auf der Metallisierungsstruktur 138 und der Dielektrikumschicht 132 abgeschieden. Bei einigen Ausführungsformen wird die Dielektrikumschicht 140 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die Dielektrikumschicht 140 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die Dielektrikumschicht 140 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • In 10 wird die Dielektrikumschicht 140 dann strukturiert. Das Strukturieren bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 138 freizulegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, wie beispielsweise durch Aussetzen der Dielektrikumschicht 140 gegenüber Licht, wenn die Dielektrikumschicht ein lichtempfindliches Material ist, oder durch Ätzen, indem beispielsweise ein anisotropes Ätzen verwendet wird. Wenn die Dielektrikumschicht 140 ein lichtempfindliches Material ist, kann die Dielektrikumschicht 140 nach der Belichtung entwickelt werden.
  • In 11 wird die Metallisierungsstruktur 146 mit Durchkontaktierungen auf der Dielektrikumschicht 140 gebildet. Als ein Beispiel zum Bilden der Metallisierungsstruktur 146 wird durch die Dielektrikumschicht 140 eine Bekeimungsschicht (nicht dargestellt) über der Dielektrikumschicht 140 und in Öffnungen gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird dann gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 146. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 146 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die Dielektrikumschicht 140 zu z. B. Abschnitten der Metallisierungsstruktur 138 gebildet.
  • In 12 wird die Dielektrikumschicht 148 auf der Metallisierungsstruktur 146 und der Dielektrikumschicht 140 abgeschieden. Bei einigen Ausführungsformen wird die Dielektrikumschicht 148 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die Dielektrikumschicht 148 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die Dielektrikumschicht 148 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • In 13 wird die Dielektrikumschicht 148 dann strukturiert. Das Strukturieren bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 146 freizulegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, wie beispielsweise durch Aussetzen der Dielektrikumschicht 148 gegenüber Licht, wenn die Dielektrikumschicht ein lichtempfindliches Material ist, oder durch Ätzen, indem beispielsweise ein anisotropes Ätzen verwendet wird. Wenn die Dielektrikumschicht 148 ein lichtempfindliches Material ist, kann die Dielektrikumschicht 148 nach der Belichtung entwickelt werden.
  • In 14 wird die Metallisierungsstruktur 154 mit Durchkontaktierungen auf der Dielektrikumschicht 148 gebildet. Als ein Beispiel zum Bilden der Metallisierungsstruktur 154 wird durch die Dielektrikumschicht 148 eine Bekeimungsschicht (nicht dargestellt) über der Dielektrikumschicht 148 und in Öffnungen gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird dann gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 154. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 154 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die Dielektrikumschicht 148 zu z. B. Abschnitten der Metallisierungsstruktur 146 gebildet.
  • In 15 wird die Dielektrikumschicht 156 auf der Metallisierungsstruktur 154 und der Dielektrikumschicht 148 abgeschieden. Bei einigen Ausführungsformen wird die Dielektrikumschicht 156 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die Dielektrikumschicht 156 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die Dielektrikumschicht 156 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • In 16 wird die Dielektrikumschicht 156 dann strukturiert. Das Strukturieren bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 154 freizulegen. Das Strukturieren kann durch einen akzeptablen Prozess erfolgen, wie beispielsweise durch Aussetzen der Dielektrikumschicht 156 gegenüber Licht, wenn die Dielektrikumschicht ein lichtempfindliches Material ist, oder durch Ätzen, indem beispielsweise ein anisotropes Ätzen verwendet wird. Wenn die Dielektrikumschicht 156 ein lichtempfindliches Material ist, kann die Dielektrikumschicht 156 nach der Belichtung entwickelt werden.
  • Die Vorderseitenumverteilungsstruktur 160 ist als ein Beispiel gezeigt. Mehr oder weniger Dielektrikumschichten und Metallisierungsstrukturen können in der Vorderseitenumverteilungsstruktur 160 gebildet werden. Wenn weniger Dielektrikumschichten und Metallisierungsstrukturen gebildet werden sollen, können vorstehend beschriebene Schritte und Prozesse ausgelassen werden. Wenn mehr Dielektrikumschichten und Metallisierungsstrukturen gebildet werden sollen, können vorstehend beschriebene Schritte und Prozesse wiederholt werden. Der Durchschnittsfachmann wird ohne Weiteres verstehen, welche Schritte und Prozesse ausgelassen oder wiederholt werden würden.
  • In 17 werden die Kontaktstellen 162, die als Underbump-Metallurgien (UBMs) bezeichnet werden können, auf einer Außenseite der Vorderseitenumverteilungsstruktur 160 gebildet. In der veranschaulichten Ausführungsform werden die Kontaktstellen 162 durch Öffnungen durch die Dielektrikumschicht 156 zur Metallisierungsstruktur 154 gebildet. Als ein Beispiel zum Bilden der Kontaktstellen 162 wird eine Bekeimungsschicht (nicht dargestellt) über der Dielektrikumschicht 156 gebildet. Bei einigen Ausführungsformen ist die Bekeimungsschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, welche mehrere aus unterschiedlichen Materialien gebildete Unterschichten umfasst. Bei einigen Ausführungsformen umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Fotolack wird dann gebildet und auf der Bekeimungsschicht strukturiert. Der Fotolack kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht den Kontaktstellen 162. Das Strukturieren bildet Öffnungen durch den Fotolack, um die Bekeimungsschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten der Bekeimungsschicht gebildet. Das leitfähige Material kann durch Plattieren wie elektrochemisches Plattieren oder stromloses Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Bekeimungsschicht, auf der das leitfähige Material nicht gebildet wird, entfernt. Der Fotolack kann durch einen akzeptablen Veraschungs- oder Ablöseprozess wie unter Verwendung eines Sauerstoffplasmas oder dergleichen entfernt werden. Sobald der Fotolack entfernt ist, werden freigelegte Abschnitte der Bekeimungsschicht beispielsweise unter Verwendung eines akzeptablen Ätzprozesses wie Nass- oder Trockenätzen entfernt. Die verbleibenden Abschnitte der Bekeimungsschicht und des leitfähigen Materials bilden die Kontaktstellen 162.
  • In 18 wird ein Trägersubstratdebonding ausgeführt, um das Trägersubstrat 100 von der Rückseitenumverteilungsstruktur wie z. B. der Dielektrikumschicht 104 abzulösen (zu debonden). Gemäß einigen Ausführungsformen umfasst das Debonden das Projizieren eines Lichts wie eines Laserlichts oder eines UV-Lichts auf die Trennschicht 102, sodass sich die Trennschicht 102 unter der Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 170 angeordnet.
  • In 19 werden Öffnungen durch die Dielektrikumschicht 104 gebildet, um Abschnitte der Metallisierungsstruktur 106 freizulegen. Die Öffnungen können beispielsweise unter Verwendung von Laserbohren, Ätzen oder dergleichen gebildet werden.
  • In 20 wird ein Vereinzelungsprozess durch Sägen 184 entlang Ritzlinienregionen, wie z. B. zwischen den angrenzenden Regionen 300 und 302, ausgeführt. Das Sägen 184 vereinzelt die erste Packageregion 300 von der zweiten Packageregion 302. 21 veranschaulicht eine resultierende, vereinzelte Packagestruktur. Die Vereinzelung resultiert darin, dass das Package 200, das von einer aus der ersten Packageregion 300 oder der zweiten Packageregion 302 sein kann, vereinzelt wird. Das Package 200 kann auch als integriertes Fan-Out- (InFO) -Package bezeichnet werden 200.
  • In 22 ist ein Substrat 402 mit einer Aussparung 404 über mindestens einem Abschnitt des Substrats 402 veranschaulicht. Das Substrat 402 kann ein Halbleitersubstrat wie dotiertes oder undotiertes Silizium oder eine aktive Schicht eines SOI-Substrates sein. Das Substrat 402 kann ein anderes Halbleitermaterial wie Germanium; einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. Andere Substrate wie Mehrschicht- oder Gradientensubstrate können auch verwendet werden. Das Substrat 402 basiert bei einigen Ausführungsformen auf einem isolierenden Kern wie einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist glasfaserverstärktes Harz wie FR4. Alternativen für das Kernmaterial umfassen Bismaleimidtriazin- (BT) - Harz oder alternativ andere Leiterplatten- (PCB) -Materialien oder Filme. Aufbaufilme wie der Ajinomoto-Aufbaufilm (ABF) oder andere Laminate können für das Substrat 402 verwendet werden. Das Substrat 402 kann als ein Packagesubstrat 402 bezeichnet werden.
  • Das Substrat 402 kann aktive und passive Bauelemente (nicht dargestellt in 22) umfassen. Ein Durchschnittsfachmann wird erkennen, dass eine große Vielfalt von Bauelementen wie Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden kann, um die strukturellen und die funktionellen Anforderungen des Designs für das Package zu erzeugen. Die Vorrichtungen können unter Verwendung jeglicher geeigneter Verfahren gebildet werden.
  • Das Substrat 402 kann auch Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) umfassen. Die Metallisierungsschichten und Durchkontaktierungen können über den aktiven und den passiven Bauelementen gebildet werden und sind konzipiert, um die verschiedenen Vorrichtungen zu verbinden und funktionelle Schaltungen zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten von Dielektrikum (z. B. Low-k-Dielektrikummaterial) und leitfähigem Material (z. B. Kupfer) mit den Durchkontaktierungen gebildet werden, welche die Schichten des leitfähigen Materials miteinander verbinden, und können durch jeden geeigneten Prozess (wie Abscheidung, Damascene, Dual-Damascene oder dergleichen) gebildet werden. Bei einigen Ausführungsformen ist das Substrat 402 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Die Aussparung 404 kann durch Strukturieren des Substrates 402 des Substrates 402 gebildet werden. Das Strukturieren kann durch, beispielsweise einen Ätzprozess ausgeführt werden. Bei einigen Ausführungsformen weist das Substrat eine Dicke H1 auf, wobei die Aussparung eine Tiefe H2 aufweist, die kleiner ist als die Dicke H1. Bei einigen Ausführungsformen liegt die Tiefe H2 in einem Bereich von ungefähr 10 % bis zu ungefähr 50 % von der Dicke H1, wie ungefähr 30 % von der Dicke H1.
  • In 23 werden Kontaktflächen 406 auf dem Substrat 402 in der Aussparung 404 gebildet. In der veranschaulichten Ausführungsform werden die Kontaktflächen 406 auf einer Unterseite der Aussparung 404 gebildet. Bei einigen Ausführungsformen sind die Kontaktflächen 406 Bondkontaktstellen. Die Bondkontaktstellen 406 können über dem Substrat 402 gebildet werden. Bei einigen Ausführungsformen werden die Bondkontaktstellen 406 durch Bilden von Aussparungen (nicht dargestellt) in eine Dielektrikumschicht (nicht dargestellt) in der Aussparung 404 des Substrates 402 gebildet. Die Aussparungen können gebildet werden, um zu ermöglichen, dass die Bondkontaktstellen 406 in die Dielektrikumschicht eingebettet werden können. Bei anderen Ausführungsformen werden die Aussparungen ausgelassen, da die Bondkontaktstellen 406 über der Dielektrikumschicht gebildet werden können. Die Bondkontaktstellen 406 koppeln elektrisch und/oder physisch das Substrat 402 einschließlich der Metallisierungsschichten in dem Substrat 402 an das anschließend gebondete zweite Package 200 (siehe 24). Bei einigen Ausführungsformen umfassen die Bondkontaktstellen 406 eine dünne Bekeimungsschicht (nicht dargestellt), die aus Kupfer, Titan, Nickel, Gold, Zinn, dergleichen oder einer Kombination davon hergestellt ist. Das leitfähige Material der Bondkontaktstellen 406 kann über der dünnen Bekeimungsschicht abgeschieden werden. Das leitfähige Material kann durch einen elektrochemischen Plattierprozess, CVD, ALD, PVD, dergleichen oder eine Kombination davon gebildet werden. Bei einer Ausführungsform ist das leitfähige Material der Bondkontaktstellen 406 Kupfer, Wolfram, Aluminium, Silber, Gold, Zinn, dergleichen oder eine Kombination davon.
  • In 24 wird das Package 200 innerhalb der Aussparung 404 des Substrates 402 angeordnet, sodass das Package 200 mit den Bondkontaktstellen 406 mit den leitenden Anschlüssen 408 gekoppelt wird. Bei einigen Ausführungsformen wird das Package 200 innerhalb der Aussparung 404 beispielsweise mit einem Pick-And-Place-Werkzeug angeordnet. Bei einer Ausführungsform kann die Fläche des Package 200 einschließlich der Kontaktstellen 162 mit der Fläche des Substrates 402 auf gleichem Niveau sein. Bei einer Ausführungsform kann die Fläche des Package 200 einschließlich der Kontaktstellen 162 über oder unter der Fläche des Substrates 402 sein.
  • Die leitenden Anschlüsse 408 können Lötkugeln, metallische Säulen, Controlled Collapse Chip Connection- (C4) -Kontakthügel, Mikrokontakthügel, mit der Chemisch-Nickel-chemisch-Palladium-Immersionsgoldtechnik (ENEPIG) gebildete Kontakthügel oder dergleichen sein. Die leitenden Anschlüsse 408 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. Bei einer Ausführungsform, bei der die leitenden Anschlüsse 408 Lötkontakthügel sind, werden die leitenden Anschlüsse 408 gebildet, indem anfänglich eine Schicht aus Lot durch solch allgemein verwendete Verfahren wie Aufdampfen, elektrochemisches Plattieren, Drucken, Lotübertragung, Kugelanordnung oder dergleichen gebildet wird. Sobald eine Lotschicht auf der Struktur gebildet wurde, kann ein Rückfließen ausgeführt werden, um das Material in die gewünschten Kontakthügelformen zu formen. Bei einer weiteren Ausführungsform sind die leitenden Anschlüsse 408 metallische Säulen (wie eine Kupfersäule), die durch ein Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen gebildet wird. Die metallischen Säulen können frei von Lot sein und im Wesentlichen vertikale Seitenwände aufweisen. Bei einigen Ausführungsformen wird eine Metallkappenschicht (nicht dargestellt) oben auf den metallischen Säulenanschlüssen 408 gebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinnblei, Gold, Silber, Palladium, Indium, Nickelpalladgold, Nickelgold, dergleichen oder eine Kombination davon umfassen und kann durch einen Plattierprozess gebildet werden.
  • Bei einigen Ausführungsformen können die leitenden Anschlüsse 408 wieder zum Fließen gebracht werden, um das Package 200 an den Bondkontaktstellen 406 zu befestigen. Die leitenden Anschlüsse 408 koppeln elektrisch und/oder physisch das Substrat 402 einschließlich der Metallisierungsschichten in dem Substrat 402 an das zweite Package 200. Die leitenden Anschlüsse 408 ermöglichen, dass die Sensoren 420 und das Package 200 elektrisch mit dem Substrat 402 gekoppelt werden.
  • Die leitenden Anschlüsse 408 können ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf gebildet ist, bevor sie mit mindestens etwas von dem Epoxidabschnitt des Epoxidflussmittels wieder zum Fließen gebracht werden, das verbleibt, nachdem das Package 200 an dem Substrat 402 befestigt ist. Dieser verbleibende Epoxidabschnitt kann als ein Unterfüllen agieren, um Spannung zu reduzieren und die Verbindungen zu schützen, die aus dem wieder zum fließen Bringen der leitenden Anschlüsse 408 resultieren. Bei einigen Ausführungsformen kann ein Unterfüllen (nicht dargestellt) zwischen dem Package 200 und dem Substrat 402 in der Aussparung 404 und die leitenden Anschlüsse 408 umgebend gebildet werden. Das Unterfüllen kann durch einen Kapillarströmungsprozess gebildet werden, nachdem das Package 200 befestigt ist, oder durch ein geeignetes Abscheidungsverfahren, bevor das Package 200 befestigt wird.
  • In den 25A und 25B sind die Sensoren 420 an dem Substrat 402 und dem Package 200 befestigt. 25B ist eine Draufsicht der Struktur in 25A, wobei die Struktur in 25A entlang der Linie A-A von 25B verläuft. Wie veranschaulicht in 25B gibt es vier Sensoren 420 (420-1, 420-2, 420-3 und 420-4), die an der Struktur befestigt sind, die das Package 200 und das Substrat 402 umfasst, und bei anderen Ausführungsformen können mehr oder weniger Sensoren an der Struktur befestigt sein, die das Package 200 und das Substrat 402 umfasst. Bei einigen Ausführungsformen weist die Aussparung 404 eine Länge L1 und eine Breite W1 auf. Bei einigen Ausführungsformen liegt die Länge L1 in einem Bereich von ungefähr 5 Millimeter (mm) bis zu ungefähr 10 mm, wie ungefähr 7,6 mm. Bei einigen Ausführungsformen liegt die Breite Wl in einem Bereich von ungefähr 5 mm bis zu ungefähr 10 mm, wie ungefähr 8 mm.
  • Wie ebenfalls in 25B veranschaulicht, können die Sensoren 420 unterschiedliche Größen aufweisen, sodass sie unterschiedliche Flächenbeträge über der Aussparung 404 und dem Substrat 402 abdecken, und bei anderen Ausführungsformen können die Sensoren 420 die gleiche Größe aufweisen. Wie veranschaulicht in 25A, können die Sensoren 420 unterschiedliche Höhen H3 und H4 aufweisen und bei anderen Ausführungsformen können die Sensoren 420 gleiche Höhen aufweisen. Bei einigen Ausführungsformen liegt die Höhe H3 des Sensors 420-2 in einem Bereich von ungefähr 80 % bis zu ungefähr 120 % der Dicke H1 des Substrats H1, wie ungefähr 90 % der Dicke H1. Bei einigen Ausführungsformen liegt die Höhe H4 des Sensors 420-4 in einem Bereich von ungefähr 80 % bis zu ungefähr 120 % der Dicke H1 des Substrats H1, wie ungefähr 110 % der Dicke H1.
  • Wie weiter veranschaulicht in den 25B kann mindestens einer von den Sensoren 420 sowohl am Package 200 als auch an dem Substrat 402 befestigt sein (siehe 420-2 und 420-3 in 25B und 420-2 in 25A). Diese Sensoren können das Package 200 und das Substrat 402 „überbrücken“. Die Sensoren, die das Package 200 und das Substrat 402 „überbrücken“, erstrecken sich über die seitliche Begrenzung des ersten Package 200 und die Aussparung 404 (siehe die 25A und 25B) in einer Ebene parallel zu den Rückseiten der IC-Dies 114 hinaus. Außerdem kann mindestens ein Sensor 420 nur an dem Package 200 befestigt sein (siehe 420-1 und 420-4) und mindestens ein Sensor kann nur an dem Substrat 402 befestigt sein.
  • Die Sensoren 420 können ein Herzfrequenzmessgerät, einen Umgebungslichtsensor, einen UV-Lichtsensor, einen Raumluftfühler, einen Beschleunigungsmesser, ein Gyroskop, ein Magnetometer, einen Luftdruckfühler, einen Oxymetriesensor, einen globalen Positionsbestimmungssystems- (GPS) -Sensor, einen Hautleitwertsensor (manchmal als galvanischer Hautreaktionssensor bezeichnet), einen Außentemperatursensor, ein Blutzuckermessgerät, dergleichen oder eine Kombination davon umfassen.
  • Die Sensoren 420 werden mit dem Substrat 402 und dem Package 200 durch die leitenden Anschlüsse 424, Kontaktflächen 422, Kontaktflächen 410 und die Kontaktstellen 162 gekoppelt. Die leitenden Anschlüsse 424 können den vorstehend beschrieben leitenden Anschlüssen 408 ähnlich sein und die Beschreibung wird hierin nicht wiederholt, obwohl die leitenden Anschlüsse 408 und 424 nicht die gleichen sein müssen. Bei einigen Ausführungsformen sind die Kontaktflächen 422 und 410 Bondkontaktstellen. Die Bondkontaktstellen 410 und 422 können den beschriebenen Bondkontaktstellen 406 ähnlich sein und die Beschreibung wird hierin nicht wiederholt, obwohl die Bondkontaktstellen 406, 410 und 422 nicht die gleichen sein müssen.
  • Durch Einbetten des Package 200 innerhalb der Aussparung 404 des Substrates 402 kann die Sensoranzahl 420 und die Größe der Sensoren 420 erhöht werden. Dies ermöglicht eine größere Flexibilität in der Konfiguration und dem Design der Packagestruktur. Beispielsweise ermöglicht diese Packagestruktur eine gesamte Sensorfläche (z. B. der Gesamtflächenbereich in der Draufsicht des Substrates 402 einschließlich der Aussparung 404, die durch die Sensoren 420 abgedeckt sind), die größer ist als der Bereich des Package 200 (z. B. der Gesamtflächenbereich in der Draufsicht des Substrates 402 einschließlich der Aussparung 404, die durch das Package 200 abgedeckt ist).
  • Die 26, 27A-B, 28 bis 32 und 33A-B sind Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Packagestruktur gemäß einer weiteren Ausführungsform. Die 26, 27A, 28 bis 32 und 33A sind Schnittdarstellungen, wobei die 27B und EEB Draufsichten sind. Diese Ausführungsform ist der vorhergehenden Ausführungsform der 1 bis 3, 4A-B, 5 bis 24 und 25A-B ähnlich, außer dass bei dieser Ausführungsform das Package 200 (z. B. das InFO-Package 200) elektrisch mit dem Substrat 402 durch ein leitfähiges Element gekoppelt ist (siehe 430 in 33A) anstatt durch leitende Anschlüsse (siehe 408 in 25A). Weiter können bei dieser Ausführungsform die Durchkontaktierungen 112 in dem Package 200 ausgelassen werden. Details bezüglich dieser Ausführungsform, die denjenigen der zuvor beschriebenen Ausführungsform ähnlich sind, werden hierin nicht wiederholt.
  • In 26 umfasst das Trägersubstrat 100 die Trennschicht 102 über dem Trägersubstrat mit einem Klebstoff 103 über der Trennschicht 102. Das Trägersubstrat 100 und die Trennschicht 102 wurden zuvor beschrieben und die Beschreibungen werden hierin nicht wiederholt. Der Klebstoff 103 wird über der Trennschicht 102 gebildet und kann jeder geeignete Klebstoff, jedes Epoxid, jede Chipanschlussfolie (DAF) oder dergleichen sein.
  • In den 27A und 27B werden die IC-Dies 114 auf dem Klebstoff 103 angeordnet. 27B ist eine Draufsicht der Struktur in 27A, wobei die Struktur in 27A entlang der Linie A-A von 27B verläuft. Bei einigen Ausführungsformen kann ein anderer Klebstoff (nicht dargestellt) auf der Rückseite der IC-Dies 114 aufgebracht werden, wie beispielsweise auf einer Rückseite des entsprechenden Halbleiterwafers (siehe 116 in 4A). Die IC-Dies 114 können beispielsweise durch Sägen oder Vereinzeln vereinzelt und unter Verwendung von beispielsweise einem Pick-And-Place-Werkzeug angeordnet werden.
  • Wie veranschaulicht in 27B werden vier IC-Dies 114 (114-1, 114-2, 114-3 und 114-4) in jeder der ersten Packageregion 300 und der zweiten Packageregion 302 angehaftet und bei anderen Ausführungsformen können mehr oder weniger IC-Dies in jeder Region angehaftet werden. Ebenfalls veranschaulicht in 27B ist, dass die IC-Dies 114 unterschiedliche Größen aufweisen können und bei anderen Ausführungsformen die IC-Dies 114 die gleiche Größe aufweisen können. Die IC-Dies 114 wurden zuvor beschrieben und die Beschreibungen werden hierin nicht wiederholt.
  • In 28 wird der Vergusswerkstoff 130 auf den verschiedenen Komponenten gebildet. Der Vergusswerkstoff 130 kann ein Formstoff, Epoxid oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden. Nach dem Aushärten kann der Vergusswerkstoff 130 einem Schleifprozess unterzogen werden, um die Die-Anschlüsse 126 freizulegen. Obere Flächen der Die-Anschlüsse 126 und des Vergusswerkstoffs 130 sind nach dem Schleifprozess koplanar. Bei einigen Ausführungsformen kann das Schleifen beispielsweise ausgelassen werden, wenn die Die-Anschlüsse 126 bereits freigelegt sind.
  • In 29 wird die Vorderseitenumverteilungsstruktur 160 über den IC-Dies 114 und dem Vergusswerkstoff 130 gebildet. Die Metallisierungsstrukturen 138, 146 und 154 und Kontaktstellen 162 der Vorderseitenumverteilungsstruktur 160 werden elektrisch mit den IC-Dies 114 durch die Die-Anschlüsse 126 gekoppelt. Das Bilden der Vorderseitenumverteilungsstruktur 160 wurde zuvor in den 6 bis 16 beschrieben und die Beschreibung wird hierin nicht wiederholt.
  • In 30 wird ein Trägersubstratdebonding ausgeführt, um das Trägersubstrat 100 von der Rückseite der IC-Die- 114 -Struktur, wie z. B. dem Klebstoff 103, abzulösen (zu debonden). Gemäß einigen Ausführungsformen umfasst das Debonden das Projizieren eines Lichts wie eines Laserlichts oder eines UV-Lichts auf die Trennschicht 102, sodass sich die Trennschicht 102 unter der Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf dem Band 170 angeordnet.
  • In 31 wird ein Vereinzelungsprozess durch Sägen 184 entlang Ritzlinienregionen, wie z. B. zwischen den angrenzenden Regionen 300 und 302, ausgeführt. Das Sägen 184 vereinzelt die erste Packageregion 300 von der zweiten Packageregion 302. 32 veranschaulicht eine resultierende, vereinzelte Packagestruktur. Die Vereinzelung resultiert darin, dass das Package 500, das von einer aus der ersten Packageregion 300 oder der zweiten Packageregion 302 sein kann, vereinzelt wird. Das Package 500 kann auch als InFO-Package 500 bezeichnet werden.
  • Weiter wird in 32 das Package 500 innerhalb der Aussparung 404 des Substrates 402 angeordnet, sodass das Package 500 an dem Substrat 402 mit dem Klebstoff 103 angehaftet wird. Bei einigen Ausführungsformen wird das Package 500 innerhalb der Aussparung 404 beispielsweise mit einem Pick-And-Place-Werkzeug angeordnet. Bei einer Ausführungsform kann die Fläche des Package 500 einschließlich der Kontaktstellen 162 mit der Fläche des Substrates 402 auf gleichem Niveau sein. Bei einer Ausführungsform kann sich die Fläche des Package 500 einschließlich der Kontaktstellen 162 über oder unter der Fläche des Substrates 402 befinden.
  • In den 33A und 33B sind die Sensoren 420 an dem Substrat 402 und dem Package 200 befestigt. 33B ist eine Draufsicht der Struktur in 33A, wobei die Struktur in 33A entlang der Linie A-A von 33B verläuft. Wie veranschaulicht in 33B gibt es vier Sensoren 420 (420-1, 420-2, 420-3 und 420-4), die an der Struktur befestigt sind, die das Package 500 und das Substrat 402 umfasst, und bei anderen Ausführungsformen können mehr oder weniger Sensoren an der Struktur befestigt sein, die das Package 500 und das Substrat 402 umfasst. Die Sensoren 420 und das Substrat 402 wurden zuvor beschrieben und die Beschreibungen werden hierin nicht wiederholt.
  • Bei dieser Ausführungsform gibt es ein leitfähiges Element 430, welches das Package 500 mit dem Substrat 402 mittels einer Kontaktstelle 162 und einer Kontaktfläche 410 koppelt. Das leitfähige Element 430 ermöglicht, dass die Sensoren 420 und das Package 200 elektrisch mit dem Substrat 402 gekoppelt werden können.
  • Wie veranschaulicht in den 33B, kann mindestens einer von den Sensoren 420 sowohl am Package 500 als auch an dem Substrat 402 befestigt sein (siehe 420-2 und 420-3 in 33B und 420-2 in 33A). Diese Sensoren können das Package 500 und das Substrat 402 „überbrücken“. Außerdem kann mindestens ein Sensor 420 nur an dem Package 200 befestigt sein (siehe 420-1 und 420-4) und mindestens ein Sensor kann nur an dem Substrat 402 befestigt sein.
  • Das leitfähige Element 430 kann ein leitender Draht, eine flexible Schaltung oder dergleichen sein, wobei ein Ende mit der Kontaktfläche 410 des Substrates 402 und ein anderes Ende mit einer der Kontaktstellen 162 des Package 500 gekoppelt wird. Bei der Ausführungsform mit dem leitenden Drahtanschluss kann das leitfähige Element 430 durch Bilden eines Ball-Bonds auf der Kontaktfläche 410 und Bilden eines Stitch-Bonds auf der Kontaktstelle 162 des Package 500 gebildet werden.
  • 34 ist eine Querschnittansicht einer Packagestruktur gemäß einer weiteren Ausführungsform. Diese Ausführungsform ist der Ausführungsform in den 26, 27A-B, 28 bis 32 und 33A-B ähnlich, außer dass diese Ausführungsform eine Komponente 602 gekoppelt mit dem Package 500 umfasst und mindestens an einen Abschnitt des Substrates 402 angrenzt. Details bezüglich dieser Ausführungsform, die denjenigen der zuvor beschriebenen Ausführungsform ähnlich sind, werden hierin nicht wiederholt.
  • Die Komponente 602 wird mit dem Package 500 mit den Kontaktflächen 622 und den leitenden Anschlüssen 624 gekoppelt. Die Kontaktflächen 622 und die leitenden Anschlüsse 624 können jeweils den vorstehend beschriebenen Kontaktflächen 422 und den leitenden Anschlüssen 424 ähnlich sein und die Beschreibungen werden hierin nicht wiederholt, obwohl die Kontaktflächen 422 und 622 und die leitenden Anschlüsse 424 und 624 nicht gleich sein müssen.
  • Bei einer Ausführungsform ist die Komponente 602 ein thermoelektrischer Generator (manchmal als thermoelektrischer Generator-Harvester bezeichnet). Bei einer Ausführungsform, bei der die Komponente 602 ein thermoelektrischer Generator ist, ist mindestens eine der Flächen 604A und 604B fähig, in direktem Kontakt mit der Haut einer Person zu sein, welche die Vorrichtung (z. B. eine Smartwatch), die die Packagestruktur von 34 umfasst, trägt, sodass der thermoelektrische Erzeuger 602 die Wärme von der Person in elektrische Energie umwandeln kann, um beim Versorgen der Vorrichtung mit Strom zu unterstützen. Beispielsweise kann bei dieser Ausführungsform die umgewandelte elektrische Energie die Vorrichtung direkt versorgen, oder sie kann in einer Batterie (nicht dargestellt) in der Vorrichtung gespeichert werden. Bei einer weiteren Ausführungsform, bei der die Komponente 602 ein thermoelektrischer Generator ist, ist mindestens die Fläche 606 in Kontakt mit dem Substrat 402 und das Substrat 402 ist fähig, in direktem Kontakt mit der Haut einer Person zu sein, welche die Vorrichtung, die die Packagestruktur von 34 umfasst, trägt, sodass die Wärme der Person durch das Substrat 402 auf die Fläche 606 des thermoelektrischen Generators 602 übertragen werden kann, der die übertragene Wärme in elektrische Energie umwandeln kann, um beim Versorgen der Vorrichtung mit Strom zu unterstützen.
  • Wie veranschaulicht, in 34 weist die Komponente 602 eine Höhe H5 auf, die sich über das Package 500 erstreckt, und sie kann innerhalb des Substrates 402 mit einer Tiefe H6 eingebettet sein. Bei einigen Ausführungsformen liegt die Höhe H5 in einem Bereich von ungefähr 10 % bis zu ungefähr 40 % der Dicke H1 des Substrates H1, wie ungefähr 25 % der Dicke H1. Bei einigen Ausführungsformen liegt die Höhe H6 in einem Bereich von ungefähr 10 % bis zu ungefähr 40 % der Dicke H1 des Substrates H1, wie ungefähr 25 % der Dicke H1.
  • Durch Einbetten des Package 200 innerhalb der Aussparung 404 des Substrates 402 kann die Sensoranzahl 420 und die Größe der Sensoren 420 erhöht werden. Dies ermöglicht eine größere Flexibilität in der Konfiguration und dem Design der Packagestruktur. Beispielsweise ermöglicht diese Packagestruktur eine gesamte Sensorfläche (z. B. der Gesamtflächenbereich in der Draufsicht des Substrates 402 einschließlich der Aussparung 404, die durch die Sensoren 420 abgedeckt ist), die größer ist als der Bereich des Package 200 (z. B. der Gesamtflächenbereich in der Draufsicht des Substrates 402 einschließlich der Aussparung 404, die durch das Package 200 abgedeckt ist).
  • Eine Ausführungsform ist ein Verfahren, welches das Anordnen eines ersten Package innerhalb einer Aussparung eines ersten Substrates umfasst. Das erste Package umfasst eine erste Die. Das Verfahren umfasst weiter das Befestigen eines ersten Sensors an dem ersten Package und dem ersten Substrat. Der erste Sensor wird elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt.
  • Eine weitere Ausführungsform ist ein Verfahren, welches das Bilden eines ersten Package umfasst, wobei das Bilden des ersten Package mindestens das seitliche Kapseln einer ersten Die mit einem Vergusswerkstoff umfasst und die erste Die eine aktive Seite und eine Rückseite aufweist und die Rückseite der aktiven Seite entgegengesetzt ist, und das Bilden einer ersten Umverteilungsstruktur über der ersten Die und dem Vergusswerkstoff, wobei die erste Umverteilungsstruktur mit der aktiven Seite der ersten Die gekoppelt ist. Das Verfahren umfasst weiter das Koppeln des ersten Package mit einem ersten Substrat, wobei sich mindestens ein Abschnitt des ersten Package innerhalb einer Aussparung in dem ersten Substrat erstreckt, und das Bonden eines ersten Sensors an das erste Package und das erste Substrat, wobei der erste Sensor mit dem ersten Package und dem ersten Substrat elektrisch gekoppelt ist.
  • Eine weitere Ausführungsform ist eine Vorrichtung, die ein erstes Package in einer Aussparung eines ersten Substrates umfasst, wobei das erste Package eine erste Die umfasst, und einen ersten Sensor, der elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt ist, und wobei der erste Sensor einen ersten Abschnitt direkt über der Aussparung des ersten Substrates und einen zweiten Abschnitt direkt über einem Abschnitt des ersten Substrates außerhalb der Aussparung aufweist.

Claims (17)

  1. Verfahren, umfassend: Bilden einer ersten Bondkontaktstelle auf einer Bodenfläche einer Aussparung eines ersten Substrats; nach Bilden der ersten Bondkontaktstelle, Anordnen eines ersten Package innerhalb der Aussparung des ersten Substrates und Befestigen des ersten Package an die erste Bondkontaktstelle, wobei das erste Package eine erste Die umfasst, wobei ein erster leitender Anschluss elektrisch und physisch das erste Package an die erste Bondkontaktstelle des ersten Substrats koppelt, wobei der erste leitende Anschluss auf einer Fläche des ersten Packages liegt, die der Bodenfläche der Aussparung gegenüberliegt; und Befestigen eines ersten Sensors an dem ersten Package und dem ersten Substrat, wobei der erste Sensor elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt wird.
  2. Verfahren nach Anspruch 1, wobei der erste Sensor ein Herzfrequenzmessgerät, einen Umgebungslichtsensor, einen UV-Lichtsensor, einen Umgebungstemperatursensor, einen Beschleunigungsmesser, ein Gyroskop, ein Magnetometer, einen Luftdruckfühler, einen Oxymetriesensor, einen globales Positionsbestimmungssystem- (GPS) -Sensor, einen Hautleitwertsensor, einen Hauttemperatursensor, ein Blutzuckermessgerät oder eine Kombination davon umfasst.
  3. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend: Bilden einer zweiten Bondkontaktstelle auf einer ersten Fläche des ersten Substrates, wobei sich die erste Fläche außerhalb der Aussparung des ersten Substrats befindet und das erste Package elektrisch mit der zweiten Bondkontaktstelle des ersten Substrats mit einem zweiten leitenden Anschluss gekoppelt wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend: Befestigen eines zweiten Sensors an dem ersten Package, wobei der zweite Sensor elektrisch mit dem ersten Package gekoppelt wird.
  5. Verfahren nach Anspruch 1, weiter umfassend: Befestigen eines dritten Sensors an dem ersten Package und dem ersten Substrat, wobei der dritte Sensor elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend: Bilden des ersten Package, wobei das Bilden des ersten Package umfasst: mindestens seitliches Kapseln der ersten Die mit einem Vergusswerkstoff; und Bilden einer ersten Umverteilungsstruktur über der ersten Die und dem Vergusswerkstoff, wobei der erste Sensor elektrisch mit der ersten Umverteilungsstruktur gekoppelt wird.
  7. Verfahren nach Anspruch 6, weiter umfassend: Bilden einer dritten Bondkontaktstelle in der Aussparung des ersten Substrates; und wobei das Bilden des ersten Package weiter umfasst: Bilden einer Durchkontaktierung, die sich durch den Vergusswerkstoff von der ersten Umverteilungsstruktur zu einer Rückseite der ersten Die erstreckt, wobei eine aktive Seite der ersten Die mit der ersten Umverteilungsstruktur gekoppelt wird und sich die aktive Seite gegenüber der Rückseite befindet und die Durchkontaktierung des ersten Package elektrisch mit der dritten Bondkontaktstelle des ersten Substrates mit einem ersten leitenden Anschluss gekoppelt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend: Befestigen eines thermoelektrischen Erzeugers an dem ersten Package und dem ersten Substrat, wobei der thermoelektrische Erzeuger elektrisch mit dem ersten Package gekoppelt wird.
  9. Verfahren nach einem der vorstehenden Ansprüche weiter umfassend: Bilden des ersten Package, wobei das Bilden des ersten Package umfasst: mindestens seitliches Kapseln der ersten Die und einer zweiten Die mit einem Vergusswerkstoff; und Bilden einer ersten Umverteilungsstruktur über der ersten Die, der zweiten Die und dem Vergusswerkstoff, wobei der erste Sensor elektrisch mit der ersten Umverteilungsstruktur gekoppelt wird.
  10. Verfahren, umfassend: Bilden einer ersten Bondkontaktstelle auf einer Bodenfläche einer Aussparung eines ersten Substrates; Bilden eines ersten Package, wobei das Bilden des ersten Package umfasst: mindestens seitliches Kapseln einer ersten Die mit einem Vergusswerkstoff, wobei die erste Die eine aktive Seite und eine Rückseite aufweist und die Rückseite sich gegenüber der aktiven Seite befindet; und Bilden einer ersten Umverteilungsstruktur über der ersten Die und dem Vergusswerkstoff, wobei die erste Umverteilungsstruktur mit der aktiven Seite der ersten Die gekoppelt wird; und Bilden einer Durchkontaktierung, die sich durch den Vergusswerkstoff von der ersten Umverteilungsstruktur zu einem Niveau der Rückseite des ersten Dies erstreckt; Koppeln des ersten Package mit einem ersten Substrat, wobei mindestens ein Abschnitt des ersten Package sich innerhalb einer Aussparung im ersten Substrat erstreckt, wobei die Aussparung in dem ersten Substrat vor Koppeln des ersten Packages mit dem ersten Substrat strukturiert wird, und wobei sich die Aussparung höher als der Vergusswerkstoff erstreckt, wobei die Durchkontaktierung des ersten Packages elektrisch mit der ersten Bondkontaktstelle des ersten Substrats mit einem ersten leitenden Anschluss gekoppelt wird, der in direktem Kontakt mit der ersten Bondkontaktstelle steht; und Bonden eines ersten Sensors an das erste Package und das erste Substrat, wobei der erste Sensor elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt wird.
  11. Verfahren nach Anspruch 10, wobei der erste Sensor ein Herzfrequenzmessgerät, einen Umgebungslichtsensor, einen UV-Lichtsensor, einen Umgebungstemperatursensor, einen Beschleunigungsmesser, ein Gyroskop, ein Magnetometer, einen Luftdruckfühler, einen Oxymetriesensor, einen globales Positionsbestimmungssystem- (GPS) -Sensor, einen Hautleitwertsensor, einen Hauttemperatursensor, ein Blutzuckermessgerät oder eine Kombination davon umfasst.
  12. Verfahren nach Anspruch 10 oder 11, weiter umfassend: Bonden eines zweiten Sensors an das erste Package, wobei der zweite Sensor elektrisch mit dem ersten Package gekoppelt wird.
  13. Verfahren nach Anspruch 12, wobei der erste Sensor einen ersten Abschnitt direkt über der Aussparung des ersten Substrates und einen zweiten Abschnitt direkt über einem Abschnitt des ersten Substrates außerhalb der Aussparung umfasst, und wobei sich der zweite Sensor nur direkt über der Aussparung des ersten Substrates befindet.
  14. Verfahren nach Anspruch 12 oder 13, weiter umfassend: Bonden eines dritten Sensors an das erste Package, wobei der dritte Sensor elektrisch mit dem ersten Package gekoppelt wird; und Bonden eines vierten Sensors an das erste Package, wobei der vierte Sensor elektrisch mit dem ersten Package gekoppelt wird.
  15. Vorrichtung, umfassend: ein erstes Package auf einer ersten Bondkontaktstelle in einer Aussparung eines ersten Substrats, wobei das erste Package eine erste Die umfasst; und einen ersten Sensor, der elektrisch mit dem ersten Package und dem ersten Substrat gekoppelt ist, wobei der erste Sensor einen ersten Abschnitt direkt über der Aussparung des ersten Substrates und einen zweiten Abschnitt direkt über einem Abschnitt des ersten Substrates außerhalb der Aussparung aufweist, wobei das erste Package elektrisch und physisch mit der ersten Bondkontaktstelle des ersten Substrats mit einem ersten leitenden Anschluss gekoppelt ist und der erste leitende Anschluss auf einer Fläche des ersten Packages liegt, die der Bodenfläche der Aussparung gegenüberliegt.
  16. Vorrichtung nach Anspruch 15, wobei der erste Sensor ein Herzfrequenzmessgerät, einen Umgebungslichtsensor, einen UV-Lichtsensor, einen Raumluftfühler, einen Beschleunigungsmesser, ein Gyroskop, ein Magnetometer, einen Luftdruckfühler, einen Oxymetriesensor, einen globales Positionsbestimmungssystem-(GPS) -Sensor, einen Hautleitwertsensor, einen Außentemperatursensor, ein Blutzuckermessgerät oder eine Kombination davon umfasst.
  17. Vorrichtung nach Anspruch 15 oder 16, weiter umfassend: einen zweiten Sensor, der elektrisch mit dem ersten Package gekoppelt ist, wobei sich der zweite Sensor nur direkt über der Aussparung des ersten Substrates befindet.
DE102015117881.8A 2015-09-18 2015-10-21 Packagestrukturen und Verfahren zu deren Bildung Active DE102015117881B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/858,955 2015-09-18
US14/858,955 US9881850B2 (en) 2015-09-18 2015-09-18 Package structures and method of forming the same

Publications (2)

Publication Number Publication Date
DE102015117881A1 DE102015117881A1 (de) 2017-03-23
DE102015117881B4 true DE102015117881B4 (de) 2020-10-15

Family

ID=58224468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015117881.8A Active DE102015117881B4 (de) 2015-09-18 2015-10-21 Packagestrukturen und Verfahren zu deren Bildung

Country Status (5)

Country Link
US (3) US9881850B2 (de)
KR (1) KR101843241B1 (de)
CN (1) CN106548947B (de)
DE (1) DE102015117881B4 (de)
TW (1) TWI622105B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291973B2 (en) * 2015-05-14 2019-05-14 Knowles Electronics, Llc Sensor device with ingress protection
US10665579B2 (en) * 2016-02-16 2020-05-26 Xilinx, Inc. Chip package assembly with power management integrated circuit and integrated circuit die
US9812381B1 (en) * 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10489544B2 (en) 2016-12-14 2019-11-26 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US11348897B2 (en) * 2017-12-29 2022-05-31 Intel Corporation Microelectronic assemblies
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10825696B2 (en) * 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
DE102020119103A1 (de) 2019-09-19 2021-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Photonische halbleitervorrichtung und herstellungsverfahren
US11715728B2 (en) 2019-09-19 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN113078148B (zh) * 2021-03-12 2024-03-26 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113078149B (zh) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113097201B (zh) * 2021-04-01 2023-10-27 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
US20120007217A1 (en) * 2005-03-31 2012-01-12 Il Kwon Shim Encapsulant cavity integrated circuit package system and method of fabrication thereof
US20130285261A1 (en) * 2011-12-06 2013-10-31 Qing Tan Semiconductor chip stacking assemblies

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US7098542B1 (en) * 2003-11-07 2006-08-29 Xilinx, Inc. Multi-chip configuration to connect flip-chips to flip-chips
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
JP2006173279A (ja) 2004-12-14 2006-06-29 Denso Corp 半導体センサ及び半導体センサの製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method
WO2010056359A1 (en) 2008-11-14 2010-05-20 Optoelectronic Systems Consulting, Inc. Miniaturized implantable sensor platform having multiple devices and sub-chips
CN101872757B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
KR20110041313A (ko) * 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법
US8471289B2 (en) * 2009-12-28 2013-06-25 Sanyo Electric Co., Ltd. Semiconductor laser device, optical pickup device and semiconductor device
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9515245B2 (en) * 2010-07-23 2016-12-06 King Abdullah University Of Science And Technology Apparatus, system, and method for on-chip thermoelectricity generation
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9490196B2 (en) * 2011-10-31 2016-11-08 Intel Corporation Multi die package having a die and a spacer layer in a recess
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
TWI462266B (zh) 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
KR20140113029A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
CN104766903B (zh) * 2013-12-03 2018-06-29 光澄科技股份有限公司 集成模块及其形成方法
US9150404B2 (en) * 2013-12-16 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with through molding vias
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
DE102015207857A1 (de) * 2015-04-29 2016-11-03 Robert Bosch Gmbh Thermoelektrische Vorrichtung sowie Herstellungsverfahren derselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007217A1 (en) * 2005-03-31 2012-01-12 Il Kwon Shim Encapsulant cavity integrated circuit package system and method of fabrication thereof
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
US20130285261A1 (en) * 2011-12-06 2013-10-31 Qing Tan Semiconductor chip stacking assemblies

Also Published As

Publication number Publication date
DE102015117881A1 (de) 2017-03-23
KR101843241B1 (ko) 2018-03-28
CN106548947B (zh) 2020-01-14
US11948862B2 (en) 2024-04-02
CN106548947A (zh) 2017-03-29
US10937718B2 (en) 2021-03-02
TW201721770A (zh) 2017-06-16
US9881850B2 (en) 2018-01-30
TWI622105B (zh) 2018-04-21
KR20170034289A (ko) 2017-03-28
US20180166364A1 (en) 2018-06-14
US20210183745A1 (en) 2021-06-17
US20170084590A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
DE102015117881B4 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
US20230386975A1 (en) Package structure and method of forming the same
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
US9613910B2 (en) Anti-fuse on and/or in package
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019129834B4 (de) Integriertes schaltungs-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021107792A1 (de) Halbleiter-packages und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final