KR20170034289A - 패키지 구조체 및 그 형성 방법 - Google Patents

패키지 구조체 및 그 형성 방법 Download PDF

Info

Publication number
KR20170034289A
KR20170034289A KR1020160000606A KR20160000606A KR20170034289A KR 20170034289 A KR20170034289 A KR 20170034289A KR 1020160000606 A KR1020160000606 A KR 1020160000606A KR 20160000606 A KR20160000606 A KR 20160000606A KR 20170034289 A KR20170034289 A KR 20170034289A
Authority
KR
South Korea
Prior art keywords
package
substrate
sensor
die
forming
Prior art date
Application number
KR1020160000606A
Other languages
English (en)
Other versions
KR101843241B1 (ko
Inventor
첸후아 유
치후아 첸
하오이 차이
유펭 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170034289A publication Critical patent/KR20170034289A/ko
Application granted granted Critical
Publication of KR101843241B1 publication Critical patent/KR101843241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패키지 구조체 및 이 패키지 구조체를 형성하는 방법을 설명한다. 이 방법은 제1 기판의 오목부 내에 제1 패키지를 배치하는 단계를 포함한다. 제1 패키지는 제1 다이를 포함한다. 이 방법은 제1 패키지와 제1 기판에 제1 센서를 부착하는 단계를 더 포함한다. 제1 센서는 제1 패키지와 제1 기판에 전기적으로 연결된다.

Description

패키지 구조체 및 그 형성 방법{PACKAGE STRUCTURES AND METHOD OF FORMING THE SAME}
본 발명은 패키지 구조체 및 그 형성 방법에 관한 것이다.
반도체 디바이스들은, 예컨대 퍼스널 컴퓨터, 셀 폰, 디지털 카메라 및 기타 전자 장비와 같은 다양한 전자 응용 분야에 사용된다. 반도체 디바이스들은 일반적으로 반도체 기판 위에 절연 또는 유전체 층, 도전 층, 및 반도체 층의 재료를 연속하여 증착하고, 여러 가지 재료층 위에 회로 구성요소 및 요소를 형성하기 위하여 리소그래피를 이용하여 여러 가지 재료층을 패터닝함으로써 제조된다. 수십 또는 수백 개의 집적 회로들은 일반적으로 단일 반도체 웨이퍼 상에 제조된다. 개별 다이들은 스크라이브 라인을 따라 집적 회로들을 쏘잉(sawing)함으로써 싱귤레이트된다. 그 후, 개별적인 다이들은 예컨대 복수의 칩 모듈들 내에 또는 다른 타이의 패키징에서 별도로 패키징된다.
반도체 산업은 최소 특징부 크기에서의 계속되는 감소에 의해 다양한 전자 구성요소들(예컨대, 트랜지스터, 다이오드, 레지스터, 커패시터 등)의 집적 밀도를 계속해서 향상시키며, 이는 주어진 영역에 집적될 구성요소들을 더 많게 할 수 있다. 집적 회로와 같은 이러한 더 작은 전자 구성요소들은, 일부 애플리케이션들에 있어서, 과거의 패키지들보다 더 작은 영역을 이용하는 소형 패키지를 요구할 수도 있다.
실시형태는 제1 기판의 오목부 내에 제1 패키지를 배치하는 단계를 포함하는 방법이다. 제1 패키지는 제1 다이를 포함한다. 이 방법은 상기 제1 패키지 및 상기 제1 기판에 제1 센서를 부착하는 단계를 더 포함한다. 제1 센서는 제1 패키지 및 상기 제1 기판에 전기적으로 연결된다.
다른 실시형태는 제1 패키지를 형성하는 단계를 포함하는 방법이며, 상기 제1 패키지를 형성하는 단계는, 제1 다이를 밀봉재로 적어도 측방에서 밀봉하는 단계로서, 상기 제1 다이는 활성(active) 측부 및 이면(back) 측부를 가지며, 상기 이면 측부는 상기 활성 측부에 대향하는 것인 상기 제1 다이를 밀봉하는 단계와, 상기 제1 다이 및 상기 밀봉재 위에 제1 재분배 구조체를 형성하는 단계로서, 상기 제1 재분배 구조체는 상기 제1 다이의 상기 활성 측부에 연결되는 것인 상기 제1 재분배 구조체를 형성하는 단계를 포함한다. 이 방법은, 상기 제1 패키지를 제1 기판에 연결하는 단계로서, 상기 제1 패키지의 적어도 일부는 상기 제1 기판의 오목부 내에서 연장되는 것인 상기 연결하는 단계와, 상기 제1 패키지와 상기 제1 기판에 제1 센서를 본딩하는 단계로서, 상기 제1 센서는 상기 제1 패키지와 상기 제1 기판에 전기적으로 연결되는 것인 상기 제1 센서를 본딩하는 단계를 더 포함한다.
추가적인 실시형태는, 제1 기판의 오목부 내의 제1 패키지로서, 상기 제1 패키지는 제1 다이를 포함하는 것인 상기 제1 패키지와, 상기 제1 패키지와 상기 제1 기판에 전기적으로 연결된 제1 센서로서, 상기 제1 센서는 상기 제1 기판의 상기 오목부 바로 위에 있는 제1 부분을 그리고 상기 오목부 외부의 상기 제1 기판의 일부 바로 위에 있는 제2 부분을 가지는 것인, 상기 제1 센서를 포함하는 디바이스이다.
본 개시의 양태들은 첨부된 도면들과 함께 읽혀질 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업 표준 관행에 따라, 다양한 특징부들이 축척비율대로 그려지는 것은 아니라는 점에 유의해야 한다. 사실상, 다양한 특징부들의 치수는 논의의 명료성을 위해 임의로 증가되거나 축소될 수도 있다.
도 1 내지 도 3, 도 4a-b, 도 5 내지 도 24, 및 도 25a-b는 일부 실시형태들에 따른 패키지 구조체를 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 26, 도 27a-b, 도 28 내지 도 32, 및 도 33a-b는 다른 실시형태에 따른 패키지 구조체를 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 34는 다른 실시형태에 따른 패키지 구조체의 횡단면도이다.
본 개시는 제공된 주제의 상이한 특징들을 구현하기 위한 많은 상이한 실시형태들, 또는 예들을 제공한다. 본 개시를 간소화하기 위해 구성요소 및 장치의 특정예가 이하에서 설명된다. 물론, 이들은 예일 뿐이며, 제한적인 것으로 의도되지는 않는다. 예를 들어, 후속하는 설명에서 제2 특징부 상에 또는 그 위에 제1 특징부를 형성하는 것은, 제1 특징부와 제2 특징부가 직접 접촉하여 형성되는 실시형태들을 포함할 수 있으며, 제1 특징부와 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부들이 형성될 수 있는 실시형태들도 또한 포함할 수도 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자들을 반복할 수도 있다. 이러한 반복은 간소화와 명료화를 위한 것이며, 그 자체로 논의되는 다양한 실시형태들 및/또는 구성들 사이의 관계에 영향을 주지는 않는다.
또한, "아래의", "아래쪽의", "하부의", "위의", "상부의" 등과 같은 공간적으로 상대적인 용어들이, 도면에 나타낸 하나의 요소 또는 특징부에 대한 또 다른 요소(들) 또는 특징부(들)의 관계를 논의하기 위해 설명의 편의상 여기에 사용될 수도 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 배향 외에도 사용 중이거나 동작 중인 디바이스의 상이한 배향들을 포괄하도록 의도된다. 장치는 다른 방식으로 배향될 수도 있고(90도 회전되거나 기타의 배향) 여기서 사용된 공간적으로 상대적인 기술어(descrtiptor)는 그에 따라 유사하게 해석될 수도 있다.
여기에 논의된 실시형태들은 특정 컨택스트에서 즉, 착용가능한 디바이스 또는 구조체를 위한 패키지에서 논의될 수도 있다. 패키지 구조체들은 팬-아웃 또는 팬-인 패키지를 포함할 수도 있다. 특히, 패키지 구조체들은 e-텍스타일(종종 스마트 의류로 지칭됨)과 같은 착용가능한 디바이스, 착용가능한 컴퓨터, 활동 추적기, 스마트워치, 스마트 안경, GPS(global positioning system) 디바이스, 메디컬 디바이스, 증강 현실 디바이스, 가상 현실 헤드셋, 스마트 연결 제품 등에 포함될 수도 있다. 또한, 이러한 개시의 교시는 하나 이상의 센서를 가진 하나 이상의 집적 회로 다이를 포함하는 임의의 패키지 구조체에 적용될 수 있다. 다른 실시형태들은, 본 개시를 읽을 때 당업자에게 쉽게 명백하게 되는 다른 패키지 타입들 또는 다른 구성들과 같은 다른 애플리케이션들을 고려할 수 있다. 여기서 논의된 실시형태들은 구조체에 있어서 존재할 수도 있는 모든 구성요소 또는 특징을 반드시 예시하지는 않다는 점에 주목하여야 한다. 예컨대, 복수의 구성요소는, 하나의 구성요소에 대한 논의가 실시형태의 양태를 전달하기에 충분할 수 있을 때와 같이, 도면으로부터 생략될 수도 있다. 또한, 여기에 논의된 방법 실시형태들은 특정 순서로 수행되는 것으로 논의될 수도 있지만, 다른 방법 실시형태들은 임의의 논리 순서로 수행될 수도 있다.
도 1 내지 도 3, 도 4a-b, 도 5 내지 도 24 및 도 25a-b는 일 부 실시형태들에 따른 패키지 구조체를 형성하기 위한 프로세스 동안의 중간 단계들의 도면을 예시한다. 도 1 내지 도 3, 도 5 내지 도 24, 및 도 25a는 평면도인 도 4b 및 도 25b에 대한 횡단면도이다. 도 1은 캐리어 기판(100) 및 그 캐리어 기판(100) 상에 형성된 릴리즈 층(102)을 예시한다. 제1 패키지 및 제2 패키지의 형성을 위한 제1 패키지 영역(300) 및 제2 패키지 영역(302) 각각이 예시된다.
캐리어 기판(100)은 유리 캐리어 기판, 세라믹 캐리어 기판 등일 수도 있다. 캐리어 기판(100)은, 복수의 패키지들이 동시에 캐리어 기판(100) 상에 형성될 수 있도록, 웨이퍼일 수도 있다. 릴리즈 층(102)은 폴리머 기반 재료로 형성될 수도 있고, 이러한 폴리머 기반 재료는 후속 단계들에서 형성될 수 있는 오버라잉 구조체들로부터 캐리어 기판(100)과 함께 제거될 수도 있다. 일부 실시형태들에 있어서, 릴리즈 층(102)은 에폭시 기반 열적 릴리즈 재료이며, 이러한 재료는 LTHC(Light-to-Heat-Conversion) 릴리즈 코팅과 같이, 가열될 때 그 접착 특성을 소실한다. 다른 실시형태들에 있어서, 릴리즈 층(102)은 자외선(ultra-violet; UV) 글루일 수도 있고, 이는 UV 광에 노출될 때 그 접착 특성을 소실한다. 릴리즈 층(102)은 액체로서 제공되어 경화될 수도 있고, 캐리어 기판(100) 위에 라미네이트된 라미네이트 필름일 수도 있거나, 또는 이와 유사한 것일 수도 있다. 릴리즈 층(102)의 상부 표면은 평평하게 될 수도 있고, 고도의 동일 평면성을 가질 수도 있다.
도 2에서, 금속화 패턴(106)들이 형성된다. 도 2에 예시된 바와 같이, 유전체 층(104)은 릴리즈 층(102) 상에 형성된다. 유전체 층(104)의 하부 표면은 릴리즈 층(102)의 상부 표면과 접촉될 수도 있다. 일부 실시형태들에 있어서, 유전체 층(104)은, 폴리벤조올사졸(polybenzoxazole; PBO), 폴리이미드, 벤조시클로부텐(benzocyclobutene; BCB) 등과 같은 폴리머로 형성된다. 다른 실시형태들에 있어서, 유전체 층(104)은 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, 포스포실리케이트 유리(phosphosilicate glass; PSG), 보로실리케이트 유리(borosilicate glass; BSG), 붕소 도핑된 포스포실리케이트 유리(boron-doped phosphosilicate glass; BPSG) 등으로 형성된다. 유전체 층(104)은 스핀 코팅, 화학적 기상 증착(CVD), 라미네이팅 등 또는 이들의 조합과 같은 임의의 수용가능한 증착 프로세스에 의해 형성될 수도 있다.
금속화 패턴(106)은 유전체 층(104) 상에 형성된다. 금속화 패턴(106)을 형성하는 예로서, 시드 층(도시되지 않음)은 유전체 층(104) 위에 형성된다. 일부 실시형태들에 있어서, 시드 층은 금속 층이며, 이는 단일 층 또는 상이한 재료로 형성된 복수의 서브 층들을 포함하는 복합 층일 수도 있다. 일부 실시형태들에 있어서, 시드 층은 티타늄 층 및 이 티타늄 층 위의 구리 층을 포함한다. 시드 층은 예컨대 PVD 등을 이용하여 형성될 수도 있다. 그 후, 포토 레지스트는 시트 층 상에 형성되어 패터닝된다. 포토 레지스트는 스핀 코딩 등에 의해 형성될 수도 있고, 패터닝을 위하여 광에 노출될 수도 있다. 포토 레지스트의 패턴은 금속화 패턴(106)에 대응한다. 패터닝은 시드 층을 노출시키기 위하여 포토 레지스트를 통하여 개구들을 형성한다. 도전성 재료는 포토 레지스트의 개구들 내에 그리고 시드 층의 노출된 부분들 상에 형성된다. 도전성 재료는 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수도 있다. 도전성 재료는 구리, 티타늄, 텅스텐, 알루니늄 등과 같은 금속을 포함할 수도 있다. 그 후, 포토 레지스트 및 도전성 재료가 형성되지 않은 시드 층의 일부가 제거된다. 포토 레지스트는 산소 플라즈마 등과 같은 수용가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수도 있다. 일단 포토 레지스트가 제거되면, 시드 층의 노출된 부분들은, 습식 또는 건식 에칭 등과 같은 수용가능한 에칭 프로세스를 이용하는 것 등에 의해 제거된다. 시드 층의 나머지 부분들 및 도전성 재료는 금속화 패턴(106)을 형성한다.
도 3에 있어서, 유전체 층(108)은 금속화 패턴(106) 및 유전체 층(104) 상에 형성된다. 일부 실시형태들에 있어서, 유전체 층(108)은 폴리머(polymer)로 형성되며, 이 폴리머는 PBO, 폴리이미드, BCB 등과 같은 감광성 재료일 수도 있으며, 이러한 감광성 재료는 리소그래피 마스크를 이용하여 패터닝될 수도 있다. 다른 실시형태들에 있어서, 유전체 층(108)은 실리콘 질화물과 같은 질화물; 실리콘 산화물, PSG, BSG, BPSG와 같은 산화물 등으로 형성된다. 유전체 층(108)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수도 있다. 그 후에, 유전체 층(108)은 금속화 패턴(106)의 일부를 노출시키기 위한 개구들을 형성하도록 패터닝된다. 패터닝은, 유전체 층이 감광성 재료일 때 유전체 층(108)을 광에 노출시키는 것 또는 예컨대 이방성 에칭을 이용하여 에칭시키는 것과 같은 수용가능한 프로세스에 의해 행해질 수도 있다.
유전체 층들(104 및 108)과 금속화 패턴(106)들은 이면측 재분배 구조체로서 지칭될 수도 있다. 예시된 바와 같이, 이면측 재분배 구조체는, 2개의 유전체 층들(104 및 108)과 하나의 금속화 패턴(106)을 포함한다. 다른 실시형태들에 있어서, 이면측 재분배 구조체는 임의의 수의 유전체 층, 금속화 패턴, 및 비아를 포함할 수 있다. 하나 이상의 부가적인 금속화 패턴 및 유전체 층은, 금속화 패턴(106)들 및 유전체 층(108)을 형성하기 위한 프로세스들을 반복함으로써 이면측 재분배 구조체 내에 형성될 수도 있다. 비아는 금속화 패턴의 형성 동안에 하부의 유전체 층의 개구 내에 금속화 패턴의 도전성 재료 및 시드 층을 형성함으로써 형성될 수도 있다. 그러므로, 비아는 여러 가지 금속화 패턴들을 상호접속하고 전기적으로 연결한다.
추가적으로, 도 3에서, 관통 비아(112)가 형성된다. 예로서, 관통 비아(112)를 형성하기 위해, 예시된 바와 같이 시드 층이 이면측 재분배 구조, 예컨대 유전체 층(108) 및 금속화 패턴(106)의 노출된 부분 위에 형성된다. 일부 실시예에 있어서, 상기 시드 층은 금속 층이며, 이는 단일 층일 수도 있고, 다양한 재료로 형성된 복수의 서브 층을 포함하는 복합 층일 수도 있다. 일부 실시예에 있어서, 상기 시드 층은 티타늄 층 및 이 티타늄 층 위의 구리 층을 포함한다. 상기 시드 층은 예컨대 PVD 등을 이용하여 형성될 수 있다. 상기 시드 층 상에 포토 레지스트가 형성 및 패터닝(patterning)된다. 상기 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있으며, 패터닝을 위해 광에 노출될 수 있다. 상기 포토 레지스트의 패턴은 관통 비아에 대응된다. 상기 패터닝에 의해 포토 레지스트를 통해 개구가 형성되어 상기 시드 층이 노출된다. 상기 포토 레지스트의 개구 내에 그리고 상기 시드 층의 노출된 부분 상에 도전성 재료가 형성된다. 상기 도전성 재료는, 전기도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 상기 도전성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 상기 포토 레지스트, 그리고 시드 층 중에서 도전성 재료가 그 위에 형성되지 않은 부분이 제거된다. 상기 포토 레지스트는 산소 플라즈마 등을 이용하는 것과 같은 허용 가능한 스트립핑 프로세스(stripping process) 또는 애싱 프로세스(ashing process)에 의해 제거될 수 있다. 일단 상기 포토 레지스트가 제거되면, 습식 에칭 또는 건식 에칭과 같은 허용 가능한 에칭 프로세스의 이용 등에 의해 상기 시드 층의 노출된 부분이 제거된다. 상기 도전성 재료 및 상기 시드 층의 나머지 부분이 관통 비아(112)를 형성한다.
도 4a 및 도 4b에 있어서, 집적 회로 다이(114)는 접착제(116)에 의해 유전체 층(108)에 부착된다. 도 4b는 도 4a에서의 구조체의 평면도이며, 여기서 도 4a의 상기 구조체는 도 4b의 라인 A-A를 따른 것이다. 도 4b에 예시된 바와 같이, 제1 패키지 영역(300) 및 제2 패키지 영역(302) 각각에서 4개의 집적 회로 다이(114; 114-1, 114-2, 114-3 및 114-4)가 부착되며, 다른 실시예에서는, 각각의 영역에서 이보다 많은 또는 적은 집적 회로 다이가 부착될 수 있다. 또한 도 4b에 예시된 바와 같이, 상기 집적 회로 다이(114)들은 그 크기가 상이할 수 있으며, 다른 실시예에서는 상기 집적 회로 다이(114)들은 그 크기가 동일할 수 있다.
집적 회로 다이(114)는, 유전체 층(108)에 부착되기에 앞서, 집적 회로 다이(114) 내에 집적 회로를 형성하기 위해 적용 가능한 제조 프로세스에 따라 처리될 수 있다. 예컨대, 집적 회로 다이(114)들 각각은 실리콘 기판, 도핑된 기판 또는 도핑되지 않은 기판 또는 SOI(Semiconductor-On-Insulator) 기판의 활성 층과 같은 반도체 기판(118)을 포함할 수 있다. 상기 반도체 기판은 게르마늄과 같은 다른 반도체 재료; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비소, 및/또는 인듐 안티모나이드를 포함하는 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 기판 또는 경사 기판(gradient substrate)과 같은 다른 기판이 또한 사용될 수 있다. 트랜지스터, 다이오드, 커패시터, 레지스터 등과 같은 디바이스가 반도체 기판(118) 내에 및/또는 상에 형성될 수 있고, 이 디바이스는 집적 회로를 형성하도록 예컨대 반도체 기판(118) 상의 하나 이상의 유전체 층에서의 금속화 패턴 등에 의해 형성된 상호접속 구조(120)에 의해 상호접속될 수 있다.
상기 집적 회로 다이(114)는 알루미늄 패드와 같은 패드(122)를 더 포함하며, 이 패드에는 외부 접속부가 형성된다. 상기 패드(122)는 집적 회로 다이(114)의 각각의 활성 면이라 불릴 수 있는 면 상에 존재한다. 상기 집적 회로 다이(114) 상에 그리고 상기 패드(122)의 부분 상에 패시베이션 필름(124)이 존재한다. 개구가 패드(122)까지 패시베이션 필름(124)을 관통한다. 도전성 필라(pillar)(예컨대, 구리와 같은 금속을 포함)와 같은 다이 커넥터(126)가 패시베이션 필름(124)을 관통하여 개구 내에 존재하며, 각각의 패드(122)에 기계적으로 그리고 전기적으로 연결된다. 상기 다이 커넥터(126)는 예컨대 도금 등에 의해 형성될 수 있다. 상기 다이 커넥터(126)는 집적 회로 다이(114)의 각각의 집적 회로들을 전기적으로 연결시킨다.
다이 커넥터(126) 및 패시베이션 필름(124) 상에서와 같이 집적 회로 다이(114)의 활성 면 상에 유전체 재료(128)가 존재한다. 상기 유전체 재료(128)는 측방향으로 다이 커넥터(126)를 캡슐화(encapsulation)하고, 유전체 재료(128)는 각각의 집적 회로 다이(114)와 측방향으로 공종단(co-terminus)된다. 상기 유전체 재료(128)는 PBO, 폴리이미드, BCB 등과 같은 폴리머; 실리콘 질화물 등과 같은 질화물; 실리콘 산화물, PSG, BSG, BPSG 등과 같은 산화물; 또는 이들의 조합일 수 있고, 예컨대 스핀 코팅, 라미네이션, CVD 등에 의해 형성될 수 있다.
접착제(116)가 집적 회로 다이(114)의 이면에 있고, 집적 회로 다이(114)를 이면 재분배 구조(110)에, 예컨대 절연부 내의 유전체 층(108) 등에 접착한다. 접착제(116)는 에폭시, 다이 부착 필름(DAF) 등과 같은 임의의 적절한 접착제일 수 있다. 접착제(116)는 집적 회로 다이(114)의 이면에, 예컨대 각 반도체 웨이퍼의 이면에 도포될 수 있고, 또는 캐리어 기판(100)의 표면 위에 도포될 수 있다. 집적 회로 다이(114)는 소잉(sawing) 또는 다이싱 등에 의해 싱귤레이트될 수 있고, 예를 들어 픽-앤-플레이스 툴을 이용하여, 접착제(116)에 의해 유전체 층(108)에 부착될 수 있다.
집적 회로 다이(114)는 논리 다이(예컨대, 중앙 처리 장치, 마이크로컨트롤러 등), 메모리 다이[동적 랜덤 액세스 메모리(DRAM) 다이, 정적 랜덤 액세스 메모리(SRAM) 다이 등], 전력 관리 다이[예컨대, 전력 관리 집적 회로(PMIC) 다이], 고주파(RF) 다이, 센서 다이, 미소-전자-기계-시스템(MEMS) 다이, 신호 처리 다이[예컨대, 디지털 신호 처리(DSP) 다이], 프론트-엔드 다이[예컨대, 아날로그 프론트-엔드(AFE) 다이] 등 또는 이들의 조합일 수 있다. 예로서, AFE는, 예를 들어 연산 증폭기, 필터, 및/또는 센서용의 주문형 집적 회로 및 그 밖의 회로를 사용하여, 여러 센서를 아날로그 디지털 변환기에 또는 경우에 따라서는 마이크로컨트롤러에 접속하도록 구성 가능하며 플렉시블한 전자 기능 블록을 제공하는 아날로그 신호 조절 회로의 세트이다. 예를 들어, 일 실시형태에서, 집적 회로 다이(114-1)는 AFE 다이이고, 집적 회로 다이(114-2)는 PMIC 다이이며, 집적 회로 다이(114-3)는 신호 처리 다이이고, 집적 회로 다이(114-4)는 마이크로컨트롤러(MCU) 다이이다.
도 5에서, 여러 구성요소 상에 밀봉재(130)가 형성된다. 밀봉재(130)는 몰딩 화합물, 에폭시 수지 등일 수 있고, 압축 몰딩, 전사 몰딩 등에 의해 도포될 수 있다. 경화 후에, 관통 비아(112) 및 다이 커넥터(126)를 노출시키도록, 밀봉재(130)에 연마 프로세스가 행해질 수 있다. 연마 프로세스 후에, 관통 비아(112), 다이 커넥터(126) 및 밀봉재(130)의 상면은 동일 평면 상에 있다. 몇몇 실시형태에서는, 예를 들어 관통 비아(112)와 다이 커넥터(126)가 이미 노출되어 있는 경우, 연마 프로세스가 생략될 수 있다.
도 6 내지 도 16에서는, 전방측 재분배 구조(160)가 형성된다. 도 16에 도시되는 바와 같이, 전방측 재분배 구조(160)는 유전체 층(132, 140, 148 및 156)과 금속화 패턴(138, 146 및 154)을 포함한다.
도 6에서, 유전체 층(132)은 밀봉재(130), 관통 비아(112) 및 다이 커넥터(126) 상에 배치된다. 몇몇 실시형태에서, 유전체 층(132)은 폴리머로 형성되는데, 이 폴리머는 리소그래피 마스크를 이용하여 패터닝될 수 있는 PBO, 폴리이미드, BCB 등과 같은 감광성 물질일 수 있다. 다른 실시형태에서, 유전체 층(132)은 질화 규소 등과 같은 질화물; 산화 규소, PSG, BSG, BPSG 등과 같은 산화물 등으로 형성된다. 유전체 층(132)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 7에서, 유전체 층(132)이 뒤이어 패터닝된다. 이 패터닝은, 관통 비아(112) 및 다이 커넥터(126)의 일부분을 노출시키도록 개구를 형성한다. 이 패터닝은 수용가능한 공정에 의해, 예를 들어, 유전체 층(132)이 감광성 물질인 경우 유전체 층(132)을 광에 노출시키는 것에 의해, 또는 예컨대 이방성 에칭을 이용하여 에칭하는 것에 의해, 이루어질 수 있다. 유전체 층(132)이 감광성 재료인 경우, 유전체 층(132)은 노출 이후에 현상될 수 있다.
도 8에서는, 비아를 갖는 금속화 패턴(138)이 유전체 층(132) 상에 형성된다. 금속화 패턴(138)을 형성하는 예로서, 시드 층(도시되지 않음)이 유전체 층(132) 위에 형성되고 유전체 층(132)을 관통하는 개구 내에 형성된다. 몇몇 실시형태에서, 시드 층은 상이한 물질들로 형성된 복수의 서브 층을 포함하는 복합 층 또는 단일 층일 수 있는 금속 층이다. 몇몇 실시형태에서, 시드 층은 티타늄 층과, 이 티타늄 층 위의 구리 층을 포함한다. 시드 층은, 예컨대 PVD 등을 이용하여 형성될 수 있다. 이 후에, 시드 층 상에 포토 레지스트가 형성되고 패터닝된다. 이 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위한 광에 노출될 수 있다. 이 포토 레지스트의 패턴은 금속화 패턴(138)에 대응한다. 이 패터닝은, 시드 층을 노출시키도록 상기 포토 레지스트를 관통하는 개구들을 형성한다. 도전성 물질이 이러한 포토 레지스트의 개구 내에 그리고 시드 층의 노출된 부분 상에 형성된다. 도전성 물질은 전기 도금 또는 무전해 도금 등과 같은, 도금에 의해 형성될 수 있다. 도전성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그 후에, 포토 레지스트와 시드 층 중에서 도전성 물질이 그 위에 형성되어 있지 않은 부분이 제거된다. 포토 레지스트는, 예를 들어 산소 플라즈마 등을 이용하는, 수용가능한 애싱(ashing) 또는 스트리핑(stripping) 공정에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 예를 들어 습식 에칭 또는 건식 에칭에 의한, 수용가능한 에칭 공정을 이용하여, 시드 층의 노출된 부분들이 제거된다. 시드 층의 남아있는 부분들과 도전성 물질은 금속화 패턴(138)과 비아를 형성한다. 비아는 유전체 층(132)을 관통하는 개구 내에, 예를 들어 관통 비아(112) 및/또는 다이 커넥터(126)에 까지, 형성된다.
도 9에서는, 유전체 층(140)이 금속화 패턴(138)과 유전체 층(132) 상에 성막된다. 몇몇 실시형태에서, 유전체 층(140)은 폴리머로 형성되는데, 이 폴리머는 리소그래피 마스크를 이용하여 패터닝될 수 있는 PBO, 폴리이미드, BCB 등과 같은 감광성 물질일 수 있다. 다른 실시형태에서, 유전체 층(140)은 질화 규소 등과 같은 질화물; 산화 규소, PSG, BSG, BPSG 등과 같은 산화물 등으로 형성된다. 유전체 층(140)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 10에서, 유전체 층(140)이 뒤이어 패터닝된다. 이 패터닝은, 금속화 패턴(138)의 일부분을 노출시키도록 개구를 형성한다. 이 패터닝은 수용가능한 공정에 의해, 예를 들어, 유전체 층이 감광성 물질인 경우 유전체 층(140)을 광에 노출시키는 것에 의해, 또는 예컨대 이방성 에칭을 이용하여 에칭하는 것에 의해, 이루어질 수 있다. 유전체 층(140)이 감광성 물질인 경우, 유전체 층(140)은 노출 이후에 현상될 수 있다.
도 11에서, 비아를 갖는 금속화 패턴(146)은 유전체 층(140) 상에 형성된다. 금속화 패턴(146)을 형성하기 위한 실시예로서, 유전체 층(140) 위에 그리고 유전체 층(140)을 통한 개구에 시드층(미도시)이 형성된다. 일부 실시형태에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질로 형성되는 복수의 서브층을 포함하는 복합층이 될 수 있다. 일부 실시형태에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은 예컨대 PVD 등을 이용하여 형성될 수 있다. 이어서, 포토 레지스트가 시드층 상에 형성되고 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노광될 수 있다. 포토 레지스트의 패턴은 금속화 패턴(146)에 대응한다. 패터닝은 시드층을 노광하기 위해 포토 레지스트를 통해 개구를 형성한다. 도전성 재료는 포토 레지스트의 개구 내에 그리고 시드층의 노광 부분 상에 형성된다. 도전성 재료는 전기도금 또는 무전해 도금 등의 도금에 의해 형성될 수 있다. 도전성 재료는 구리, 티타늄, 텅스텐, 알루미늄 등의 금속을 포함할 수 있다. 이어서, 포토 레지스트 및 도전성 재료가 형성되지 않은 시드층의 일부가 제거된다. 포토 레지스트는 산소 플라즈마 등을 이용하는 적용가능한 애싱(ashing) 또는 스트리핑 프로세스(stripping process)에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 습식 또는 건식 에칭과 같은 적용가능한 에칭 프로세스를 이용함으로써 시드층의 노출 부분이 제거된다. 시드층의 나머지 부분과 도전성 재료는 금속화 패턴(146) 및 비아를 형성한다. 비아는 유전체 층(140)을 통하여 금속화 패턴(138)의 부분으로의 개구 내에 형성된다.
도 12에서, 금속화 패턴(146) 및 유전체 층(140) 상에 유전체 층(148)이 증착된다. 일부 실시형태에서, 리소그래피 마스크를 이용하여 패터닝될 수 있는 PBO, 폴리이미드, BCB 등의 감광성 재료가 될 수 있는 폴리머로 유전체 층(148)이 형성된다. 다른 실시형태에서, 실리콘 질화물 등의 질화물; 실리콘 산화물, PSG, BSG, BPSG 등의 산화물로 유전체 층(148)이 형성된다. 유전체 층(148)은 스핀 코팅, 라미네이션, CVD 등 또는 이들의 조합에 의해 형성될 수 있다.
도 13에서, 이어서 유전체 층(148)이 패터닝된다. 패터닝은 금속화 패턴(146)의 일부를 노광하기 위한 개구를 형성한다. 유전체 층이 감광성 재료인 경우 유전체 층(148)을 광에 노출함으로써 또는 에칭, 예컨대 이방성 에칭을 이용하는 등의 적용가능한 프로세스에 의해 패터닝이 이루어질 수 있다. 유전체 층(148)이 감광성 재료이면, 유전체 층(148)은 노출 이후에 현상될 수 있다.
도 14에서, 비아를 갖는 금속화 패턴(154)이 유전체 층(148) 상에 형성된다. 금속화 패턴(154)을 형성하기 위한 실시예로서, 유전체 층(148) 위에 그리고 유전체 층(148)을 통한 개구에 시드층(미도시)이 형성된다. 일부 실시형태에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질로 형성되는 복수의 서브층을 포함하는 복합층이 될 수 있다. 일부 실시형태에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은 예컨대 PVD 등을 이용하여 형성될 수 있다. 이어서, 포토 레지스트가 시드층 상에 형성되고 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 금속화 패턴(154)에 대응한다. 패터닝은 시드층을 노출하기 위해 포토 레지스트를 통해 개구를 형성한다. 도전성 재료는 포토 레지스트의 개구 내에 그리고 시드층의 노출 부분 상에 형성된다. 도전성 재료는 전기도금 또는 무전해 도금 등의 도금에 의해 형성될 수 있다. 도전성 재료는 구리, 티타늄, 텅스텐, 알루미늄 등의 금속을 포함할 수 있다. 이어서, 포토 레지스트 및 도전성 재료가 형성되지 않은 시드층의 일부가 제거된다. 포토 레지스트는 산소 플라즈마 등을 이용하는 적용가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 습식 또는 건식 에칭과 같은 적용가능한 에칭 프로세스를 이용함으로써 시드층의 노광 부분이 제거된다. 시드층의 나머지 부분과 도전성 재료는 금속화 패턴(154) 및 비아를 형성한다. 비아는 유전체 층(148)을 통하여 금속화 패턴(146)의 부분으로의 개구 내에 형성된다.
도 15에서, 금속화 패턴(154) 및 유전체 층(148) 상에 유전체 층(156)이 증착된다. 일부 실시형태에서, 리소그래피 마스크를 이용하여 패너팅될 수 있는 PBO, 폴리이미드, BCB 등의 감광성 재료가 될 수 있는 폴리머로 유전체 층(156)이 형성된다. 다른 실시형태에서, 실리콘 질화물 등의 질화물; 실리콘 산화물, PSG, BSG, BPSG 등의 산화물로 유전체 층(156)이 형성된다. 유전체 층(156)은 스핀 코팅, 라미네이션, CVD 등 또는 이들의 조합에 의해 형성될 수 있다.
도 16에서, 이어서 유전체 층(156)이 패터닝된다. 패터닝은 금속화 패턴(154)의 일부를 노광하기 위한 개구를 형성한다. 유전체 층이 감광성 재료인 경우 유전체 층(156)을 광에 노광함으로써 또는 에칭, 예컨대 이방성 에칭을 이용하는 등의 적용가능한 프로세스에 의해 패터닝이 이루어질 수 있다. 유전체 층(156)이 감광성 재료이면, 유전체 층(156)은 노출 이후에 현상될 수 있다.
실시예로서 전방측 재분배 구조(160)가 도시된다. 전방측 재분배 구조(160) 내에 더 많거나 더 적은 유전체 층 및 금속화 패턴이 형성될 수 있다. 더 적은 유전체 층 및 금속화 패턴이 형성된다면, 위에서 논의된 단계 및 프로세스가 생략될 수 있다. 더 많은 유전체 층 및 금속화 패턴이 형성된다면, 위에서 논의된 단계 및 프로세스가 반복될 수 있다. 단계 및 프로세스가 생략되거나 반복될 수 있다는 것이 통상의 기술자에게 용이하게 이해될 것이다.
도 17에서, UBM(under bump metallurgy)으로 표시될 수 있는 패드(162)가 전방측 재분배 구조(160)의 외관측 상에 형성된다. 도시된 실시형태에서, 유전체 층(156)을 통하여 금속화 패턴(154)으로의 개구를 통해 패드(162)가 형성된다. 패드(162)를 형성하기 위한 실시예로서, 유전체 층(156) 위에 시드층(미도시)이 형성된다. 일부 실시형태에서, 시드층은 금속층이고, 이 금속층은 단일층이거나 상이한 물질로 형성되는 복수의 서브층을 포함하는 복합층이 될 수 있다. 일부 실시형태에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은 예컨대 PVD 등을 이용하여 형성될 수 있다. 이어서, 포토 레지스트가 시드층 상에 형성되고 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 패드(162)에 대응한다. 패터닝은 시드층을 노광하기 위해 포토 레지스트를 통해 개구를 형성한다. 도전성 재료는 포토 레지스트의 개구 내에 그리고 시드층의 노출 부분 상에 형성된다. 도전성 재료는 전기도금 또는 무전해 도금 등의 도금에 의해 형성될 수 있다. 도전성 재료는 구리, 티타늄, 텅스텐, 알루미늄 등의 금속을 포함할 수 있다. 이어서, 포토 레지스트 및 도전성 재료가 형성되지 않은 시드층의 일부가 제거된다. 포토 레지스트는 산소 플라즈마 등을 이용하는 적용가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 습식 또는 건식 에칭과 같은 적용가능한 에칭 프로세스를 이용함으로써 시드층의 노광 부분이 제거된다. 시드층의 나머지 부분과 도전성 재료는 패드(162)를 형성한다.
도 18에서, 캐리어 기판 디본딩이, 후면 재분배 구조체, 예를 들면, 유전층(104)으로부터 캐리어 기판을 분리(디본딩)시키도록 수행된다. 동일 실시예들에 따라, 디본딩은 레이저 광 또는 UV 광과 같은 광을 릴리스 층(102) 상에 투사하는 것을 포함하여, 릴리스 층(102)이 이 광의 열에 의해 분해되고 캐리어 기판(100)이 제거될 수 있게 된다. 그런 다음, 이 구조체는 테이프(170) 위에서 뒤집혀서(flipped over), 이 테이프(170) 상에 배치된다.
도 19에서, 금속화 패턴(106)의 부분들을 노출시키도록 개구들이 유전층(104)을 관통해 형성된다. 개구들은 예를 들면, 레이저 드릴링, 에칭 등을 사용해서 형성될 수 있다.
도 20에서, 싱귤레이션 프로세스가 인접 영역들(300과 302) 사이에서 스크라이브 라인 영역들을 따라 쏘잉(184)에 의해 수행된다. 쏘잉(184)은 제2 패키지 영역(302)으로부터 제1 패키지 영역(300)을 싱귤레이션한다. 도 21은 생성되는 싱귤레이션된 구조체를 예시한다. 싱귤레이션은 패키지(200)를 생성하며, 이 패키지는 싱귤레이션되고 있는 제2 패키지 영역(302) 또는 제1 패키지 영역(300) 중 하나로부터 생성될 수 있다. 패키지(200)는 집적된 팬아웃(integrated fan-out; InFO) 패키지(200)이라고 또한 지칭될 수 있다.
도 22에서, 기판(402)은 적어도 기판(402)의 일부 위에 리세스(404)를 구비한 것으로 예시된다. 기판(402)은 도핑되거나 도핑되지 않은 실리콘과 같은 반도체 기판, 또는 SOI 기판의 능동층일 수 있다. 기판(402)은 게르마늄과 같은 다른 반도체 재료; 탄화실리콘, 갈륨비소, 인화갈륨, 인화인듐, 비화인듐, 및/또는 안티몬화인듐을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다중층 또는 경사(gradient) 기판과 같은 다른 기판이 또한 이용될 수 있다. 일부 실시예에서, 기판(402)은 유리 섬유 강화 레신 코어와 같은 절연 코어에 기초한다. 하나의 예시적인 코어 재료는 FR4와 같은 유리 섬유 레신이다. 코어 재료를 위한 대체재는 BT(bismaleimide-triazine) 레신, 또는 대안적으로 다른 인쇄 회로 기판(printed circuit board; PCB) 재료 또는 막을 포함한다. ABF(Ajinomoto build-up film) 또는 다른 라미네이트와 같은 빌드업(build up) 막이 기판(402)을 위해 사용될 수 있다. 기판(402)은 패키지 기판(402)이라고 지칭될 수 있다.
기판(402)은 능동 및 수동 장치들을 포함할 수 있다(도 22에서는 도시되지 않음). 당업자는, 트랜지스터, 캐패시터, 레지스터, 이들의 조합들 등과 같은 매우 다양한 장치들이 패키지를 위한 설계의 구조적 및 기능적 요건들을 생성하기 위해 사용될 수 있다는 것을 인식할 것이다. 디바이스는 임의의 적절한 방법을 사용해서 형성될 수 있다.
기판(402)은 금속화층 및 비아(미도시됨)를 또한 포함할 수 있다. 금속화층 및 비아는 능동 및 수동 디바이스 위에 형성될 수 있고, 기능적 회로를 형성하기 위해 다양한 장치들을 연결하기 위해 설계된다. 금속화 층은 유전체(예컨대, 로우-k 유전 재료)와 전도성 재료(예컨대, 구리)의 교번층들과 도전성 재료의 층들을 상호연결하는 비아를 사용해 형성될 수 있고, 임의의 적절한 프로세스(예컨대, 퇴적, 다마신, 이중 다마신 등)를 통해 형성될 수 있다. 일부 실시예에서, 기판(402)은 실질적으로 능동 및 수동 디바이스들을 포함하지 않는다.
리세스(404)는 기판(402)을 패터닝함으로써 형성될 수 있다. 패터닝은 예를 들면, 에칭 프로세스에 의해 수행될 수 있다. 일부 실시예들에서, 기판은 두께 H1이며, 두께 H1보다 작은 깊이 H2를 갖는 리세스를 구비한다. 일부 실시예에서, 깊이 H2는 두께 H1의 약 30%와 같은, 두께 H1의 약 10% 내지 약 50% 범위이다.
도 23에서, 접촉 영역(406)이 리세스(404) 내의 기판(402) 상에 형성된다. 예증된 실시예에서, 접촉 영역(406)은 리세스(404)의 하단 상에 형성된다. 일부 실시예에서, 접촉 영역(406)은 본드 패드이다. 본드 패드(406)는 기판(402) 위에 형성될 수 있다. 일부 실시예에서, 본드 패드(406)는 오목부(미도시됨)를 기판(402)의 오목부(404) 내의 유전층(미도시됨) 내에 형성함으로써 형성된다. 오목부는 본드 패드(406)가 유전층 내에 삽입되도록 형성될 수 있다. 다른 실시예에서, 본드 패드(406)가 유전층 위에 형성될 수 있으므로 오목부가 생략된다. 본드 패드(406)는, 기판(402) 내에 금속화 층을 포함하는 기판(402)을 후속해서 본딩된 제2 패키지(200)에 전기적으로 그리고/또는 물리적으로 연결한다(도 24). 일부 실시예에서, 본드 패드(406)는 구리, 티타늄, 니켈, 금, 주석 등 또는 이 재료들의 조합으로 이루어진 얇은 시드층(미도시됨)을 포함한다. 본드 패드(406)의 도전성 재료는 얇은 시드층 위에 퇴적될 수 있다. 도전성 재료는 전기 화학 도금 프로세스, CVD, ALD, PVD 등 또는 이것들의 조합에 의해 형성될 수 있다. 일 실시예에서, 본드 패드(406)의 도전성 재료는 구리, 텅스턴, 알루미늄, 은, 금, 주석 등 또는 이 재료들의 조합이다.
도 24에서, 패키지(200)는 기판(402)의 오목부(404) 내에 배치되어, 패키지(200)가 도전성 커넥터(408)를 사용해 본드 패드(406)에 연결되게 된다. 일부 실시예에서, 패키지(200)는 예를 들면, 픽-앤-플레이스 툴(pick-and-place tool)을 사용해 오목부(404) 내에 배치된다. 일 실시예에서, 패드(162)를 포함하는 패키지(200)의 표면은 기판(402)의 표면과 동일한 높이일 수 있다. 일 실시예에서, 패드(162)를 포함하는 패키지(200)의 표면은 기판(402)의 표면 위 또는 아래에 있을 수 있다.
도전성 커텍터(408)는 땜납 볼, 금속 필러(pillar), 제어된 콜랩스 칩 연결(controlled collapse chip connection; C4) 범프, 마이크로 범프, ENEPIG(electroless nickel-electroless palladium-immersion gold) 기술에 의해 형성된 범프 등일 수 있다. 도전성 커넥터(408)는 땜납, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등 또는 이들의 조합과 같은 도전성 재료를 포함할 수 있다. 도전성 커넥터(408)가 땜납 범프인 실시예에서, 도전성 커넥터(408)는, 증발, 전기 도금, 인쇄, 땜납 전사(transfer), 볼 배치(ball placement) 등과 같은 일반적으로 사용되는 방법을 통해 땜납층을 초기에 형성함으로써 형성된다. 주석층이 이 구조체 상에 형성되었으면, 재료를 원하는 범프 형상으로 성형하기 위하여 리플로우(reflow)가 수행될 수 있다. 다른 실시예에서, 도전성 커넥터(408)는 스퍼터링, 인쇄, 전기 도금, 무전해 도금, CVD 등에 의해 형성되는 금속 필러(예컨대, 구리 필러)이다. 금속 필러는 땜납을 포함하지 않을 수 있고, 실질적으로 수직인 측벽을 가질 수 있다. 일부 실시예에서, 금속 캡층(미도시됨)은 금속 필러 커넥터(408)의 상단 상에 형성된다. 금속 캡층은 니켈, 주석, 주석-납, 금, 은, 팔라듐, 인듐, 니켈-팔라듐-금, 니켈-금 등, 또는 이 재료들의 조합을 포함할 수 있고, 도금 프로세스에 의해 형성될 수 있다.
일부 실시형태에서, 도전성 커넥터(408)는 패키지(200)를 결합 패드(406)에 부착하도록 리플로우될 수 있다. 도전성 커넥터(408)는 기판(402) 내의 금속화 층을 비롯하여 기판(402)을 제2 패키지(200)에 전기적으로 및/또는 물리적으로 연결할 수 있다. 전도성 커넥터(408)는 센서(420) 및 패키지(200)가 기판(402)과 전기적으로 연결되는 것을 가능하게 한다.
도전성 커넥터(408)는 패키지(200)가 기판(402)에 부착된 후에 잔류하는 에폭시 플럭스의 에폭시 부분의 적어도 일부에 의해 리플로우되기 전에 그 위에 형성된 에폭시 플럭스(도시되지 않음)를 가질 수 있다. 이런 잔류하는 에폭시 부분은 스트레스를 감소시키며 그리고 도전성 커넥터(408)의 리플로우잉로부터 결과로 형성되는 조인트를 보호하는 언더필(underfill)로서 작용할 수 있다. 그 언더필은 패키지(200)가 부착된 후에 모세관 플로우 프로세스에 의해 형성될 수 있거나, 또는 패키지(200)가 부착되기 전에 적합한 침착 방법에 의해 형성될 수 있다.
도 25a 및 25b에서, 센서(420)는 기판(402) 및 패키지(200)에 부착된다. 도 25b는 도 25a에서의 구조가 도 25b의 라인 A-A에 따라 존재하는 것인 도 25a에서의 구조의 평면도이다. 도 25b에 예시되어 있는 바와 같이, 패키지(200) 및 기판(402)을 포함하는 구조에 부착되어 있는 4개의 센서(420: 420-1, 420-2, 420-3 및 420-4)가 존재하고, 다른 실시형태에서는, 더 많거나 더 적은 센서가 패키지(200) 및 기판(402)을 포함하는 구조에 부착될 수 있다. 일부 실시형태에서, 오목부(recess)(404)가 길이(L1) 및 폭(W1)을 갖는다. 일부 실시형태에서, 길이(L1)은 약 5 mm(밀리미터) 내지 약 10 mm의 범위, 예컨대 약 7,6 mm이다. 일부 실시형태에서, 폭(W1)은 약 5 mm 내지 약 10 mm의 범위, 예컨대 8 mm이다.
또한, 도 25b에 예시되어 있는 바와 같이, 센서(420)는 오목부(404) 및 기판(402) 위의 상이한 양의 면적을 덮도록 상이한 크기를 가질 수 있으며, 따른 실시형태에서 센서(420)는 동일한 크기를 가질 수 있다. 도 25a에 예시되어 있는 바와 같이, 센서(420)는 상이한 높이(H3 및 H4)를 가질 수 있으며, 다른 실시형태에서, 센서(420)는 동일한 높이를 가질 수 있다. 일부 실시형태에서, 센서(420-2)의 높이(H3)는 기판의 두께(H1)의 약 80% 내지 약 120%의 범위, 예컨대 두께(H1)의 약 90%이다. 일부 실시형태에서, 센서(420-4)의 높이(H4)는 기판의 두께(H1)의 약 80% 내지 약 120%의 범위, 예컨대 두께(H1)의 약 110%이다.
추가로 도 25b에 예시되어 있는 바와 같이, 센서(420) 중 하나 이상은 패키지(200) 및 기판(402)(도 25b에서 420-2 및 420-3 그리고 도 25a에서 420-2 참조) 둘 다에 부착될 수 있다. 이들 센서는 패키지(200)와 기판(402)을 "브리지"할 수 있다. 패키지(200)와 기판(402)를 "브리지"하는 센서는 집적 회로 다이(114)의 이면에 평행한 평면으로 제1 패키지(200) 및 오목부(404)(도 25a 및 도 25b 참조)의 측부 경계를 지나 연장된다. 게다가, 하나 이상의 센서(420)는 패키지(200)(420-1 및 420-4 참조)에만 부착될 수 있고 하나 이상의 센서는 기판(402)에만 오직 부착될 수 있다.
센서(420)는 심박수 모니터, 주변 광 센서, 자외광 센서, 주변 온도 센서, 가속도계, 자이로소코프, 자력계, 기압 센서, 산소측정 센서, GPS 센서, 피부 도전 센서(경우에 따라 전기 피부 반응 센서라고도 지칭함), 피부 온도 센서, 혈당 모니터 등 또는 이들의 조합을 포함할 수 있다.
센서(420)는 기판(402) 및 패키지(200)에 도전성 커넥터(424), 접촉 영역(422), 접촉 영역(410), 및 패드(162)에 의해 연결된다. 도전성 커넥터(424)는 상기 기술된 도전성 커넥터(408)와 유사할 수 있으며, 그 설명은 도전성 커넥터(408 및 424)가 동일할 필요가 없다고 할지라도 본 명세서에서 반복되지 않는다. 일부 실시형태에서, 접촉 면적(422 및 410)은 결합 패드이다. 이 결합 패드(410 및 422)는 설명된 결합 패드(406)와 유사할 수 있으며, 그 설명은 결합 패드(406, 410 및 422)가 동일할 필요가 없다고 할지라도 본 명세서에 반복되지 않는다.
기판(402)의 오목부(404) 내에 패키지(200)를 매립함으로써, 센서(420)의 수 및 센서(420)의 크기가 증가될 수 있다. 이는 패키지 구조의 구성 및 설계에서의 보다 큰 유연성을 허용한다. 예를 들면, 이러한 패키지 구조는 패키지(200)의 면적(예를 들면, 패키지(200)에 의해 덮인 오목부(404)를 포함하는 기판(402)의 상면도에서의 총 표면적)보다 더 큰 총 센서 면적(예를 들면, 센서(420)에 의해 덮인 오목부(404)를 포함하는 기판(402)의 평면도에서 총 표면적)을 허용한다.
도 26, 도 27a 및 27b, 도 28 내지 도 32, 및 도 33a 및 33b는 또 다른 실시형태에 따른 패키지 구조를 형성하는 공정 중 중간 단계의 도면이다. 도 26, 도 27a, 도 28 내지 32, 및 도 33a는 도 27b에 대하여 단면도이고, EEB는 평면도이다. 이 실시형태는 도 1 내지 도 3, 도 4a 및 4b, 도 5 내지 24, 및 도 25a 및 25b의 앞에서 기술된 실시형태와 유사하고, 단 이 실시형태에서 패키지(200)(예를 들면, InFO 패키지(200))가 도전성 커넥터(도 25a에서 408 참조) 대신에 커넥터 부재(도 33a에서 430 참조)에 의해 기판(402)에 전기적으로 연결된다는 점을 예외로 한다. 추가로, 이 실시형태에서, 패키지(200) 내의 관통 비아(112)가 생략될 수 있다. 앞에서 설명된 실시형태의 경우와 유사한 이 실시형태에 대한 세부사항은 본 명세서에서 반복되지 않는다.
도 26에서, 캐리어 기판(100)은 캐리어 기판 위에 있는 릴리즈 층(102)을 이 릴리즈 층(102) 위에 있는 접착제(103)와 함께 포함한다. 그 캐리어 기판(100) 및 릴리즈 층(102)은 앞에 기술되어 있고, 그 설명은 본 명세서에 반복되지 않는다. 접착제(103)는 릴리즈 층(102) 위에 형성되고, 임의의 적합한 접착제, 에폭시, 다이 부착 필름(DAF:die attach film) 등을 가질 수 있다.
도 27a 및 27b에서, 집적 회로 다이(114)가 접착제(103) 위에 배치된다. 도 27b는 도 27a에서의 구조가 도 27b의 라인 A-A를 따라 존재하는 것인 도 27a에서의 구조의 평면도이다. 일부 실시형태에서, 또 다른 접착제(도시되어 있지 않음)는 집적 회로 다이(114)의 이면, 예컨대 각 반도체 웨이퍼(도 4a에서의 116 참조)의 이면에 도포될 수 있다. 그 집적 회로 다이(114)는, 예컨대 소잉(sawing) 및 다이싱(dicing)에 의해, 싱귤레이트될 수 있고, 예를 들면 픽-앤드-플레이스 툴(pick-and-place tool)을 이용하여 배치될 수 있다.
도 27b에 예시된 바와 같이, 4개의 집적 회로 다이들(114)[114-1, 114-2, 114-3, 및 114-4]은 제1 패키지 영역(300) 및 제2 패키지 영역(302)의 각각에 부착되며, 다른 실시형태들에 있어서, 4개 보다 많거나 또는 4개 보다 적은 집적 회로 다이들이 각 영역에 부착될 수도 있다. 또한 도 27b에 예시된 바와 같이, 집적 회로 다이(114)들은 상이한 크기를 가질 수 있고, 다른 실시형태들에 있어서, 집적 회로 다이(114)들은 동일한 크기를 가질 수도 있다. 집적 회로 다이(114)들은 앞에서 설명하였고, 이에 대한 설명은 여기서 반복하지는 않는다.
도 28에 있어서, 밀봉재(130)는 여러 가지 구성요소들 상에 형성된다. 밀봉재(130)는 몰딩 화합물, 에폭시 등일 수도 있으며, 압축 몰딩, 전사 몰딩 등에 의해 적용될 수도 있다. 경화 이후에, 밀봉재(130)는 다이 커넥터(126)들을 노출시키기 위하여 연마 프로세스를 겪을 수 있다. 다이 커넥터(126)들 및 밀봉재(130)의 상부 표면은 연마 프로세스 이후에 동일 평면 상에 있을 수 있다. 일부 실시형태들에 있어서, 연마는, 예컨대 다이 커넥터(126)들이 이미 노출되어 있으면 생략될 수도 있다.
도 29에 있어서, 전방측 재분배 구조체(160)는 집적 회로 다이(114)들 및 밀봉재(130) 위에 형성된다. 전방측 재분재 구조체(160)의 금속화 패턴들(138, 146, 및 154) 및 패드(162)들은 다이 커넥터(126)들을 통하여 집적 회로 다이들(114)에 전기적으로 연결된다. 전방측 재분배 구조체(160)의 형성은 도 6 내지 도 16에서 이전에 설명되었으므로, 그 설명은 여기서 반복하지 않는다.
도 30에 있어서, 캐리어 기판 디본딩은 집적 회로 다이(114) 구조체의 이면측으로부터 예컨대 접착제(103)로부터 캐리어 기판(100)을 분리(디본드)하도록 수행된다. 일부 실시형태들에 따르면, 디본딩은 릴리즈 층(102) 상에 레이저 광 또는 UV 광과 같은 광을 투사하여, 릴리즈 층(102)이 광의 열에 의해 분해되고, 캐리어 기판(100)은 제거될 수 있다. 그 후, 구조체는 뒤집히고, 테이프(170) 상에 배치된다.
도 31에 있어서, 싱귤레이션 프로세스는, 예컨대 인접한 영역들(300 및 302) 사이에 스크라이브 라인 영역들을 따라 쏘잉(184)함으로써 수행된다. 쏘잉(184)은 제2 패키지 영역(302)으로부터 제1 패키지 영역(300)을 싱귤레이트한다. 도 32는 결과적으로 생성된 싱귤레이트된 구조체를 예시한다. 싱귤레이션은 패키지(500)를 형성하고, 이는 싱귤레이트되는 제1 패키지 영역(300) 또는 제2 패키지 영역(302) 중 하나로부터 형성될 수도 있다. 패키지(500)는 또한 InFO 패키지(500)로도 지칭될 수도 있다.
또한 도 32에 있어서, 패키지(500)는 이 패키지(500)가 접착제(103)에 의해 기판(402)에 부착되도록 기판(402)의 오목부(404) 내에 배치된다. 일부 실시형태들에 있어서, 패키지(500)는 예컨대 픽-앤-플레이스 툴을 이용하여 오목부(404) 내에 배치된다. 실시형태에 있어서, 패드(162)들을 포함하는 패키지(500)의 표면은 기판(402)의 표면과 동일한 높이를 가질 수도 있다. 일부 실시형태들에 있어서, 패드(162)들을 포함하는 패키지(500)의 표면은 기판(402)의 표면 위에 또는 그 아래에 있을 수도 있다.
도 33a 및 도 33b에 있어서, 센서(420)는 기판(402) 및 패지(200)에 부착된다. 도 33b는 도 34a의 구조체가 도 33b에 라인 A-A에 따라 절단된 상태에서의 도 33a의 구조체의 평면도이다. 도 33b에 예시된 바와 같이, 패키지(500) 및 기판(402)을 포함하는 구조체에 부착되는 4개의 센서(420)[420-1, 420-2, 420-3, 및 420-4]가 존재하며, 다른 실시형태들에 있어서, 4개 보다 많거나 또는 4개 보다 적은 센서들이 패키지(500) 및 기판(402)을 포함하는 구조체에 부착될 수도 있다. 센서(420) 및 기판(402)은 이전에 설명되었으므로 그 설명은 여기서는 반복하지 않는다.
이 실시형태에서, 패드(162)와 접촉 영역(410)에 의해 패키지(500)를 기판(402)에 연결하는 도전성 요소(430)가 존재한다. 도전성 요소(430)는 패키지(200) 및 센서(420)들을 기판(402)에 전기적으로 연결시킨다.
도 33b에 예시된 바와 같이, 센서(420)들 중 적어도 하나는 패키지(500)와 기판(402)[도면 33b에서의 도면 부호 420-2 및 420-3 및 도 33a에서의 도면 부호 420-2를 참조] 양쪽에 부착될 수 있다. 이러한 센서들은 패키지(500) 및 기판(402)을 “브리지”할 수 있다. 또한, 적어도 하나의 센서(420)는 패키지(200)[420-1 및 420-4 참조]에만 부착될 수 있고, 적어도 하나의 센서는 기판(402)에만 부착될 수 있다.
도전성 요소(430)는, 기판(402)의 접촉 영역(410)에 연결된 일 단부와 패키지(500)의 패드(162)들 중 하나에 연결된 다른 단부를 가진 도전성 와이어, 가요성 회로 등일 수도 있다. 도전성 와이어 본드 실시형태들에 있어서, 도전성 요소(430)는 접촉 영역(410) 상에 볼 본드를 형성함으로써 그리고 패키지(500)의 패드(162) 상에 스티치 본드를 형성함으로써 형성될 수도 있다.
도 34는 다른 실시형태들에 따른 패키지 구조체의 횡단면도이다. 이 실시형태는, 이 실시형태가 패키지(500)에 연결되고 기판(402)의 적어도 일부에 인접하는 구성요소(602)를 포함한다는 점을 제외하고, 도 26, 도 27a-b, 도 28 내지 도 32, 및 도 33a-b의 실시형태와 유사하다. 이전에 설명한 실시형태에 대한 세부사항과 유사한, 이 실시형태에 관한 세부사항은 여기서는 반복하지 않는다.
구성요소(602)는 접촉 영역(622) 및 도전성 커넥터(624)들에 의해 패키지(500)에 연결된다. 접촉 영역(622)들 및 도전성 커넥터(624)들은 각각 접촉 영역(422)들 및 도전성 커넥터(424)들과 유사할 수도 있으며, 전술한 설명들은, 접촉 영역들(422 및 622) 및 도전성 커넥터(424 및 624)가 동일할 필요는 없지만, 여기서는 반복하지 않는다.
실시형태에 있어서, 구성요소(602)는 열전 발전기(종종 열전 발생기 하베스터로 지칭됨)이다. 구성요소(602)가 열전 발전기인 하나의 실시형태에서, 표면들(604A 및 604B) 중 적어도 하나는, 열전 발생기(602)가 사람으로부터의 열을 전기 에너지로 변환하여 디바이스에 전력을 공급하는 것을 도울 수 있도록, 도 34의 패키지 구조체를 포함하는 디바이스(예컨대, 스마트워치)를 착용하는 사람의 피부와 집적 접촉할 수 있다. 예컨대, 이 실시형태에서, 변환된 전기 에너지는 직접 디바이스에 전력을 공급하거나, 이 전기 에너지는 디바이스 내의 배터리(도시되지 않음) 내에 저장될 수 있다. 구성요소(602)가 열전 발전기인 다른 실시형태에 있어서, 적어도 표면(606)은 기판(402)과 접촉하며, 기판(402)은, 사람의 열이 기판(402)을 통하여 열전 발전기(602)의 표면(606)에 전사될 수 있고, 이에 의해 전사된 열이 전기 에너지로 변환되어 디바이스에 전력을 공급하는 것을 도울 수 있도록, 도 34의 패키지 구조체를 포함하는 디바이스를 착용하는 사람의 피부와 직접 접촉할 수 있다.
도 34에 예시된 바와 같이, 구성요소(602)는 패키지(500) 위로 연장되는 높이(H5)를 가지며, 깊이(H6) 만큼 기판(402) 내에 매립될 수도 있다. 일부 실시형태들에 있어서, 높이(H5)는 두께(H1)의 약 25%와 같이, 기판(402)의 두께(H1)의 약 10% 내지 약 40%의 범위 내에 있다. 일부 실시형태들에 있어서, 깊이(H6)는 두께(H1)의 약 25%와 같이, 기판(402)의 두께(H1)의 약 10% 내지 약 40%의 범위 내에 있다.
기판(402)의 오목부(404) 내에 패키지(200)를 매립함으로써, 센서(420)들의 개수 및 센서(420)들의 크기는 증가될 수 있다. 이는 패키지 구조체의 구성 및 설계에서의 유연성을 더 크게 한다. 예컨대, 이러한 패키지 구조체는, 패키지(200)의 면적[예컨대, 패키지(200)에 의해 덮여진 오목부(404)를 포함하는 기판(402)의 평면도에서의 전체 표면적]보다 더 큰 전체 센서 면적[예컨대, 센서(420)에 의해 덮여진 오목부(404)를 포함하는 기판(402)의 평면도에서의 전체 표면적]을 허용한다.
상기의 설명은, 당업자가 본 개시의 양태들을 더 잘 이해할 수 있도록 수 개의 실시형태들의 특징들을 약술한다. 당업자라면, 여기서 소개된 실시형태들과 동일한 목적을 달성하고 및/또는 동일한 이점을 달성하기 위하여 기타의 프로세스 및 구조체를 설계 또는 변경하기 위한 기초로서 본 개시를 용이하게 이용할 수 있다는 것을 이해하여야 한다. 당업자라면, 이러한 등가의 구성들이 본 개시의 사상과 범위로부터 벗어나지 않으며, 당업자가 본 개시의 사상과 범위로부터 벗어나지 않고 본원에서 다양한 변경, 대체, 및 변형을 행할 수 있다는 것을 또한 인식해야 한다.

Claims (10)

  1. 방법에 있어서,
    제1 기판의 오목부(recess) 내에 제1 패키지 - 상기 제1 패키지는 제1 다이를 포함함 - 를 배치하는 단계와,
    상기 제1 패키지와 상기 제1 기판에 제1 센서를 부착하는 단계로서, 상기 제1 센서는 상기 제1 패키지와 상기 제1 기판에 전기적으로 연결되는 것인 상기 제1 센서를 부착하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 제1 센서는, 심박수(heart rate) 모니터, 주변광(ambient light) 센서, 자외선 센서, 주변 온도 센서, 가속도계(accelerometer), 자이로스코프, 자력계, 기압 센서, 산소 측정(oxymetry) 센서, 위성 항법 시스템(global positioning system; GPS) 센서, 피부 도전성 센서, 피부 온도 센서, 혈당 모니터, 또는 이들의 조합을 포함하는 것인 방법.
  3. 제1항에 있어서,
    상기 제1 기판의 상기 오목부 내에 제1 본드(bond) 패드를 형성하는 단계로서, 상기 제1 패키지는 제1 도전성 커넥터를 이용하여 상기 제1 기판의 상기 제1 본드 패드에 전기적으로 연결되는 것인 상기 제1 본드 패드를 형성하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 제1 기판의 제1 표면 상에 제2 본드 패드를 형성하는 단계를 더 포함하며,
    상기 제1 표면은 상기 제1 기판의 오목부의 외부이며, 상기 제1 패키지는 제2 도전성 커넥터를 이용하여 상기 제1 기판의 상기 제2 본드 패드에 전기적으로 연결되는 것인 방법.
  5. 제1항에 있어서,
    상기 제1 패키지에 제2 센서를 부착하는 단계를 더 포함하며,
    상기 제2 센서는 상기 제1 패키지에 전기적으로 연결되는 것인 방법.
  6. 제1항에 있어서,
    상기 제1 패키지를 형성하는 단계를 더 포함하며,
    상기 제1 패키지를 형성하는 단계는,
    상기 제1 다이를 밀봉재(encapsulant)로 적어도 측방에서 밀봉하는 단계와,
    상기 제1 다이 및 상기 밀봉재 위에 제1 재분배(redistribution) 구조체를 형성하는 단계로서, 상기 제1 센서는 상기 제1 재분배 구조체에 전기적으로 연결되는 것인 상기 제1 재분재 구조체를 형성하는 단계를 포함하는 것인 방법.
  7. 제1항에 있어서,
    상기 제1 패키지 및 상기 제1 기판에 열전 발전기(thermoelectric generator)를 부착하는 단계를 더 포함하며,
    상기 열전 발전기는 상기 제1 패키지에 전기적으로 연결되는 것인 방법.
  8. 제1항에 있어서,
    상기 제1 패키지를 형성하는 단계를 더 포함하며,
    상기 제1 패키지를 형성하는 단계는,
    상기 제1 다이 및 제2 다이를 밀봉재로 적어도 측방에서 밀봉하는 단계와,
    상기 제1 다이, 상기 제2 다이, 및 상기 밀봉재 위에 제1 재분배 구조체를 형성하는 단계로서, 상기 제1 센서는 상기 제1 재분배 구조체에 전기적으로 연결되는 것인, 상기 제1 재분배 구조체를 형성하는 단계를 포함하는 것인 방법.
  9. 방법에 있어서,
    제1 패키지를 형성하는 단계로서, 상기 제1 패키지를 형성하는 단계는,
    제1 다이를 밀봉재로 적어도 측방에서 밀봉하는 단계로서, 상기 제1 다이는 활성(active) 측부 및 이면(back) 측부를 가지며, 상기 이면 측부는 상기 활성 측부에 대향하는 것인 상기 제1 다이를 밀봉하는 단계와,
    상기 제1 다이 및 상기 밀봉재 위에 제1 재분배 구조체를 형성하는 단계로서, 상기 제1 재분배 구조체는 상기 제1 다이의 상기 활성 측부에 연결되는 것인 상기 제1 재분배 구조체를 형성하는 단계를 포함하는 것인, 상기 제1 패키지를 형성하는 단계와,
    상기 제1 패키지를 제1 기판에 연결하는 단계로서, 상기 제1 패키지의 적어도 일부는 상기 제1 기판의 오목부 내에서 연장되는 것인 상기 연결하는 단계와,
    상기 제1 패키지와 상기 제1 기판에 제1 센서를 본딩하는 단계로서, 상기 제1 센서는 상기 제1 패키지와 상기 제1 기판에 전기적으로 연결되는 것인 상기 제1 센서를 본딩하는 단계를 포함하는 방법.
  10. 디바이스에 있어서,
    제1 기판의 오목부 내의 제1 패키지로서, 상기 제1 패키지는 제1 다이를 포함하는 것인 상기 제1 패키지와,
    상기 제1 패키지와 상기 제1 기판에 전기적으로 연결된 제1 센서로서, 상기 제1 센서는 상기 제1 기판의 상기 오목부 바로 위에 있는 제1 부분을 그리고 상기 오목부 외부의 상기 제1 기판의 일부 바로 위에 있는 제2 부분을 가지는 것인, 상기 제1 센서를 포함하는 디바이스.
KR1020160000606A 2015-09-18 2016-01-04 패키지 구조체 및 그 형성 방법 KR101843241B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/858,955 US9881850B2 (en) 2015-09-18 2015-09-18 Package structures and method of forming the same
US14/858,955 2015-09-18

Publications (2)

Publication Number Publication Date
KR20170034289A true KR20170034289A (ko) 2017-03-28
KR101843241B1 KR101843241B1 (ko) 2018-03-28

Family

ID=58224468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160000606A KR101843241B1 (ko) 2015-09-18 2016-01-04 패키지 구조체 및 그 형성 방법

Country Status (5)

Country Link
US (3) US9881850B2 (ko)
KR (1) KR101843241B1 (ko)
CN (1) CN106548947B (ko)
DE (1) DE102015117881B4 (ko)
TW (1) TWI622105B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220128587A (ko) * 2021-03-12 2022-09-21 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품
KR20220128586A (ko) * 2021-03-12 2022-09-21 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품
KR20220137537A (ko) * 2021-04-01 2022-10-12 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291973B2 (en) * 2015-05-14 2019-05-14 Knowles Electronics, Llc Sensor device with ingress protection
US10665579B2 (en) * 2016-02-16 2020-05-26 Xilinx, Inc. Chip package assembly with power management integrated circuit and integrated circuit die
US9812381B1 (en) * 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
CN108288616B (zh) 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US11348897B2 (en) * 2017-12-29 2022-05-31 Intel Corporation Microelectronic assemblies
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10825696B2 (en) * 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
DE102020119103A1 (de) 2019-09-19 2021-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Photonische halbleitervorrichtung und herstellungsverfahren
US11715728B2 (en) 2019-09-19 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
TWI835414B (zh) * 2022-11-22 2024-03-11 友達光電股份有限公司 可撓式電子裝置及其製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US7098542B1 (en) * 2003-11-07 2006-08-29 Xilinx, Inc. Multi-chip configuration to connect flip-chips to flip-chips
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
JP2006173279A (ja) 2004-12-14 2006-06-29 Denso Corp 半導体センサ及び半導体センサの製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI332790B (en) 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method
WO2010056359A1 (en) 2008-11-14 2010-05-20 Optoelectronic Systems Consulting, Inc. Miniaturized implantable sensor platform having multiple devices and sub-chips
CN101872757B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
KR20110041313A (ko) * 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법
US8471289B2 (en) * 2009-12-28 2013-06-25 Sanyo Electric Co., Ltd. Semiconductor laser device, optical pickup device and semiconductor device
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9515245B2 (en) * 2010-07-23 2016-12-06 King Abdullah University Of Science And Technology Apparatus, system, and method for on-chip thermoelectricity generation
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9490196B2 (en) * 2011-10-31 2016-11-08 Intel Corporation Multi die package having a die and a spacer layer in a recess
CN104081519B (zh) 2011-12-06 2017-08-15 英特尔公司 半导体芯片堆叠组件
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
TWI462266B (zh) 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR20140113029A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI648563B (zh) * 2013-12-03 2019-01-21 光澄科技股份有限公司 積體模組及其形成方法
US9150404B2 (en) 2013-12-16 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with through molding vias
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
DE102015207857A1 (de) * 2015-04-29 2016-11-03 Robert Bosch Gmbh Thermoelektrische Vorrichtung sowie Herstellungsverfahren derselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220128587A (ko) * 2021-03-12 2022-09-21 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품
KR20220128586A (ko) * 2021-03-12 2022-09-21 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품
KR20220137537A (ko) * 2021-04-01 2022-10-12 상하이 이부 세미컨덕터 컴퍼니 리미티드 반도체 패키지 구조, 방법, 소자 및 전자 제품

Also Published As

Publication number Publication date
US20210183745A1 (en) 2021-06-17
TW201721770A (zh) 2017-06-16
US20170084590A1 (en) 2017-03-23
US9881850B2 (en) 2018-01-30
US20180166364A1 (en) 2018-06-14
DE102015117881A1 (de) 2017-03-23
TWI622105B (zh) 2018-04-21
CN106548947B (zh) 2020-01-14
CN106548947A (zh) 2017-03-29
US11948862B2 (en) 2024-04-02
US10937718B2 (en) 2021-03-02
KR101843241B1 (ko) 2018-03-28
DE102015117881B4 (de) 2020-10-15

Similar Documents

Publication Publication Date Title
KR101843241B1 (ko) 패키지 구조체 및 그 형성 방법
US20230386975A1 (en) Package structure and method of forming the same
US10510734B2 (en) Semiconductor packages having dummy connectors and methods of forming same
US20200343193A1 (en) Semiconductor Package and Method of Forming the Same
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US10103132B2 (en) Semiconductor device and method of manufactures
US10529697B2 (en) Package structure and method of forming the same
US20210143131A1 (en) Device and Method for UBM/RDL Routing
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US9754928B2 (en) SMD, IPD, and/or wire mount in a package
CN109786274B (zh) 半导体器件及其制造方法
US20220359489A1 (en) Semiconductor Devices and Methods of Manufacturing
US11205615B2 (en) Semiconductor device and method of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant