TWI538119B - 封裝裝置及其製作方法 - Google Patents

封裝裝置及其製作方法 Download PDF

Info

Publication number
TWI538119B
TWI538119B TW103104902A TW103104902A TWI538119B TW I538119 B TWI538119 B TW I538119B TW 103104902 A TW103104902 A TW 103104902A TW 103104902 A TW103104902 A TW 103104902A TW I538119 B TWI538119 B TW I538119B
Authority
TW
Taiwan
Prior art keywords
layer
wire
forming
pillar
wire layer
Prior art date
Application number
TW103104902A
Other languages
English (en)
Other versions
TW201532210A (zh
Inventor
周鄂東
胡竹青
許詩濱
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103104902A priority Critical patent/TWI538119B/zh
Priority to US14/505,973 priority patent/US9601402B2/en
Publication of TW201532210A publication Critical patent/TW201532210A/zh
Application granted granted Critical
Publication of TWI538119B publication Critical patent/TWI538119B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

封裝裝置及其製作方法
本發明是有關於一種封裝裝置及其製作方法，特別是有關於一種半導體封裝裝置及其製作方法。
在新一代的電子產品中，不斷追求更輕薄短小，更要求產品具有多功能與高性能，因此，積體電路(Integrated Circuit,IC)必須在有限的區域中容納更多電子元件以達到高密度與微型化之要求，為此電子產業開發新型構裝技術，將電子元件埋入基板中，大幅縮小構裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(Build-Up)增加佈線面積，以符合輕薄短小及多功能的潮流趨勢。
圖1為傳統之玻璃纖維基板封裝結構。玻璃纖維基板封裝結構10包括有玻璃纖維基板100，例如可為玻纖環氧樹脂銅箔基板FR-4型號或FR-5型號，其中玻璃纖維基板100係經由雷射開孔(Laser Via)而形成凹槽110與複數個導通孔120，電子元件130固定在凹槽110中，金屬導電柱140設置在部份之導通孔120中，第一金屬導電層142、144分別設置在玻璃纖維基板100上且與金屬導電柱140電性導通，絕緣層150覆蓋凹槽110、電子元件130及複數個導通孔120，第二金屬導電層146、148設置在絕緣層150之上且與電子元件130及第一金屬導電層142、144電性導通。
然而，上述傳統之玻璃纖維基板封裝結構，其係使用玻璃纖維材質作為基板之成本過於昂貴，並且再反覆利用雷射開孔技術來形成四層金屬層雷射盲埋孔之疊層結構，其中，複數次雷射開孔加工時間較長且製程複雜，四層金屬層之成本亦較高，都會造 成傳統之玻璃纖維基板封裝結構不具產業優勢。
本發明提出一種封裝裝置，其係可使用封膠層(Mold Compound Layer)為無核心基板(Coreless Substrate)之主體材料，並利用電鍍導柱層形成導通孔與預封包互連系統(Mold Interconnect System,MIS)封裝方式於基板製作中順勢將被動元件埋入於基板之內，形成簡單之兩層金屬層內埋被動元件之疊層結構。
本發明提出一種封裝裝置之製作方法，其係可使用較低成本的封膠(Mold Compound)取代昂貴的玻璃纖維基板，並以較低成本的兩層金屬層電鍍導柱層流程取代昂貴的四層金屬層雷射盲埋孔流程，所以加工時間較短且流程簡單。
在一實施例中，本發明提出一種封裝裝置，其包括一第一導線層、一金屬層、一介電層、一導柱層、一黏膠層、一被動元件、一第一封膠層、一第二導線層以及一防焊層。第一導線層具有相對之一第一表面與一第二表面。金屬層設置於第一導線層之第一表面上。介電層設置於第一導線層之部分區域內，其中介電層不露出於第一導線層之第一表面，並且介電層不低於第一導線層之第二表面。導柱層設置於第一導線層之第二表面上，並且與第一導線層形成一凹型結構。黏膠層設置於凹型結構內之第一導線層與介電層上。被動元件設置於凹型結構內之黏膠層上。第一封膠層設置於導柱層之部分區域內，並且包覆被動元件，其中第一封膠層不露出於導柱層之一端。第二導線層設置於第一封膠層、導柱層之一端與被動元件上。防焊層設置於第一封膠層與第二導線層上。
在另一實施例中，本發明提出一種封裝裝置之製作方法，其步驟包括：提供一金屬載板，其具有相對之一第一側面與一第二側面；形成一介電層於金屬載板之第二側面上；形成一第一導線層於金屬載板之第二側面上，其中介電層設置於第一導線層之部分區域內，介電層不低於第一導線層；形成一導柱層於第一導線 層上，其中導柱層與第一導線層形成一凹型結構；形成一黏膠層於凹型結構內之第一導線層與介電層上；提供一被動元件設置於凹型結構內之黏膠層上；形成一第一封膠層包覆介電層、第一導線層、黏膠層、被動元件、導柱層與金屬載板之第二側面；露出導柱層之一端與被動元件；形成一第二導線層於第一封膠層及露出之導柱層之一端與被動元件上；形成一防焊層於第一封膠層與第二導線層上；移除金屬載板之部分區域以形成一窗口，其中第一導線層與介電層從窗口露出。
10‧‧‧玻璃纖維基板封裝結構
100‧‧‧玻璃纖維基板
110‧‧‧凹槽
120‧‧‧導通孔
130‧‧‧電子元件
140‧‧‧金屬導電柱
142、144‧‧‧第一金屬導電層
146、148‧‧‧第二金屬導電層
150‧‧‧絕緣層
20‧‧‧封裝裝置
200‧‧‧第一導線層
202‧‧‧第一表面
204‧‧‧第二表面
210‧‧‧金屬層
220‧‧‧介電層
230‧‧‧導柱層
232‧‧‧凹型結構
234‧‧‧部分區域
236‧‧‧導柱層之一端
240‧‧‧黏膠層
250‧‧‧被動元件
260‧‧‧第一封膠層
270‧‧‧第二導線層
280‧‧‧防焊層
290‧‧‧外接元件
292‧‧‧第二封膠層
294‧‧‧金屬球
30‧‧‧製作方法
步驟S302-步驟S336
300‧‧‧金屬載板
302‧‧‧第一側面
304‧‧‧第二側面
306‧‧‧窗口
310‧‧‧第一光阻層
320‧‧‧第二光阻層
C‧‧‧切割製程
圖1為傳統之玻璃纖維基板封裝結構。
圖2為本發明一實施例之封裝裝置示意圖。
圖3為本發明一實施例之封裝裝置製作方法流程圖。
圖4A至圖4R為本發明一實施例之封裝裝置製作示意圖。
圖2為本發明一實施例之封裝裝置示意圖。封裝裝置20，其包括一第一導線層200、一金屬層210、一介電層220、一導柱層230、一黏膠層240、一被動元件250、一第一封膠層260、一第二導線層270以及一防焊層280。第一導線層200具有相對之一第一表面202與一第二表面204。金屬層210設置於第一導線層200之第一表面202上。介電層220設置於第一導線層200之部分區域內，其中介電層220不露出於第一導線層200之第一表面202，並且介電層220不低於第一導線層200之第二表面204。導柱層230設置於第一導線層200之第二表面204上，並且與第一導線層200形成一凹型結構232。黏膠層240設置於凹型結構232內之第一導線層200與介電層220上。被動元件250設置於凹型結構232內之黏膠層240上。第一封膠層260設置於導柱層230之部分區域234內，並且包覆被動元件250，其中第一封膠層260不露出於導柱層230之一端236。在本實施例中，第一封膠層260設置於導柱層230之全部區域內，但並不以此為限。此外，第一封膠層260係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹 脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之包覆劑，但並不以此為限。第二導線層270設置於第一封膠層260、導柱層230之一端236與被動元件250上。防焊層280設置於第一封膠層260與第二導線層270上。
其中，封裝裝置20更可包括一外接元件290、一第二封膠層292及複數個金屬球294。外接元件290設置並電性連結於第一導線層200之第一表面202上。第二封膠層292設置於外接元件290與第一導線層200之第一表面202上。複數個金屬球294設置於第二導線層270上。在一實施例中，外接元件290係為一主動元件、一被動元件、一半導體晶片或一軟性電路板，但並不以此為限。
圖3為本發明一實施例之封裝裝置製作方法流程圖，圖4A至圖4R為本發明一實施例之封裝裝置製作示意圖。封裝裝置20之製作方法30，其步驟包括：
步驟S302，如圖4A所示，提供一金屬載板300，其具有相對之一第一側面302與一第二側面304。
步驟S304，如圖4B所示，形成一介電層220於金屬載板300之第二側面304上與一第一光阻層310於金屬載板之第一側面302上。在本實施例中，介電層220係應用塗佈製程，再經過微影製程(Photolithography)與蝕刻製程(Etch Process)所形成，第一光阻層310係應用壓合乾膜光阻製程所形成，但並不以此為限。
步驟S306，如圖4C所示，形成一第一導線層200於金屬載板300之第二側面304上，其中介電層220設置於第一導線層200之部分區域內，介電層220不低於第一導線層200。在本實施例中，第一導線層200係應用電鍍(Electrolytic Plating)技術所形成，但並不以此為限。其中第一導線層200可以為圖案化導線層，其包括至少一走線與至少一晶片座，第一導線層200之材質可以為金屬，例如是銅。
步驟S308，如圖4D所示，形成一第二光阻層320於介電層220與第一導線層200上。在本實施例中，第二光阻層320係應 用壓合乾膜光阻製程所形成，但並不以此為限。
步驟S310，如圖4E所示，移除第二光阻層320之部分區域以露出第一導線層200。在本實施例中，移除第二光阻層320之部分區域係應用微影製程(Photolithography)技術所達成，但並不以此為限。
步驟S312，如圖4F所示，形成一導柱層230於第一導線層200上。在本實施例中，導柱層230係應用電鍍(Electrolytic Plating)技術所形成，但並不以此為限。其中，導柱層230包括至少一導電柱，其形成對應於第一導線層200之走線與晶片座上，導柱層230之材質可以為金屬，例如是銅。
步驟S314，如圖4G所示，移除第一光阻層310與第二光阻層320而形成介電層220於金屬載板300之第二側面304上，形成第一導線層200於金屬載板300之第二側面302上，其中介電層220設置於第一導線層200之部分區域內，介電層220不低於第一導線層200，以及形成導柱層230於第一導線層200上，其中導柱層230與第一導線層200形成一凹型結構232。
步驟S316，如圖4H所示，形成一黏膠層240於凹型結構232內之第一導線層200與介電層220上。在本實施例中，黏膠層240係具有絕緣的功效。
步驟S318，如圖4I所示，提供一被動元件250設置於凹型結構232內之黏膠層240上。
步驟S320，如圖4J所示，形成一第一封膠層260包覆介電層220、第一導線層200、黏膠層240、被動元件250、導柱層230與金屬載板300之第二側面304。在本實施例中，第一封膠層260係應用轉注成型(Transfer Molding)之封裝技術所形成，第一封膠層260之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之包覆劑，在高溫和高壓下，以液體狀態包覆介電層220、第一導線層200、黏膠層240、被動元件250與導柱層230，其固化後形成第一封膠層260。第一封膠層260亦可包括適當之填充 劑，例如是粉狀之二氧化矽。
在另一實施例中，亦可應用注射成型(Injection Molding)或壓縮成型(Compression Molding)之封裝技術形成第一封膠層260。
其中，形成第一封膠層260之步驟可包括：提供一包覆劑，其中包覆劑具有樹脂及粉狀之二氧化矽。加熱包覆劑至液體狀態。注入呈液態之包覆劑於金屬載板300之第二側面304上，包覆劑在高溫和高壓下包覆介電層220、第一導線層200、黏膠層240、被動元件250與導柱層230。固化包覆劑，使包覆劑形成第一封膠層260，但形成第一封膠層260之步驟並不以此為限。
步驟S322，如圖4K所示，露出導柱層230之一端236與被動元件250。在本實施例中，露出導柱層230係應用磨削(Grinding)方式移除第一封膠層260之一部分，以露出導柱層230之一端236。較佳但非限定地，導柱層230之一端236與第一封膠層260實質上對齊，例如是共面。在另一實施例中，可在形成第一封膠層260的同時，露出導柱層230之一端236，而無需移除第一封膠層260的任何部分。此外，露出被動元件250之電性接觸端係應用雷射開孔(Laser Via)技術移除，但並不以此為限。
步驟S324，如圖4L所示，形成一第二導線層270於第一封膠層260及露出之導柱層230之一端236與被動元件250之電性接觸端上。在一實施例中，第二導線層270係可應用無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但並不以此為限。其中第二導線層270可以為圖案化導線層，其包括至少一走線，並形成對應於露出之導柱層230之一端236上或被動元件250之電性接觸端上，第二導線層270之材質可以為金屬，例如是銅。
步驟S326，如圖4M所示，形成一防焊層280於第一封膠層260與第二導線層270上，並露出部份之第二導線層270。其中，防焊層280具有絕緣第二導線層270之各走線電性的功效。
步驟S328，如圖4N所示，移除金屬載板300之部分區域以形成一窗口306，其中第一導線層200與介電層220從窗口306 露出。在本實施例中，移除金屬載板300之部分區域係應用微影製程與蝕刻技術所達成，第一導線層200之走線與晶片座亦可從窗口306露出，此外，金屬載板300所留下之部分區域即形成一金屬層210。
步驟S330，如圖4O所示，提供一外接元件290設置並電性連結於第一導線層200之第一表面202上。在一實施例中，外接元件290係為一主動元件、一被動元件、一半導體晶片或一軟性電路板，但並不以此為限。
步驟S332，如圖4P所示，形成一第二封膠層292包覆於外接元件290與第一導線層200之第一表面202上。在本實施例中，第二封膠層292係應用轉注成型(Transfer Molding)之封裝技術所形成，第二封膠層292之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之包覆劑，在高溫和高壓下，以液體狀態包覆外接元件290與第一導線層200之第一表面202上，其固化後形成第二封膠層292。第二封膠層292亦可包括適當之填充劑，例如是粉狀之二氧化矽。
在另一實施例中，亦可應用注射成型(Injection Molding)或壓縮成型(Compression Molding)之封裝技術形成第二封膠層292。
步驟S334，如圖4Q所示，形成複數個金屬球294於第二導線層270上。每一金屬球294之材質可以為金屬，例如是銅。
步驟S336，如圖4R所示，最後再進行切割製程C於第一導線層200、金屬層210、導柱層230、第一封膠層260、第二導線層270或防焊層280等至少其中一層而形成如圖2所示之封裝裝置20。
綜上所述，本發明之封裝裝置20，其係利用第一封膠層為無核心基板之主體材料來取代昂貴的傳統之玻璃纖維基板，傳統製作上係反覆利用雷射開孔技術來形成四層金屬層雷射盲埋孔之疊層結構，然而，複數次雷射開孔加工時間較長且製程複雜，四層金屬層之成本亦較高，因此本發明係以較低成本的兩層金屬層 電鍍導柱層流程，再搭配單次之雷射開孔技術於第二導線層與被動元件之間的盲孔導通，故可用來取代昂貴的傳統之四層金屬層雷射盲埋孔流程，其加工時間較短且流程簡單，可大幅降低製作成本。
此外，本發明之黏膠層係具有絕緣被動元件與第一導線層之間的電性連結，其優點為第一導線層可完全作為外接元件之晶片的直接接觸線路，而被動元件可經由第二導線層導通，其可避免被動元件之接點佔用晶片使用面積，將不利高階高密度產品之設計。
惟以上所述之具體實施例，僅係用於例釋本發明之特點及功效，而非用於限定本發明之可實施範疇，於未脫離本發明上揭之精神與技術範疇下，任何運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。
20‧‧‧封裝裝置
200‧‧‧第一導線層
202‧‧‧第一表面
204‧‧‧第二表面
210‧‧‧金屬層
220‧‧‧介電層
230‧‧‧導柱層
232‧‧‧凹型結構
234‧‧‧部分區域
236‧‧‧導柱層之一端
240‧‧‧黏膠層
250‧‧‧被動元件
260‧‧‧第一封膠層
270‧‧‧第二導線層
280‧‧‧防焊層
290‧‧‧外接元件
292‧‧‧第二封膠層
294‧‧‧金屬球

Claims (6)

  1. 一種封裝裝置之製作方法，其步驟包括：提供一金屬載板，其具有相對之一第一側面與一第二側面；形成一介電層於該金屬載板之該第二側面上；形成一第一導線層於該金屬載板之該第二側面上，其中該介電層設置於該第一導線層之部分區域內，該介電層不低於該第一導線層；形成一導柱層於該第一導線層上，其中該導柱層與該第一導線層形成一凹型結構；形成一黏膠層於該凹型結構內之該第一導線層與該介電層上；提供一被動元件設置於該凹型結構內之該黏膠層上；形成一第一封膠層包覆該介電層、該第一導線層、該黏膠層、該被動元件、該導柱層與該金屬載板之該第二側面；露出該導柱層之一端與該被動元件；形成一第二導線層於該第一封膠層及露出之該導柱層之一端與該被動元件上；形成一防焊層於該第一封膠層與該第二導線層上；以及移除該金屬載板之部分區域以形成一窗口，其中該第一導線層與該介電層從該窗口露出。
  2. 如申請專利範圍第1項所述之製作方法，其更包括：提供一外接元件設置並電性連結於該第一導線層之該第一表面上；形成一第二封膠層包覆於該外接元件與該第一導線層之該第一表面上；及形成複數個金屬球於該第二導線層上。
  3. 如申請專利範圍第1項所述之製造方法，其中形成該導柱層於該第一導線層上之前之步驟包括：形成該介電層於該金屬載板之該第二側面上與一第一光阻層於該金屬載板之該第一側面上； 形成該第一導線層於該金屬載板之該第二側面上，其中該介電層設置於該第一導線層之部分區域內；形成一第二光阻層於該介電層與該第一導線層上；移除該第二光阻層之部分區域以露出該第一導線層；形成一導柱層於該第一導線層上；及移除該第一光阻層與該第二光阻層。
  4. 如申請專利範圍第1項所述之製作方法，其中形成該第一封膠層之步驟包括：提供一包覆劑，其中該包覆劑具有樹脂及粉狀之二氧化矽；加熱該包覆劑至液體狀態；注入呈液態之該包覆劑於該金屬載板之該第二側面上，該包覆劑在高溫和高壓下包覆該介電層、該第一導線層、該被動元件與該導柱層；及固化該包覆劑，使該包覆劑形成該第一封膠層。
  5. 如申請專利範圍第2項所述之製作方法，其中該外接元件係為一主動元件、一被動元件、一半導體晶片或一軟性電路板。
  6. 如申請專利範圍第1項所述之製作方法，其中該第一封膠層係具有有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之包覆劑。
TW103104902A 2014-02-14 2014-02-14 封裝裝置及其製作方法 TWI538119B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103104902A TWI538119B (zh) 2014-02-14 2014-02-14 封裝裝置及其製作方法
US14/505,973 US9601402B2 (en) 2014-02-14 2014-10-03 Package apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103104902A TWI538119B (zh) 2014-02-14 2014-02-14 封裝裝置及其製作方法

Publications (2)

Publication Number Publication Date
TW201532210A TW201532210A (zh) 2015-08-16
TWI538119B true TWI538119B (zh) 2016-06-11

Family

ID=54343190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104902A TWI538119B (zh) 2014-02-14 2014-02-14 封裝裝置及其製作方法

Country Status (1)

Country Link
TW (1) TWI538119B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581375B (zh) * 2016-07-12 2017-05-01 恆勁科技股份有限公司 電子封裝件及其製法
US10872852B2 (en) 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer

Also Published As

Publication number Publication date
TW201532210A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
TWI591762B (zh) 封裝裝置及其製作方法
US8955218B2 (en) Method for fabricating package substrate
TWI474417B (zh) 封裝方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
TWI581690B (zh) 封裝裝置及其製作方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
TWI538127B (zh) 封裝裝置及其製作方法
TW201414371A (zh) 電路板及其製作方法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI506753B (zh) 無芯層封裝結構及其製造方法
TWI642145B (zh) 半導體封裝基板及其製造方法
WO2019007082A1 (zh) 一种芯片封装方法
TWI538119B (zh) 封裝裝置及其製作方法
TWI567888B (zh) 封裝結構及其製法
TWI534963B (zh) 封裝裝置及其製作方法
US9601402B2 (en) Package apparatus and manufacturing method thereof
TW201639089A (zh) 晶片封裝結構的製作方法
TWI573502B (zh) 基板結構及其製作方法
TW201507564A (zh) 電路板及其製作方法
JP6210533B2 (ja) プリント基板およびその製造方法
TWI541960B (zh) 封裝裝置及其製作方法
TWI471984B (zh) 具有內埋式導電線路之電路板及其製造方法
CN104851847B (zh) 封装装置及其制作方法
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법