TW201639089A - 晶片封裝結構的製作方法 - Google Patents

晶片封裝結構的製作方法 Download PDF

Info

Publication number
TW201639089A
TW201639089A TW104113605A TW104113605A TW201639089A TW 201639089 A TW201639089 A TW 201639089A TW 104113605 A TW104113605 A TW 104113605A TW 104113605 A TW104113605 A TW 104113605A TW 201639089 A TW201639089 A TW 201639089A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
chip package
solder
solder resist
Prior art date
Application number
TW104113605A
Other languages
English (en)
Other versions
TWI562293B (en
Inventor
黃昱程
禹龍夏
Original Assignee
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 臻鼎科技股份有限公司 filed Critical 臻鼎科技股份有限公司
Publication of TW201639089A publication Critical patent/TW201639089A/zh
Application granted granted Critical
Publication of TWI562293B publication Critical patent/TWI562293B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

本發明涉及一種晶片封裝基板,其包括:助焊層,第一導電線路層、導電柱與防焊層,所述防焊層包括多個第一開口,所述助焊層與所述第一導電線路層均形成在多個所述第一開口中,所述第一導電線路層形成在所述助焊層的表面,所述導電柱形成於所述第一導電線路層的表面,並向遠離所述第一導電線路層的表面延伸。本發明還提供一種晶片封裝結構及一種晶片封裝結構的製作方法。

Description

晶片封裝基板、晶片封裝結構及其製作方法
本發明涉及一種晶片封裝基板、晶片封裝結構及其製作方法。
晶片封裝基板由於可為晶片提供電連接、保護、支撐、散熱、組裝等功效,在電子產品中得到廣泛的應用。隨著電子產品的輕薄化發展,晶片封裝基板也日益輕薄化。晶片封裝結構包括晶片封裝基板以及設置在晶片封裝基板上的晶片。然而,提供一種輕薄化的晶片封裝基板是本領域的技術人員函待解決的課題。
有鑑於此,有必要提供一種能解決上述問題的晶片封裝基板、晶片封裝結構及其製作方法。
一種晶片封裝基板,其包括:助焊層,第一導電線路層、導電柱與防焊層,所述防焊層包括多個第一開口,所述助焊層與所述第一導電線路層均形成在多個所述第一開口中,所述第一導電線路層形成在所述助焊層的表面,所述導電柱形成於所述第一導電線路層的表面,並向遠離所述第一導電線路層的表面延伸。
一種晶片封裝結構,其包括:晶片封裝基板與晶片;所述晶片封裝基板其包括助焊層,第一導電線路層、導電柱與防焊層,所述防焊層包括多個第一開口,所述助焊層與所述第一導電線路層均形成在多個所述第一開口中,所述第一導電線路層形成在所述助焊層的表面,所述導電柱形成於所述第一導電線路層的表面並向遠離所述第一導電線路層的表面延伸,所述晶片與所述助焊層電性連接。
一種晶片封裝結構的製作方法,包括步驟:
提供雙面覆銅基板,所述雙面覆銅基板包括絕緣層、位於絕緣層相背兩個表面的第一金屬層與第二金屬層;
在所述第一金屬層表面形成防焊層,所述防焊層包括多個第一開口,第一開口裸露出部分所述第一金屬層;
在所述第一開口中形成助焊層,在助焊層表面形成第一導電線路層,在所述第一導電線路層的遠離所述第一金屬層的表面形成導電柱;
在雙面覆銅基板中從第二金屬層向第一金屬層的方向形成第三開口,所述第三開口裸露出部分防焊層與所述第一導電線路層;
在所述助焊層表面設置一晶片,形成所述晶片封裝結構。
與先前技術相比較,本發明提供的晶片封裝基板與晶片封裝結構的製作方法,將第一導電線路層形成在所述防焊層中的第一開口之間,降低了晶片封裝結構的厚度,還有利於導電線路的細線路製作。
圖1是本發明第一實施方式提供的雙面覆銅基板的剖面示意圖 。
圖2是圖1中的在第一金屬層上形成防焊層及在第二金屬層上形成第一阻擋層的剖面示意圖。
圖3是在第一金屬層表面形成金層的剖面示意圖。
圖4是在圖4的基礎上形成鎳層的剖面示意圖。
圖5是在圖5的基礎上形成內層線路層的剖面示意圖。
圖6是在所述防焊層的表面形成第三阻擋層,及在所述第二金屬層表面的所述銅層的表面形成第四阻擋層的剖面示意圖。
圖7是在所述導線線路層的表面形成導電柱的剖面示意圖。
圖8是對圖7形成的所述導電柱進行研磨後的剖面示意圖。
圖9是移除第三阻擋層與第四阻擋層的剖面示意圖。
圖10是在圖9的基礎上形成模塑材料的剖面示意圖。
圖11是對圖10所述的模塑材料進行研磨後的剖面示意圖。
圖12是在所述銅層及所述模塑材料表面形成第四阻擋層的剖面示意圖。
圖13是在圖12的基礎上在所述第二金屬層上形成開口暴露所述金層的剖面示意圖。
圖14是移除所述第四阻擋層的剖面示意圖。
圖15是在圖14的基礎上設置晶片得到的晶片封裝結構的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的晶片封裝基板、晶片封裝結構及其製作方法作進一步的詳細說明。
本技術方案第一實施方式提供的晶片封裝基板100的製作方法,包括步驟:
第一步,請參閱圖1,提供一個雙面覆銅基板10。所述雙面覆銅基板10包括絕緣層11、分別位於絕緣層11相背兩個表面的第一金屬層12與第二金屬層13、及至少一個貫通孔14。所述第一金屬層12與所述第二金屬層13的材質可以為銅、鐵或者黃銅等。在本實施方式中,所述第一金屬層12與所述第二金屬層13的材質為銅。
第二步,請參閱圖2-5,形成第一導電線路層34與第二導電線路層36。其中形成所述第一導電線路層34與第二導電線路層36包括步驟:
首先,對雙面覆銅基板10進行清洗,去除其表面及貫通孔14內壁的污漬,以利於後續步驟的進行。
其次,請參閱圖2,在所述第一金屬層12表面形成防焊層(Solder Mask)21,在第二金屬層13表面形成第一阻擋層22。所述防焊層21通過曝光顯影製程形成多個第一開口210,從而從第一開口210處裸露出部分所述第一金屬層12。所述第一阻擋層22完全覆蓋第二金屬層13。所述防焊層21為防焊綠漆,其厚度為約30um,所述第一阻擋層22為阻焊幹膜(Dry film)。當然,所述第一阻擋層22也可以替換為低黏性(即容易去除)的覆蓋膜、膠帶等遮擋物。
再其次,請一併參閱圖3-4,在所述第一開口210露出的第一金屬層12上鍍上助焊層31。該助焊層31選自電鍍鎳層、電鍍金層、無電鍍鎳化金層(electroless Ni/Au)、浸鍍銀(immersion silver)、浸鍍錫(immersion tin)。在本實施方式中,所述助焊層31包括電鍍金層32與電鍍鎳層33,所述金層32位於所述第一金屬層12的表面,所述鎳層33位於所述金層32的表面。所述金層32的厚度約為0.3um。
緊接著,請參閱圖5,去掉所述第一阻擋層22,在所述貫通孔14的孔壁、所述鎳層33的表面、及所述第二金屬層13的表面電鍍一層銅層,位於鎳層33表面的銅層形成所述的第一導電線路層34,所述第二金屬層13表面的銅層35及所述第二金屬層13共同形成第二導電線路層36,所述第二導電線路層36用於後續實現晶片封裝結構的增層。其中,所述第一導電線路層34與所述防焊層21保持平齊。此步驟實現了將第一導電線路層34形成在了防焊層21所形成的第一開口210中。由於本發明中的防焊層21指的是防焊綠漆,且由於防焊綠漆材料的分子較小,分子間的間隙小於10um, 將第一導電線路層34嵌設置於防焊層21的第一開口中,從而也可以使第一導電線路層34的導電線路的粗細降到10um,也即有利於細線路的製作。所述貫通孔14的內壁被電鍍銅層,用於實現絕緣層11相背兩個表面的第一金屬層12與第二金屬層13的電性導通。
在本實施方式中,由於所述第一金屬層12及第二金屬層13覆蓋於所述絕緣層11的整個表面,所以所述第一金屬層12及第二金屬層13可以作為電流傳導的路徑,所以助焊層31以及在所述助焊層31之上電鍍的第一導電線路層34與第二導電線路層36均可以利用無電鍍導線(Bussless)電鍍的方式形成,也即無需額外設置電鍍導線就可以實現電鍍助焊層31與第一導電線路層34。
第三步,請參閱圖6-9,在所述第一導電線路層34的表面形成多個導電柱44。其中形成所述導電柱44包括步驟:
首先,請參閱圖6,在所述防焊層21的表面及部分所述第一導電線路層34的表面形成第二阻擋層41,及在所述第二導電線路層36的表面形成第三阻擋層42。本實施例中,所述第二阻擋層41及所述第三阻擋層42均為幹膜。在本實施方式中,所述第二阻擋層41經過曝光顯影處理形成多個第二開口410,所述第二開口410暴露部分所述第一導電線路層34。
其次,請參閱圖7,在從所述第二開口410裸露出的所述第一導電線路層34上電鍍形成所述導電柱44。所述導電柱44遠離與所述第一導電線路層34的一端凸出於所述第二阻擋層41所述導電柱44的直徑約為150um, 長度約為90um。
然後,請參閱圖8,對所述導電柱44進行研磨,使所述導電柱44遠離所述第一導電線路層34的端面保持齊平以利於後續與其它電路板進行連接或者在導電柱44的表面實現增層。當然,這一步不是必須,也可以再後續形成模塑材料45之後再進行對所述導電柱44進行研磨。
最後,請參閱圖9,移除所述防焊層21及所述第一導電線路層34表面的所述第二阻擋層41與第二導電線路層36表面的所述第三阻擋層42。
第四步,請參閱圖10,在所述第一導電線路層34的表面形成模塑材料(Molding material)45,得到一個晶片承載單元50,所述模塑材料45包覆所述第一導電線路層34與所述導電柱44。
請參閱圖11,形成所述模塑材料45後還包括研磨所述模塑材料45,使所述模塑材料45遠離所述第一導電線路層34的表面與所述導電柱44遠離所述第一導電線路層34的表面保持齊平,以露出所述導電柱44,暴露出所述模塑材料45中的所述導電柱44用於增層或者焊接其他電路板。所述模塑材料45的熱膨脹係數與後續需要封裝的晶片70的熱膨脹係數相當。在本實施方式中,所述模塑材料45為環氧樹脂,其熱膨脹係數CTE的值約為3~6ppm/℃,且是通過成型(Molding)的方式形成模塑材料45的,比如,可以預先製作模穴,所述模穴的結構與所述導電柱44的結構互補,然後將第三步驟最終(移除所述第二阻擋層41與所述第三阻擋層42後的結構)形成的結構放入所述模穴中,以模流的方式將成型材料流入並填滿所述模穴,使所述成型材料包覆所述第一導電線路層34與所述導電柱44,待所述成型材料乾燥後進行脫模,所述模塑材料45即可以包覆所述導電柱44。
第五步,請參閱圖12-13,在所述晶片承載單元50上、從第二導電線路層36沿靠近所述防焊層21開設形成一個第三開口51,所述第三開口51暴露出所述金層32及部分所述防焊層21。其中,形成所述第三開口51的方法包括:
首先,請參閱圖12,分別在所述第二導電線路層36與所述模塑材料45的表面形成第四阻擋層61,所述第四阻擋層61為感光幹膜。
其次,請參閱圖13,蝕刻去掉未被所述第四阻擋層61覆蓋的部分銅層35、第二金屬層13、鐳射切割去掉所述絕緣層11、及蝕刻去掉所述第一金屬層12從而形成所述第三開口51,此時所述第三開口51暴露出所述金層32及部分所述防焊層21。
請參閱圖14,去掉所述第四阻擋層61,從而得到晶片封裝基板100。在本實施方式中,去掉所述第四阻擋層61後還包括對所述金層32表面進行清潔處理與表面處理,以及在所述導電柱44表面生成一層有機保焊膜(圖未示)(Organic Solderability Preservatives,OSP)。
第六步,請參閱圖15,通過打線結合技術、表面貼裝技術或者覆晶封裝技術將所述晶片70構裝於在所述晶片封裝基板100的暴露於第三開口51的位置處從而形成晶片封裝結構200。晶片70可以包括記憶體晶片、邏輯晶片或者數位晶片。其中,此晶片封裝基板100的第二導電線路層36用於實現晶片封裝結構的線路增層。
本實施例中,所述晶片70的熱膨脹係數(Coefficient of thermal expansion, CTE)約為2.6ppm/℃。也即本案中成型材料的熱膨脹係數與晶片的熱膨脹係數相當,從而可以防止晶片翹曲。
在本實施方式中,所述晶片70通過覆晶封裝技術(Flip Chip Technology)構裝於所述助焊層31的表面,具體地,晶片70的其中一個表面是通過焊球71焊接於所述金層32表面,另一表面通過鍵合導線72與所述金層32電性連接(wire bonding, 打線結合技術),從而實現晶片70與晶片封裝基板100的信號傳輸。所述晶片70與所述金層32之間還灌注有封裝膠體73,更好地保證所述晶片70與所述晶片封裝基板100封裝後的穩定性。具體地,可通過模制(molding)技術在所述第三開口51處設置封裝膠體73,以獲得所述封裝基板100。在本實施方式中,位於第三開口51中的封裝膠體73與位於第二金屬層13表面的銅層35的表面保持齊平。
請再次參閱圖15,本發明還提供一種通過上述晶片封裝結構製作方法製成的晶片封裝結構200。所述晶片封裝結構200包括:晶片封裝基板100與晶片70。
所述晶片封裝基板100包括防焊層21、助焊層31、第一導電線路層 34、導電柱44、模塑材料45、與線路基板101。
所述線路基板101包括:第一金屬層12、位於所述第一金屬層12表面的絕緣層11、位於絕緣層11表面的的第二導電線路層36。所述絕緣層11中設置有導電孔15,所述導電孔15用於導通第一金屬層12與第二金屬層13。所述第二導電線路層36包括位於絕緣層11表面的第二金屬層13與位於第二金屬層13表面的銅層35。
所述防焊層21形成在所述第一金屬層12的表面。所述防焊層21包括多個第一開口210,所述助焊層31與所述第一導電線路層34均形成於所述第一開口210中,所述助焊層31包括金層32與鎳層33,所述助焊層31先於所述第一導電線路層34形成,所述鎳層33形成在所述金層32的表面,所述第一導電線路層34形成在所述鎳層33的表面。所述線路基板101包括一個第三開口51,該第三開口51暴露部分所述防焊層21與所述金層32。
所述防焊層21包括一底面211以及與底面相背的上表面212。所述第一導電線路層34與所述底面211齊平,所述金層32遠離所述第一導電線路層34的表面與所述上表面212齊平。
所述導電柱44形成於所述第一導電線路層34的表面並向遠離所述第一導電線路層34的表面延伸,所述模塑材料45形成於所述防焊層21的底面211且覆蓋部分所述第一導電線路層34與導電柱44,所述導電柱44遠離所述第一導電線路層34的表面與所述模塑材料45相齊平。
所述晶片70設置在所述第三開口51的位置處。所述晶片70通過所述焊球71與所述晶片封裝基板100固定連接,另外,本實施方式中,在所述晶片70遠離所述金層32的表面還設置有導線72,所述導線72的兩端分別連接所述晶片70與所述金層32,從而實現晶片70與晶片封裝基板100的信號傳輸。所述晶片70與所述金層32之間還灌注有封裝膠體73,更好地保證所述晶片70與所述晶片封裝基板100封裝後之間的穩定性。
在本實施方式中,將晶片70設置完成後還包括對第三開口51的位置填充封裝膠體73,使封裝膠體73包覆該鍵合導線72、晶片70及晶片封裝基板100的外露的防焊層21和助焊層31表面的有機保焊膜,從而將晶片70內嵌於線路基板101所形成的第三開口51中。本實施例中,該封裝膠體73為黑膠或者環氧模塑膠(epoxy molding compound)。
綜上所述,本發明提供的晶片封裝結構與晶片封裝結構的製作方法,將第一導電線路層形成在所述防焊層中的第一開口之間,降低了晶片封裝結構的厚度,還有利於導電線路的細線路製作。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100‧‧‧晶片封裝基板
10‧‧‧雙面覆銅基板
11‧‧‧絕緣層
12‧‧‧第一金屬層
13‧‧‧第二金屬層
14‧‧‧貫通孔
21‧‧‧防焊層
22‧‧‧第一阻擋層
210‧‧‧第一開口
31‧‧‧助焊層
32‧‧‧金層
33‧‧‧鎳層
35‧‧‧銅層
34‧‧‧第一導電線路層
36‧‧‧第二導電線路層
44‧‧‧導電柱
41‧‧‧第二阻擋層
42‧‧‧第三阻擋層
410‧‧‧第二開口
50‧‧‧晶片承載單元
45‧‧‧模塑材料
51‧‧‧第三開口
61‧‧‧第四阻擋層
70‧‧‧晶片
71‧‧‧焊球
72‧‧‧導線
200‧‧‧晶片封裝結構
211‧‧‧底面
212‧‧‧上表面
15‧‧‧導電孔
101‧‧‧線路基板
73‧‧‧封裝膠體
100‧‧‧晶片封裝結構
11‧‧‧絕緣層
12‧‧‧第一金屬層
13‧‧‧第二金屬層
21‧‧‧防焊層
210‧‧‧第一開口
31‧‧‧助焊層
32‧‧‧金層
33‧‧‧鎳層
35‧‧‧銅層
34‧‧‧第一導電線路層
36‧‧‧第二導電線路層
44‧‧‧導電柱
51‧‧‧第三開口
15‧‧‧導電孔
45‧‧‧模塑材料

Claims (13)

  1. 一種晶片封裝基板,其包括:助焊層,第一導電線路層、導電柱與防焊層,所述防焊層包括多個第一開口,所述助焊層與所述第一導電線路層均形成在多個所述第一開口中,所述第一導電線路層形成在所述助焊層的表面,所述導電柱形成於所述第一導電線路層的表面,並向遠離所述第一導電線路層的表面延伸。
  2. 如請求項1所述的晶片封裝基板,其中,所述晶片封裝基板還包括模塑材料,所述模塑材料覆蓋部分所述第一導電線路層且包覆所述導電柱,所述導電柱遠離所述第一導電線路層的表面的與所述模塑材料相齊平。
  3. 如請求項2所述的晶片封裝基板,其中,所述封裝基板還包括線路基板,所述線路基板包括位於防焊層表面的第一金屬層,位於第一金屬層表面的絕緣層以及第二導電線路層,所述絕緣層中設置有導電孔,所述導電孔導通第一金屬層與第二導電線路層,所述線路基板包括一個第三開口,所述第三開口暴露所述助焊層與部分所述防焊層,所述第三開口的位置設置晶片。
  4. 如請求項3所述的晶片封裝基板,其中,所述助焊層包括金層與鎳層,所述第三開口暴露所述金層與部分所述防焊層,所述第一導電線路層形成在所述鎳層的表面。
  5. 一種晶片封裝結構,其包括:晶片封裝基板與晶片;所述晶片封裝基板其包括助焊層,第一導電線路層、導電柱與防焊層,所述防焊層包括多個第一開口,所述助焊層與所述第一導電線路層均形成在多個所述第一開口中,所述第一導電線路層形成在所述助焊層的表面,所述導電柱形成於所述第一導電線路層的表面並向遠離所述第一導電線路層的表面延伸,所述晶片與所述助焊層電性連接。
  6. 如請求項5所述的晶片封裝結構,其中,所述晶片封裝基板還包括模塑材料,所述模塑材料形覆蓋部分所述第一導電線路層且包覆所述導電柱,所述導電柱遠離所述第一導電線路層的表面的與所述模塑材料相齊平。
  7. 如請求項6所述的晶片封裝結構,其中,所述模塑材料的熱膨脹係數與所述晶片的熱膨脹係數相接近。
  8. 如請求項6所述的晶片封裝結構,其中,所述封裝基板還包括線路基板,所述線路基板包括位於防焊層表面的第一金屬層,位於第一金屬層表面的絕緣層以及第二導電線路層,所述絕緣層中設置有導電孔,所述導電孔導通第一金屬層與第二導電線路層,所述線路基板包括一個第三開口,所述第三開口暴露部分所述助焊層與部分所述防焊層,所述晶片收容於所述第三開口。
  9. 一種晶片封裝結構的製作方法,包括步驟:
    提供雙面覆銅基板,所述雙面覆銅基板包括絕緣層、位於絕緣層相背兩個表面的第一金屬層與第二金屬層;
    在所述第一金屬層表面形成防焊層,所述防焊層包括多個第一開口,第一開口裸露出部分所述第一金屬層;
    在所述第一開口中形成助焊層,在助焊層表面形成第一導電線路層,在所述第一導電線路層的遠離所述第一金屬層的表面形成導電柱;
    在雙面覆銅基板中從第二金屬層向第一金屬層的方向形成第三開口,所述第三開口裸露出部分防焊層與所述助焊層;
    在所述第三開口內容置一芯片,並使所述芯片電連接所述助焊層,形成所述晶片封裝結構。
  10. 如請求項9所述的晶片封裝結構的製作方法,其中,在形成晶片之前還包括在所述防焊層的表面上形成模塑材料,所述模塑材料包覆所述第一導電線路層與所述導電柱,所述導電柱遠離所述第一導電線路層的表面與所述模塑材料遠離所述導電線路層的表面相齊平。
  11. 如請求項9所述的晶片封裝結構的製作方法,其中,所述助焊層括鎳層與金層,所述金層先於所述鎳層形成,所述第一導電線路層形成在所述鎳層的表面,所述晶片設置在所述金層表面。
  12. 如請求項9所述的晶片封裝結構的製作方法,其中,形成所述導電柱包括步驟:
    在所述第一導電線路層的表面與防焊層的表面形成第二阻擋層與第三阻擋層,對所述第二阻擋層進行曝光顯影,使第二組當成形成多個第二開口,所述第二開口暴露部分所述第一導電線路層;
    對從所述第二開口露出的所述第一導電線路層上進行電鍍形成導電柱;
    移除所述第三阻擋層與第四阻擋層。
  13. 如請求項9所述的晶片封裝結構的製作方法,其中,形成所述模塑材料包括步驟:
    製作模穴,所述模穴的結構與所述導電柱的結構互補;
    將形成導電柱後的載體放入所述模穴中;
    以模流的方式將成型材料流入並填滿所述模穴,使成型材料包覆所述第一導電線路層與所述導電柱,待所述成型材料乾燥後進行脫模,所述模塑材料即包覆所述第一導電線路層與所述導電柱。
TW104113605A 2015-04-24 2015-04-28 Manufacturing method of chip packaging structure TWI562293B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510200591.1A CN106298692B (zh) 2015-04-24 2015-04-24 芯片封装结构的制作方法

Publications (2)

Publication Number Publication Date
TW201639089A true TW201639089A (zh) 2016-11-01
TWI562293B TWI562293B (en) 2016-12-11

Family

ID=57630681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113605A TWI562293B (en) 2015-04-24 2015-04-28 Manufacturing method of chip packaging structure

Country Status (2)

Country Link
CN (1) CN106298692B (zh)
TW (1) TWI562293B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461405B (zh) * 2017-02-21 2020-04-10 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN107863325A (zh) * 2017-02-27 2018-03-30 西安华羿微电子股份有限公司 大功率mosfet的扇出形封装结构及其制造工艺
CN109935521B (zh) * 2019-01-30 2022-03-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW412851B (en) * 1999-05-31 2000-11-21 Siliconware Precision Industries Co Ltd Method for manufacturing BGA package having encapsulation for encapsulating a die
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
CN102136459B (zh) * 2010-01-25 2014-02-26 矽品精密工业股份有限公司 封装结构及其制法
TWI503935B (zh) * 2011-10-17 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法

Also Published As

Publication number Publication date
TWI562293B (en) 2016-12-11
CN106298692A (zh) 2017-01-04
CN106298692B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
TWI474450B (zh) 封裝載板及其製作方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の3dパッケージ構造
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
TWI597811B (zh) 晶片封裝方法及晶片封裝結構
KR20170009128A (ko) 회로 기판 및 그 제조 방법
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
CN103021890B (zh) 一种qfn封装器件的制造方法
JP2014033169A (ja) プリント回路基板の製造方法
JP2012114173A (ja) 半導体装置の製造方法及び半導体装置
TW201618261A (zh) 電子元件封裝結構及製作方法
TW201639089A (zh) 晶片封裝結構的製作方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI624011B (zh) 封裝結構及其製法
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
TWI566330B (zh) 電子封裝結構之製法
TWI569368B (zh) 封裝基板、包含該封裝基板的封裝結構及其製作方法
TWI503941B (zh) 晶片封裝基板及其製作方法
TW201532210A (zh) 封裝裝置及其製作方法
JP2015018934A (ja) プリント基板およびその製造方法