CN105226043A - 封装装置及其制作方法 - Google Patents

封装装置及其制作方法 Download PDF

Info

Publication number
CN105226043A
CN105226043A CN201410288574.3A CN201410288574A CN105226043A CN 105226043 A CN105226043 A CN 105226043A CN 201410288574 A CN201410288574 A CN 201410288574A CN 105226043 A CN105226043 A CN 105226043A
Authority
CN
China
Prior art keywords
conductor layer
layer
conductive
conductive posts
dielectric materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410288574.3A
Other languages
English (en)
Other versions
CN105226043B (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Priority to CN201811203567.3A priority Critical patent/CN109065460B/zh
Publication of CN105226043A publication Critical patent/CN105226043A/zh
Application granted granted Critical
Publication of CN105226043B publication Critical patent/CN105226043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0333—Organic insulating material consisting of one material containing S
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。

Description

封装装置及其制作方法
技术领域
本发明是有关于一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
背景技术
在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(IntegratedCircuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件嵌入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。
集成电路(IntegratedCircuit,IC)的封装技术在高阶技术的需求下，绝大部分的高阶芯片皆采用倒装芯片(FlipChip,FC)形成，特别是在一种芯片尺寸封装(ChipScalePackage,CSP)为目前集成电路基板适用在封装方式的主流产品，其主要应用于智能手机、平板、网通、笔记本电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的承载板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。
公知的无芯基板(CorelessSubstrate)技术可以摆脱传统基板必须使用BT树脂基覆铜板(BismaleimideTriazine,BT)或FR-5基板作为核心的限制，进而达到基板材料成本缩减、降低基板使用层数或提升基板I/O密度。而公知的无芯基板最主要可分为模制互连基板(MoldedInterconnectionSubstrate,MIS)与嵌入式图案电镀(EmbeddedPatternPlating,EPP)二大类。
图1为公知的铸模化合物基板结构示意图，其为模制互连基板的无芯基板结构。铸模化合物基板结构10，其包括有第一导电柱层100、金属层110、第二导电柱层120、铸模化合物层(MoldingCompoundLayer)130、介电材料层(DielectricMaterialLayer)140、第三导电柱层150及防焊层160。第一导电柱层100具有相对的上表面与下表面，金属层110设置在第一导电柱层的下表面上，第二导电柱层120设置在第一导电柱层100的上表面上。铸模化合物层130设置在第一导电柱层100与第二导电柱层120的部份区域内。介电材料层140设置在铸模化合物层130上，第三导电柱层150设置在第二导电柱层120、铸模化合物层130与介电材料层140上，防焊层160设置在介电材料层140与第二导电柱层150上。
然而，上述公知的铸模化合物基板结构依旧具有以下缺点:(1)关于细线路设计必须还要使用介电材料层140来增加铸模化合物层130与各导电柱层之间的结合力，如此将造成制造工艺繁复且成本提高。(2)当防焊层160设置在介电材料层140与第三导电柱层150上时，亦即在球栅阵列(BallGridArray,BGA)封装工艺中，球栅阵列开口的解析度与防焊层160的膜层厚度均匀性也都会严重影响后段封装工艺的可靠度。
图2为公知的嵌入式图案电镀封装结构，其为无芯基板结构。嵌入式图案电镀封装结构20，其包括有第一导电柱层200、第二导电柱层210、介电材料层(DielectricMatetrialLayer)220、第三导电柱层230、第一防焊层240、第二防焊层250、第一电极层260及第二电极层270。第一导电柱层200具有相对的上表面与下表面，第二导电柱层210设置在第一导电柱层200的上表面上。介电材料层220设置在第一导电柱层200与第二导电柱层210的部份区域内。第三导电柱层230设置在第二导电柱层210与介电材料层220上，第一防焊层240设置在第一导电柱层200与介电材料层220上，第二防焊层250设置在第三导电柱层230与介电材料层220上。第一电极层260设置在第一导电柱层200的下表面上，第二电极层270设置在第三导电柱层230上。
同理，上述公知的嵌入式图案电镀封装结构依旧具有以下缺点，当第一防焊层240设置在第一导电柱层200与介电材料层220上及第二防焊层250设置在第三导电柱层230与介电材料层220上时。亦即在球栅阵列(BallGridArray,BGA)封装工艺中，球栅阵列开口的解析度与第一防焊层240、第二防焊层250的膜层厚度均匀性也都会严重影响后段封装工艺的可靠度。
发明内容
本发明提出一种封装装置及其制作方法，其可直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
本发明提出一种封装装置及其制作方法，其可直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图案电镀封装结构的防焊层，故可避免再使用防焊层的工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
在本发明一实施例中提出一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。
在本发明一实施例中提出一种封装装置，其中第一导线层的第一表面可高、低或同平面于介电材料层，其可再搭配技术特征差异在于第二导电柱层可高、低或同平面于第一铸模化合物层。
在本发明一实施例中提出一种封装装置，其中介电材料层可完全包覆或部分包覆第一导线层的表壁，第一铸模化合物层可完全包覆或部分包覆第二导电柱层的表壁。
在本发明一实施例中提出一种封装装置的制作方法，其步骤包括:提供金属承载板，其具有相对的一第一表面与一第二表面；形成一第一导线层于该金属承载板的该第一表面上；形成一第一导电柱层于该第一导线层上；形成一介电材料层包覆该第一导线层、该第一导电柱层并位于该金属承载板的该第一表面上，其中该第一导线层与该第一导电柱层嵌设于该介电材料层内；露出该第一导电柱层；形成一第二导线层于该第一导电柱层与该介电材料层上；形成一第二导电柱层于该第二导线层上；形成一第一铸模化合物层包覆该第二导线层、该第二导电柱层并位于该介电材料层上，其中该第二导线层与该第二导电柱层嵌设于该第一铸模化合物层内；露出该第二导电柱层；移除该金属承载板。
在本发明另一实施例中提出一种封装装置，包括一第一导线层、一介电材料层、一第一导电柱层、一第二导线层以及第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面，其中第一导线层嵌设于介电材料层内。第一导电柱层设置于第一导线层与介电材料层上。第二导线层设置于第一导电柱层上，其中第一导电柱层与第二导线层嵌设于第一铸模化合物层内。
在本发明另一实施例中提出一种封装装置的制作方法，其步骤包括:提供一金属承载板，其具有相对的一第一表面与一第二表面；形成一第一导线层于金属承载板的第一表面上；形成一介电材料层包覆第一导线层并位于金属承载板的第一表面上，其中第一导线层嵌设于介电材料层内；露出第一导线层；形成一第一导电柱层于第一导线层与介电材料层上；形成一第二导线层于第一导电柱层上；形成一第一铸模化合物层包覆第一导电柱层、第二导线层并位于介电材料层上，其中第一导电柱层与第二导线层嵌设于第一铸模化合物层内；露出第二导线层；移除金属承载板。
附图说明
图1为公知的铸模化合物基板结构示意图；
图2为公知的嵌入式图形电镀封装结构示意图；
图3A为本发明第一实施例的封装装置示意图；
图3B为本发明第二实施例的封装装置示意图；
图3C为本发明第三实施例的封装装置示意图；
图3D为本发明第四实施例的封装装置示意图；
图3E为本发明第五实施例的封装装置示意图；
图3F为本发明第六实施例的封装装置示意图；
图3G为本发明第七实施例的封装装置示意图；
图3H为本发明第八实施例的封装装置示意图；
图4A为本发明第九实施例的封装装置示意图；
图4B为本发明第十实施例的封装装置示意图；
图4C为本发明第十一实施例的封装装置示意图；
图4D为本发明第十二实施例的封装装置示意图；
图4E为本发明第十三实施例的封装装置示意图；
图4F为本发明第十四实施例的封装装置示意图；
图4G为本发明第十五实施例的封装装置示意图；
图4H为本发明第十六实施例的封装装置示意图；
图5A为本发明第十七实施例的封装装置示意图；
图5B为本发明第十八实施例的封装装置示意图；
图5C为本发明第十九实施例的封装装置示意图；
图5D为本发明第二十实施例的封装装置示意图；
图5E为本发明第二十一实施例的封装装置示意图；
图5F为本发明第二十二实施例的封装装置示意图；
图5G为本发明第二十三实施例的封装装置示意图；
图5H为本发明第二十四实施例的封装装置示意图；
图6A为本发明第二十五实施例的封装装置示意图；
图6B为本发明第二十六实施例的封装装置示意图；
图6C为本发明第二十七实施例的封装装置示意图；
图6D为本发明第二十八实施例的封装装置示意图；
图6E为本发明第二十九实施例的封装装置示意图；
图6F为本发明第三十实施例的封装装置示意图；
图6G为本发明第三十一实施例的封装装置示意图；
图6H为本发明第三十二实施例的封装装置示意图；
图7A为本发明第三十三实施例的封装装置示意图；
图7B为本发明第三十四实施例的封装装置示意图；
图7C为本发明第三十五实施例的封装装置示意图；
图7D为本发明第三十六实施例的封装装置示意图；
图7E为本发明第三十七实施例的封装装置示意图；
图7F为本发明第三十八实施例的封装装置示意图；
图7G为本发明第三十九实施例的封装装置示意图；
图7H为本发明第四十实施例的封装装置示意图；
图8A为本发明第四十一实施例的封装装置示意图；
图8B为本发明第四十二实施例的封装装置示意图；
图8C为本发明第四十三实施例的封装装置示意图；
图8D为本发明第四十四实施例的封装装置示意图；
图8E为本发明第四十五实施例的封装装置示意图；
图8F为本发明第四十六实施例的封装装置示意图；
图8G为本发明第四十七实施例的封装装置示意图；
图8H为本发明第四十八实施例的封装装置示意图；
图9为本发明第一实施例的后段封装装置示意图；
图10为本发明第一实施例的封装装置制作方法流程图；
图11A至图11N为本发明第一实施例的封装装置制作示意图；
图12A为本发明第一实施例的另一后段封装装置示意图；
图12B为本发明第一实施例的又一后段封装装置示意图；
图13A为本发明第十实施例的后段封装装置示意图；
图13B为本发明第二十八实施例的后段封装装置示意图；
图14为本发明第四十九实施例的封装装置示意图；
图15为本发明第四十九实施例的后段封装装置示意图；
图16为本发明第四十九实施例的封装装置制作方法流程图；
图17A至图17M为本发明第四十九实施例的封装装置制作示意图。
附图标记说明：10-铸模化合物基板结构；100-第一导电柱层；110-金属层；120-第二导电柱层；130-铸模化合物层；140-介电材料层；150-第三导电柱层；160-防焊层；20-嵌入式图案电镀封装结构；200-第一导电柱层；210-第二导电柱层；220-介电材料层；230-第三导电柱层；240-第一防焊层；250-第二防焊层；260-第一电极层；270-第二电极层；30A、30B、30C、30D、30E、30F、30G、30H-封装装置；40A、40B、40C、40D、40E、40F、40G、40H-封装装置；50A、50B、50C、50D、50E、50F、50G、50H-封装装置；60A、60B、60C、60D、60E、60F、60G、60H-封装装置；70A、70B、70C、70D、70E、70F、70G、70H-封装装置；80A、80B、80C、80D、80E、80F、80G、80H-封装装置；30A’-封装装置；90A、90A’-封装装置；300、300A、300’-第一导线层；302、302A、302’-第一导线层的第一表面；304、304A、304’-第一导线层的第二表面；310-第一导电柱层；310’-第二导线层；310A-第一导电柱层；310B-第二导线层；310C-第二导电柱层；320、320A-介电材料层；330-第二导线层；330’-第一导电柱层；330A-第三导线层；332’-第一导电柱层的第一表面；340-第二导电柱层；340A-第三导电柱层；342-第二导电柱层的第一表面；350-第一铸模化合物层；360-防焊层；370-第一外接元件；372、374-外接元件；380-第二铸模化合物层；390-第一导电元件；400-第二外接元件；步骤S1102-步骤S1128；步骤S1702-步骤S1726；500-金属承载板；502-金属承载板的第一表面；504-金属承载板的第二表面。
具体实施方式
以下是实施例及其试验数据等，但本发明的内容并不局限于这些实施例的范围。
图3A为本发明第一实施例的封装装置示意图。封装装置30A，其包括一第一导线层300、一第一导电柱层310、一介电材料层320、一第二导线层330、一第二导电柱层340以及一第一铸模化合物层350。第一导线层300具有相对的一第一表面302与一第二表面304，在一实施例中，第一导线层300可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310设置于第一导线层300的第一表面302上，其中第一导线层300与第一导电柱层310嵌设于介电材料层320内。此外，介电材料层320可为一热固型材质或一感光型材质，其成分可为一树脂材质、一氮化硅材质或一氧化硅材质，但不以此为限。
第二导线层330设置于第一导电柱层310与介电材料层320上，第二导电柱层340设置于第二导线层330上，在一实施例中，第二导电柱层340可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第二导电柱层340为一球栅阵列电极层。其中第二导线层330与第二导电柱层340嵌设于第一铸模化合物层350内。此外，第一铸模化合物层350为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
其中，第一导线层300的第二表面304可高于或不高于介电材料层320，第二导电柱层340可高于或不高于第一铸模化合物层350，在本实施例中，第一导线层300的第二表面304同平面于介电材料层320，第二导电柱层的第一表面342同平面于第一铸模化合物层350，但不以此为限。
在此要特别说明，本发明是直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
在一实施例中，第二导线层330的线宽可大于或不大于第二导电柱层340的柱宽。在本实施例中，第二导线层330的线宽大于第二导电柱层340的柱宽，但不以此为限。
然而当本发明第二导线层330的线宽小于第二导电柱层340的柱宽时，就不会因为在后端封装的防焊层设计(SolderMaskDesign,SMD)中，还需要考量防焊对位(SolderMaskAlignment)的精准度偏差，而需把第二导线层330的线宽设计得比第二导电柱层340的柱宽更大，故本实施例的结构增加了整理封装设计的弹性。此外，本发明亦可直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图形电镀封装结构的防焊层，故可避免再使用防焊层的工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
图3B为本发明第二实施例的封装装置示意图。封装装置30B基本上类似于本发明第一实施例的封装装置30A的结构。其中，封装装置30B的第一导线层300的第二表面304同平面于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图3C为本发明第三实施例的封装装置示意图。封装装置30C基本上类似于本发明第一实施例的封装装置30A的结构。其中，封装装置30B的第一导线层300的第二表面304同平面于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图3D为本发明第四实施例的封装装置示意图。封装装置30D基本上类似于本发明第一实施例的封装装置30A的结构。其中，封装装置30B的第一导线层300的第二表面304同平面于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图3E为本发明第五实施例的封装装置示意图。封装装置30E基本上类似于本发明第四实施例的封装装置30D的结构。其中，封装装置30E的第一导线层300的第二表面304同平面于介电材料层320，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图3F为本发明第六实施例的封装装置示意图。封装装置30F基本上类似于本发明第四实施例的封装装置30D的结构。其中，封装装置30F的第一导线层300的第二表面304同平面于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图3G为本发明第七实施例的封装装置示意图。封装装置30G由上述本发明第一实施例的封装装置30A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320的封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图3H为本发明第八实施例的封装装置示意图。封装装置30H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一芯片座，在本实施例中，第三导电柱层340A为球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置30H基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置30H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置30A的第一导电柱层310，但不以此为限。
图4A为本发明第九实施例的封装装置示意图。封装装置40A基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置40A的第一导线层300的第二表面304低于介电材料层320，但是第二导电柱层340的第一表面342仍然同平面于第一铸模化合物层350，但不以此为限。
图4B为本发明第十实施例的封装装置示意图。封装装置40B基本上类似于本发明第九实施例的封装装置40A的结构。其中，封装装置40B的第一导线层300的第二表面304低于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图4C为本发明第十一实施例的封装装置示意图。封装装置40C基本上类似于本发明第九实施例的封装装置40A的结构。其中，封装装置40C的第一导线层300的第二表面304低于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图4D为本发明第十二实施例的封装装置示意图。封装装置40D基本上类似于本发明第九实施例的封装装置40A的结构。其中，封装装置40D的第一导线层300的第二表面304低于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图4E为本发明第十三实施例的封装装置示意图。封装装置40E基本上类似于本发明第十二实施例的封装装置40D的结构。其中，封装装置40E的第一导线层300的第二表面304低于介电材料层320，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图4F为本发明第十四实施例的封装装置示意图。封装装置40F基本上类似于本发明第十二实施例的封装装置40D的结构。其中，封装装置40F的第一导线层300的第二表面304低于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图4G为本发明第十五实施例的封装装置示意图。封装装置40G由上述本发明第九实施例的封装装置40A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320的封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图4H为本发明第十六实施例的封装装置示意图。封装装置40H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第三导电柱层340A为球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置40H基本上类似于本发明第九实施例的封装装置40A的结构。其差异在于封装装置40H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置40A的第一导电柱层310，但不以此为限。
图5A为本发明第十七实施例的封装装置示意图。封装装置50A基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置50A的第一导线层300的第二表面304高于介电材料层320，但是第二导电柱层340的第一表面342仍然同平面于第一铸模化合物层350，但不以此为限。
图5B为本发明第十八实施例的封装装置示意图。封装装置50B基本上类似于本发明第十七实施例的封装装置50A的结构。其中，封装装置50B的第一导线层300的第二表面304高于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图5C为本发明第十九实施例的封装装置示意图。封装装置50C基本上类似于本发明第十七实施例的封装装置50A的结构。其中，封装装置50C的第一导线层300的第二表面304高于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图5D为本发明第二十实施例的封装装置示意图。封装装置50D基本上类似于本发明第十七实施例的封装装置50A的结构。其中，封装装置50D的第一导线层300的第二表面304高于介电材料层320，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图5E为本发明第二十一实施例的封装装置示意图。封装装置50E基本上类似于本发明第二十实施例的封装装置50D的结构。其中，封装装置50E的第一导线层300的第二表面304高于介电材料层320，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图5F为本发明第二十二实施例的封装装置示意图。封装装置50F基本上类似于本发明第二十实施例的封装装置50D的结构。其中，封装装置50F的第一导线层300的第二表面304高于介电材料层320，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图5G为本发明第二十三实施例的封装装置示意图。封装装置50G由上述本发明第十七实施例的封装装置50A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320的封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图5H为本发明第二十四实施例的封装装置示意图。封装装置50H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为一热固型材质或一感光型材质，其成分可为一树脂材质、一氮化硅材质或一氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第三导电柱层340A为球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置50H基本上类似于本发明第十七实施例的封装装置50A的结构。其差异在于封装装置50H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置50A的第一导电柱层310，但不以此为限。
图6A为本发明第二十五实施例的封装装置示意图。封装装置60A基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置60A的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，但是第二导电柱层340的第一表面342仍然同平面于第一铸模化合物层350，但不以此为限。
图6B为本发明第二十六实施例的封装装置示意图。封装装置60B基本上类似于本发明第二十五实施例的封装装置60A的结构。其中，封装装置60B的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图6C为本发明第二十七实施例的封装装置示意图。封装装置60C基本上类似于本发明第二十五实施例的封装装置60A的结构。其中，封装装置60C的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图6D为本发明第二十八实施例的封装装置示意图。封装装置60D基本上类似于本发明第二十五实施例的封装装置60A的结构。其中，封装装置60D的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图6E为本发明第二十九实施例的封装装置示意图。封装装置60E基本上类似于本发明第二十八实施例的封装装置60D的结构。其中，封装装置60E的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图6F为本发明第三十实施例的封装装置示意图。封装装置60F基本上类似于本发明第二十八实施例的封装装置60D的结构。其中，封装装置60F的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图6G为本发明第三十一实施例的封装装置示意图。封装装置60G是由上述本发明第二十五实施例的封装装置60A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320的封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图6H为本发明第三十二实施例的封装装置示意图。封装装置60H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第三导电柱层340A为球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置60H基本上类似于本发明第二十五实施例的封装装置60A的结构。其差异在于封装装置60H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置60A的第一导电柱层310，但不以此为限。
图7A为本发明第三十三实施例的封装装置示意图。封装装置70A基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置70A的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，但是第二导电柱层340的第一表面342仍然同平面于第一铸模化合物层350，但不以此为限。
图7B为本发明第三十四实施例的封装装置示意图。封装装置70B基本上类似于本发明第三十三实施例的封装装置70A的结构。其中，封装装置70B的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图7C为本发明第三十五实施例的封装装置示意图。封装装置70C基本上类似于本发明第三十三实施例的封装装置70A的结构。其中，封装装置70C的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图7D为本发明第三十六实施例的封装装置示意图。封装装置70D基本上类似于本发明第三十三实施例的封装装置70A的结构。其中，封装装置70D的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图7E为本发明第三十七实施例的封装装置示意图。封装装置70E基本上类似于本发明第三十六实施例的封装装置70D的结构。其中，封装装置70E的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图7F为本发明第三十八实施例的封装装置示意图。封装装置70F基本上类似于本发明第三十六实施例的封装装置70D的结构。其中，封装装置70F的第一导线层300的第二表面304同平面于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图7G为本发明第三十九实施例的封装装置示意图。封装装置70G由上述本发明第三十三实施例的封装装置70A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320之封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图7H为本发明第四十实施例的封装装置示意图。封装装置70H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第三导电柱层340A为一球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置70H基本上类似于本发明第三十三实施例的封装装置70A的结构。其差异在于封装装置70H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置70A的第一导电柱层310，但不以此为限。
图8A为本发明第四十一实施例的封装装置示意图。封装装置80A基本上类似于本发明第一实施例的封装装置30A的结构。其差异在于封装装置80A的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，但是第二导电柱层340的第一表面342仍然同平面于第一铸模化合物层350，但不以此为限。
图8B为本发明第四十二实施例的封装装置示意图。封装装置80B基本上类似于本发明第四十一实施例的封装装置80A的结构。其中，封装装置80B的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，但不以此为限。
图8C为本发明第四十三实施例的封装装置示意图。封装装置80C基本上类似于本发明第四十一实施例的封装装置80A的结构。其中，封装装置80C的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，但不以此为限。
图8D为本发明第四十四实施例的封装装置示意图。封装装置80D基本上类似于本发明第四十一实施例的封装装置80A的结构。其中，封装装置80D的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图8E为本发明第四十五实施例的封装装置示意图。封装装置80E基本上类似于本发明第四十四实施例的封装装置80D的结构。其中，封装装置80E的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342同平面于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，但不以此为限。
图8F为本发明第四十六实施例的封装装置示意图。封装装置80F基本上类似于本发明第四十四实施例的封装装置80D的结构。其中，封装装置80F的第一导线层300的第二表面304高于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，其差异在于第二导电柱层340的第一表面342高于第一铸模化合物层350，并且第一铸模化合物层350部份包覆第二导电柱层340的表壁，但不以此为限。
图8G为本发明第四十七实施例的封装装置示意图。封装装置80G由上述本发明第四十一实施例的封装装置80A再包括防焊层360设置于第一导线层300的第二表面304与介电材料层320上，并且露出部分的第一导线层300与介电材料层320的封装区域，但不以此为限。在此要特别说明，本发明为一种非防焊层设计(NonSolderMaskDesign,NSMD)，其仅露出部分的第一导线层300与介电材料层320的封装区域，其余未露出的区域皆由防焊层360所覆盖保护。
图8H为本发明第四十八实施例的封装装置示意图。封装装置80H，其包括一第一导线层300A、一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C、一介电材料层320A、一第三导线层330A、一第三导电柱层340A以及一第一铸模化合物层350A。第一导线层300A具有相对的一第一表面302A与一第二表面304A，在一实施例中，第一导线层300A可以为图案化导线层，其包括至少一走线或至少一个芯片座。第一导电柱层310A设置于第一导线层300A的第一表面302A上，第二导线层310B设置于第一导电柱层310A上，第二导电柱层310C设置于第二导线层310B上，其中第一导线层300A、第一导电柱层310A、第二导线层310B与一第二导电柱层310C嵌设于介电材料层320A内。此外，介电材料层320A可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
第三导线层330A设置于第二导电柱层310C与介电材料层320A上，第三导电柱层340A设置于第三导线层330A上，在一实施例中，第三导电柱层340A可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第三导电柱层340A为球栅阵列电极层。其中第三导线层330A与第三导电柱层340A嵌设于第一铸模化合物层350A内。此外，第一铸模化合物层350A为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350A具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
封装装置80H基本上类似于本发明第四十一实施例的封装装置80A的结构。其差异在于封装装置80H是借由一第一导电柱层310A、一第二导线层310B与一第二导电柱层310C来取代封装装置80A的第一导电柱层310，但不以此为限。
除此之外，如图9为本发明第一实施例的后段封装装置示意图所示。后段封装装置30A’是由上述的封装装置30A再包括一第一外接元件370、一第二铸模化合物层380、多个第一导电元件390及一第二外接元件400所形成。第一外接元件370设置并电性连结于第一导线层300的第二表面304上。第二铸模化合物层380设置于第一外接元件370与第一导线层300的第二表面304上，其中第一外接元件370嵌设于第二铸模化合物层380内。多个第一导电元件390设置于第二导电柱层340上。第二外接元件400设置并电性连结于多个第一导电元件390上。在一实施例中，第一外接元件370与第二外接元件400可以为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。同理，上述的封装装置30B至封装装置80H亦类似封装装置30A的后段封装工艺，于此不再赘述。
图10为本发明第一实施例的封装装置制作方法流程图，图11A至图11N为本发明第一实施例的封装装置制作示意图。其封装方法的步骤包括:
步骤S1102，如图11A所示，提供金属承载板500，其具有相对的一第一表面502与一第二表面504。
步骤S1104，如图11B所示，形成第一导线层300于金属承载板500的第一表面502上。在本实施例中，第一导线层300是应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。其中第一导线层300可以为图案化导线层，其包括至少一走线或至少一个芯片座，第一导线层300的材质可以为金属，例如是铜。
步骤S1106，如图11C所示，形成第一导电柱层310于第一导线层300上。在本实施例中，第一导电柱层310是应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。其中，第一导电柱层310形成对应于第一导线层300的走线或芯片座上，第一导电柱层310的材质可以为金属，例如是铜。
步骤S1108，如图11D所示，形成一介电材料层320包覆第一导线层300与第一导电柱层310并位于金属承载板500的第一表面502上，其中第一导线层300与第一导电柱层310嵌设于介电材料层320内。在本实施例中，介电材料层320可为热固型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
在此要特别说明，本发明是直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
步骤S1110，如图11E所示，露出第一导电柱层310。在本实施例中，露出第一导电柱层310是应用磨削(Grinding)方式移除介电材料层320的一部分，以露出第一导电柱层310。较佳但非限定地，第一导电柱层310的一端与介电材料层320实质上对齐，例如是共面。在另一实施例中，可在形成介电材料层320的同时，露出第一导电柱层310，而无需移除介电材料层320的任何部分。
步骤S1112，如图11F所示，形成一第二导线层330于第一导电柱层310与介电材料层320上。在一实施例中，第二导线层330可应用电镀(ElectrolyticPlating)技术、无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，但不以此为限。其中第二导线层330可以为图案化导线层，其包括至少一走线或至少一个芯片座，并形成对应于露出的第一导电柱层310的一端上，第二导线层330的材质可以为金属，例如是铜。
步骤S1114，如图11G所示，形成一第二导电柱层340于第二导线层330上。在一实施例中，第二导电柱层340可应用电镀(ElectrolyticPlating)技术、无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，但不以此为限。其中第二导电柱层340可以为图案化导线层，其包括至少一走线或至少一个芯片座，并形成对应于第二导线层330上，第二导线层330的材质可以为金属，例如是铜。
步骤S1116，如图11H所示，形成一第一铸模化合物层350包覆第二导线层330与第二导电柱层340并位于介电材料层320上，其中第二导线层330与第二导电柱层340嵌设于第一铸模化合物层350内。在一实施例中，第一铸模化合物层350是应用转注成型(TransferMolding)以顶表注入成型(TopMolding)、压缩成型(CompressionMolding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成，第一铸模化合物层350的材质可包括酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，在高温和高压下，以液体状态包覆第二导线层330、第二导电柱层340并位于介电材料层320上，其固化后形成第一铸模化合物层350。第一铸模化合物层350亦可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第一铸模化合物层350的步骤可包括：提供铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板500的第一表面502上，铸模化合物在高温和高压下包覆第二导线层330、第二导电柱层340并位于介电材料层320上。固化铸模化合物，使铸模化合物形成第一铸模化合物层350，但形成第一铸模化合物层350的步骤并不以此为限。
步骤S1118，如图11I所示，露出第二导电柱层340。在本实施例中，露出第二导电柱层340是应用磨削(Grinding)方式移除第一铸模化合物层350的一部分，以露出第二导电柱层340的一第一表面342。较佳但非限定地，第二导电柱层340的第一表面342与第一铸模化合物层350实质上对齐，例如是共面。在另一实施例中，可在形成第一铸模化合物层350的同时，露出第二导电柱层340，而无需移除第一铸模化合物层350的任何部分。
步骤S1120，如图11J所示，移除金属承载板500。在本实施例中，移除金属承载板500是应用蚀刻工艺(EtchingProcess)或剥离工艺(DebondingProcess)所达成，然而，移除金属承载板500的方法也可使用物理工艺，例如承载板研磨，但不以此为限。此外，第一导线层300的走线与芯片座系可直接露出。
步骤S1122，如图11K所示，提供一第一外接元件370设置并电性连结于第一导线层300的一第二表面304上。在一实施例中，第一外接元件370为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。
步骤S1124，如图11L所示，形成一第二铸模化合物层380包覆第一外接元件370并位于第一导线层300的第二表面304上，其中第一外接元件370嵌设于第二铸模化合物层380内。在本实施例中，第二铸模化合物层380是应用转注成型(TransferMolding)以顶表注入成型(TopMolding)的封装技术所形成，第二铸模化合物层380的材质可包括酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，在高温和高压下，以液体状态包覆第一外接元件370并位于第一导线层300的第二表面304上，其固化后形成第二铸模化合物层380。第二铸模化合物层380亦可包括适当的填充剂，例如是粉状的二氧化硅。在另一实施例中，亦可应用注射铸模(InjectionMolding)或压缩铸模(CompressionMolding)或真空压合铸模成型的封装技术形成第二铸模化合物层380。
步骤S1126，如图11M所示，提供多个第一导电元件390设置于第二导电柱层340上。其中，第一导电元件390的材质可以为金属，例如是铜。在本实施例中，第二导电柱层340的第一表面342亦可被蚀刻而形成圆弧形的凹面使其具有方便固定第一导电元件390的效果，但不以此为限。
步骤S1128，如图11N所示，提供第二外接元件400设置并电性连结于多个第一导电元件390上。在一实施例中，第二外接元件400为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。
图12A为本发明第一实施例的另一后段封装装置示意图。在本实施例中是于上述步骤S1122后，再提供外接元件372设置并电性连结于第一导线层300的第二表面304上。之后再进行如上述第一实施例的后段封装步骤，但不以此为限。
图12B为本发明第一实施例的又一后段封装装置示意图。在本实施例中是于上述步骤S1122后，再提供外接元件374设置并电性连结于第一外接元件370上。之后再进行如上述第一实施例的后段封装步骤，但不以此为限。
在此要特别说明，本发明是直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图形电镀封装结构的防焊层，故可避免再使用防焊层的制造工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
此外，在另一实施例中，如图13A为本发明第十实施例的后段封装装置示意图。在本实施例中的第一导线层300的第二表面304低于介电材料层320，第二导电柱层340的第一表面342低于第一铸模化合物层350，故第一外接元件370的导电焊球与多个第一导电元件390皆可嵌入于介电材料层320与第一铸模化合物层350所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止第一外接元件的导电焊球或第一导电元件往水平方向移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导线层的第二表面或第二导电柱层的第一表面亦可被蚀刻而形成圆弧形的凹面使其具有方便固定第一外接元件的导电焊球或第一导电元件的效果，进而提升球栅阵列开口的解析度。
同理，在一实施例中，如图13B为本发明第二十八实施例的后段封装装置示意图。在本实施例中的第一导线层300的第二表面304低于介电材料层320，并且介电材料层320完全包覆第一导线层300的表壁，第二导电柱层340的第一表面342低于第一铸模化合物层350，并且第一铸模化合物层350完全包覆第二导电柱层340的表壁，故第一外接元件370的导电焊球与多个第一导电元件390皆可嵌入于介电材料层320与第一铸模化合物层350所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止第一外接元件的导电焊球或第一导电元件往下移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导线层的第二表面或第二导电柱层的第一表面亦可被蚀刻而形成圆弧形的凹面使其具有方便固定第一外接元件的导电焊球或第一导电元件的效果，进而提升球栅阵列开口的解析度。
图14为本发明第四十九实施例的封装装置示意图。封装装置90A，其包括一第一导线层300’、一介电材料层320、一第二导线层310’、一第一导电柱层330’以及一第一铸模化合物层350。第一导线层300’具有相对的一第一表面302’与一第二表面304’，在一实施例中，第一导线层300’可以为图案化导线层，其包括至少一走线或至少一个芯片座。其中第一导线层300’嵌设于介电材料层320内，此外，介电材料层320可为热固型材质或感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。第二导线层310’设置于第一导线层300’与介电材料层320上。第一导电柱层330’设置于第二导线层310’上，在一实施例中，第一导电柱层330’可以为图案化导线层，其包括至少一走线或至少一个芯片座，在本实施例中，第一导电柱层330’为球栅阵列电极层。其中第二导线层310’与第一导电柱层330’嵌设于第一铸模化合物层350内。此外，第一铸模化合物层350为芯片封装用的铸模化合物(MoldingCompound)材质，第一铸模化合物层350是具有酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。
其中，第一导线层300’的第二表面304’可高于或不高于介电材料层320，第一导电柱层330’可高于或不高于第一铸模化合物层350，在本实施例中，第一导线层300’的第二表面304’同平面于介电材料层320，第一导电柱层330’的第一表面332’同平面于第一铸模化合物层350，但不以此为限。同理，本实施例的其他变化型态亦类似于上述的封装装置30B至封装装置80H的封装装置，于此不再赘述。
在此要特别说明，本发明是直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
在一实施例中，第二导线层310’的线宽可大于或不大于第一导电柱层330’的柱宽。在本实施例中，第二导线层310’的线宽大于第一导电柱层330’的柱宽，但不以此为限。
然而当本发明第二导线层310’的线宽小于第一导电柱层330’的柱宽时，就不会因为在后端封装的防焊层设计(SolderMaskDesign,SMD)中，还需要考量防焊对位(SolderMaskAlignment)的精准度偏差，而需把第二导线层310’的线宽设计得比第一导电柱层330’的柱宽更大，故本实施例的结构增加了整理封装设计的弹性。
此外，本发明亦可直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图形电镀封装结构的防焊层，故可避免再使用防焊层的工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
除此之外，如图15为本发明第四十九实施例的后段封装装置示意图所示。后段封装装置90A’是由上述的封装装置90A再包括一第一外接元件370、一第二铸模化合物层380、多个第一导电元件390及一第二外接元件400所形成。第一外接元件370设置并电性连结于第一导线层300’的第二表面304’上。第二铸模化合物层380设置于第一外接元件370与第一导线层300’的第二表面304’上，其中第一外接元件370嵌设于第二铸模化合物层380内。多个第一导电元件390设置于第一导电柱层330’上。第二外接元件400设置并电性连结于第一导电柱层330’上。在一实施例中，第一外接元件370与第二外接元件400可以为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。同理，本实施例的其他变化型态的后段封装亦类似于封装装置90A的后段封装工艺，于此不再赘述。
图16为本发明第四十九实施例的封装装置制作方法流程图，图17A至图17M为本发明第四十九实施例的封装装置制作示意图。封装方法的步骤包括:
步骤S1702，如图17A所示，提供金属承载板500，其具有相对的一第一表面502与一第二表面504。
步骤S1704，如图17B所示，形成第一导线层300’于金属承载板500的第一表面502上。在本实施例中，第一导线层300’类似于上述的第一导线层300，此外，第一导线层300’是应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。其中第一导线层300’可以为图案化导线层，其包括至少一走线或至少一个芯片座，第一导线层300’的材质可以为金属，例如是铜。
步骤S1706，如图17C所示，形成一介电材料层320包覆第一导线层300’与金属承载板500的第一表面504。在本实施例中，介电材料层320可为感光型材质，其成分可为树脂材质、氮化硅材质或氧化硅材质，但不以此为限。
在此要特别说明，本发明是直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
步骤S1708，如图17D所示，露出第一导线层300’。在本实施例中，露出第一导线层300’是应用影印工艺(Photolithography)与蚀刻工艺(EtchingProcess)移除介电材料层320的一部分，以露出第一导线层300’，但不以此为限。
步骤S1710，如图17E所示，形成一第二导线层310’于第一导线层300’与介电材料层320上。在本实施例中，第一导线层300’类似于上述的第二导线层310’与第一导电柱层330的组合，此外，第二导线层310’可应用电镀(ElectrolyticPlating)技术、无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，但不以此为限。其中第二导线层310’可以为图案化导线层，其包括至少一走线或至少一个芯片座，并形成对应于露出的第一导线层300’的一端上，第二导线层310’的材质可以为金属，例如是铜。
步骤S1712，如图17F所示，形成第一导电柱层330’于第二导线层310’上。在本实施例中，第一导电柱层330’类似于上述第一实施例图3A的第二导电柱层340，此外，第一导电柱层330’可应用电镀(ElectrolyticPlating)技术、无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，但不以此为限。其中第一导电柱层330’可以为图案化导线层，其包括至少一走线或至少一个芯片座，并形成对应于第二导线层310’上，第一导电柱层330’的材质可以为金属，例如是铜。
步骤S1714，如图17G所示，形成一第一铸模化合物层320包覆第二导线层310’与第一导电柱层330’并位于介电材料层320上，其中第二导线层310’与第一导电柱层330’嵌设于第一铸模化合物层320内。在一实施例中，第一铸模化合物层320应用转注成型(TransferMolding)以顶表注入成型(TopMolding)、压缩成型(CompressionMolding)、射出成型(InjectionMolding)或真空压合铸模成型的封装技术所形成，第一铸模化合物层320的材质可包括酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，在高温和高压下，以液体状态包覆第二导线层310’、第一导电柱层330’与介电材料层320上，其固化后形成第一铸模化合物层320。第一铸模化合物层320亦可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第一铸模化合物层320的步骤可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板500的第一表面502上，铸模化合物在高温和高压下包覆第二导线层310’、第一导电柱层330’与介电材料层320上。固化铸模化合物，使铸模化合物形成第一铸模化合物层320，但形成第一铸模化合物层320的步骤并不以此为限。
步骤S1716，如图17H所示，露出第一导电柱层330’。在本实施例中，露出第一导电柱层330’系应用磨削(Grinding)方式移除第一铸模化合物层320的一部分，以露出第一导电柱层330’的一第一表面332’。较佳但非限定地，第一导电柱层330’的第一表面332’与第一铸模化合物层320实质上对齐，例如是共面。在另一实施例中，可在形成第一铸模化合物层320的同时，露出第一导电柱层330’，而无需移除第一铸模化合物层320的任何部分。
步骤S1718，如图17I所示，移除金属承载板500。在本实施例中，移除金属承载板500是应用蚀刻工艺(EtchingProcess)或剥离工艺(DebondingProcess)所达成，然而，移除金属承载板500的方法也可使用物理工艺，例如承载板研磨，但不以此为限。此外，第一导线层300’的走线与芯片座可直接露出。
步骤S1720，如图17J所示，提供一第一外接元件370设置并电性连结于第一导线层300’的一第一表面302’上。在一实施例中，第一外接元件370为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。
步骤S1722，如图17K所示，形成第二铸模化合物层380包覆第一外接元件260与第一导线层300’的第一表面302’上，其中第一外接元件370嵌设于第二铸模化合物层380内。在本实施例中，第二铸模化合物层380应用转注成型(TransferMolding)以顶表注入成型(TopMolding)的封装技术所形成，第二铸模化合物层380的材质可包括酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，在高温和高压下，以液体状态包覆该第一外接元件370与第一导线层300’的第一表面302’上，其固化后形成第二铸模化合物层380。第二铸模化合物层380亦可包括适当的填充剂，例如是粉状的二氧化硅。在另一实施例中，亦可应用注射成型(InjectionMolding)或压缩成型(CompressionMolding)或直空压合铸膜成型的封装技术形成第二铸模化合物层380。
步骤S1724，如图17L所示，提供多个第一导电元件390设置于第一导电柱层330’上。其中，第一导电元件390的材质可以为金属，例如是铜。在本实施例中，第一导电柱层330’的第一表面332’亦可被蚀刻而形成圆弧形的凹面使其具有方便固定第一导电元件390的效果，但不以此为限。
步骤S1726，如图17M所示，提供第二外接元件400设置并电性连结于多个第一导电元件390上。在一实施例中，第二外接元件400为主动元件、被动元件、半导体芯片、软性电路板或印刷电路板，但不以此为限。
在此要特别说明，本发明是直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图形电镀封装结构的防焊层，故可避免再使用防焊层的工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
综上所述，本发明的封装装置及其制作方法是使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，以及第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图形电镀封装结构的防焊层，其具有以下优点:(1)其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。(2)其可避免再使用防焊层的工艺步骤，故可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
然而以上所述的具体实施例，仅用于例释本发明的特点及功效，而非用于限定本发明的可实施范畴，于未脱离本发明上揭的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为权利要求范围所涵盖。

Claims (56)

1.一种封装装置，其特征在于其包括:
一第一导线层，其具有相对的一第一表面与一第二表面；
一第一导电柱层，其设置于该第一导线层的该第一表面上；
一介电材料层，其中该第一导线层与该第一导电柱层嵌设于该介电材料层内；
一第二导线层，其设置于该第一导电柱层与该介电材料层上；
一第二导电柱层，其设置于该第二导线层上；以及
一第一铸模化合物层，其中该第二导线层与该第二导电柱层嵌设于该第一铸模化合物层内。
2.如权利要求1所述的封装装置，其特征在于该第一导线层的该第一表面不高于该介电材料层，该第二导电柱层不高于该第一铸模化合物层。
3.如权利要求2所述的封装装置，其特征在于该介电材料层完全包覆该第一导线层的表壁，该第一铸模化合物层完全包覆该第二导电柱层的表壁。
4.如权利要求1所述的封装装置，其特征在于该第一导线层的该第一表面不高于该介电材料层，该第二导电柱层高于该第一铸模化合物层。
5.如权利要求4所述的封装装置，其特征在于该介电材料层完全包覆该第一导线层的表壁，该第一铸模化合物层部份包覆该第二导电柱层的表壁。
6.如权利要求1所述的封装装置，其特征在于该第一导线层的该第一表面高于该介电材料层，该第二导电柱层不高于该第一铸模化合物层。
7.如权利要求6所述的封装装置，其特征在于该介电材料层部份包覆该第一导线层的表壁，该第一铸模化合物层完全包覆该第二导电柱层的表壁。
8.如权利要求1所述的封装装置，其特征在于该第一导线层的该第一表面高于该介电材料层，该第二导电柱层高于该第一铸模化合物层。
9.如权利要求8所述的封装装置，其特征在于该介电材料层部份包覆该第一导线层的表壁，该第一铸模化合物层部份包覆该第二导电柱层的表壁。
10.如权利要求1所述的封装装置，其特征在于其更包括防焊层设置于该第一导线层的该第二表面与该介电材料层上，并且露出部分的该第一导线层与该介电材料层。
11.如权利要求1所述的封装装置，其特征在于该第一导电柱层更进一步包括一第一导电层、一第二导电层与一第三导电层，该第一导电层为一导电柱层设置于该第一导线层上，该第二导电层为一导线层设置于该第一导电层上，该第三导电层为一导电柱层设置于该第二导电层与该第二导线层之间。
12.如权利要求1所述的封装装置，其特征在于该第二导线层的线宽不大于该第二导电柱层的柱宽。
13.如权利要求1所述的封装装置，其特征在于该第二导线层的线宽大于该第二导电柱层的柱宽。
14.如权利要求1所述的封装装置，其特征在于其更包括:
一第一外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第二铸模化合物层，其设置于该第一外接元件与该第一导线层的该第二表面上，其中该第一外接元件嵌设于该第二铸模化合物层内；
多个第一导电元件，其设置于该第二导电柱层上；及
一第二外接元件，其设置并电性连结于该多个第一导电元件上。
15.如权利要求1所述的封装装置，其特征在于其更包括:
一第三外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第四外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第三铸模化合物层，其设置于该第三外接元件、该第四外接元件与该第一导线层的该第二表面上，其中该第三外接元件与该第四外接元件嵌设于该第三铸模化合物层内；
多个第二导电元件，其设置于该第二导电柱层上；及
第五外接元件，其设置并电性连结于该多个第二导电元件上。
16.如权利要求1所述的封装装置，其特征在于其更包括:
一第六外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第七外接元件，其设置并电性连结于该第六外接元件上；
一第四铸模化合物层，其设置于该第六外接元件、该第七外接元件与该第一导线层的该第二表面上，其中该第六外接元件与该第七外接元件嵌设于该第四铸模化合物层内；
多个第三导电元件，其设置于该第二导电柱层上；及
一第八外接元件，其设置并电性连结于该多个第三导电元件上。
17.如权利要求1所述的封装装置，其特征在于该介电材料层为一热固型材质或一感光型材质。
18.如权利要求1所述的封装装置，其特征在于该介电材料层为一树脂材质、一氮化硅材质或一氧化硅材质。
19.如权利要求1所述的封装装置，其特征在于该第一导线层与该第二导电柱层包括至少一走线或至少一个芯片座。
20.如权利要求4所述的封装装置，其特征在于该第一外接元件与该第二外接元件为一主动元件、一被动元件、一半导体芯片、一软性电路板或一印刷电路板。
21.如权利要求1所述的封装装置，其特征在于该第一铸模化合物层为一芯片封装用的铸模化合物材质，其具有酚醛基树脂、环氧基树脂、硅基树脂或其他适当的铸模化合物。
22.一种封装装置的制作方法，其特征在于其步骤包括:
提供一金属承载板，其具有相对的一第一表面与一第二表面；
形成一第一导线层于该金属承载板的该第一表面上；
形成一第一导电柱层于该第一导线层上；
形成一介电材料层包覆该第一导线层与该第一导电柱层并位于该金属承载板的该第一表面上，其中该第一导线层与该第一导电柱层嵌设于该介电材料层内；
露出该第一导电柱层；
形成一第二导线层于该第一导电柱层与该介电材料层上；
形成一第二导电柱层于该第二导线层上；
形成一第一铸模化合物层包覆该第二导线层与该第二导电柱层并位于该介电材料层上，其中该第二导线层与该第二导电柱层嵌设于该第一铸模化合物层内；
露出该第二导电柱层；以及
移除该金属承载板。
23.如权利要求22所述的制作方法，其特征在于其更包括:
提供一第一外接元件设置并电性连结于该第一导线层的该第二表面上；
形成一第二铸模化合物层包覆该第一外接元件并位于该第一导线层的该第二表面上，其中该第一外接元件嵌设于该第二铸模化合物层内；
提供多个第一导电元件设置于该第二导电柱层上；及
提供一第二外接元件设置并电性连结于该多个第一导电元件上。
24.如权利要求22所述的制作方法，其特征在于形成该第一铸模化合物层的步骤包括：
提供一铸模化合物，其中该铸模化合物具有树脂及粉状的二氧化硅；
加热该铸模化合物至液体状态；
注入呈液态的该铸模化合物于该金属承载板的该第一表面上，该铸模化合物在高温和高压下包覆该第二导线层、该第二导电柱层并位于该介电材料层上；及
固化该铸模化合物，使该铸模化合物形成该第一铸模化合物层。
25.如权利要求23所述的制作方法，其特征在于该第一外接元件与该第二外接元件为一主动元件、一被动元件、一半导体芯片、一软性电路板或一印刷电路板。
26.如权利要求22所述的制作方法，其特征在于该介电材料层为一热固型材质。
27.如权利要求22所述的制作方法，其特征在于该介电材料层为一树脂材质、一氮化硅材质或一氧化硅材质。
28.如权利要求22所述的制作方法，其特征在于该第一导线层与该第二导电柱层包括至少一走线或至少一个芯片座。
29.一种封装装置，其特征在于其包括:
一第一导线层，其具有相对的一第一表面与一第二表面；
一介电材料层，其中该第一导线层嵌设于该介电材料层内；
一第二导线层，其设置于该第一导线层与该介电材料层上；
一第一导电柱层，其设置于该第二导线层上；以及一第一铸模化合物层，其中该第二导线层与该第一导电柱层嵌设于该第一铸模化合物层内。
30.如权利要求29所述的封装装置，其特征在于该第一导线层的该第一表面不高于该介电材料层，该第一导电柱层不高于该第一铸模化合物层。
31.如权利要求30所述的封装装置，其特征在于该介电材料层完全包覆该第一导线层的表壁，该第一铸模化合物层完全包覆该第一导电柱层的表壁。
32.如权利要求29所述的封装装置，其特征在于该第一导线层的该第一表面不高于该介电材料层，该第一导电柱层高于该第一铸模化合物层。
33.如权利要求32所述的封装装置，其特征在于该介电材料层完全包覆该第一导线层的表壁，该第一铸模化合物层部份包覆该第一导电柱层的表壁。
34.如权利要求29所述的封装装置，其特征在于该第一导线层的该第一表面高于该介电材料层，该第一导电柱层不高于该第一铸模化合物层。
35.如权利要求34所述的封装装置，其特征在于该介电材料层部份包覆该第一导线层的表壁，该第一铸模化合物层完全包覆该第一导电柱层的表壁。
36.如权利要求29所述的封装装置，其特征在于该第一导线层的该第一表面高于该介电材料层，该第一导电柱层高于该第一铸模化合物层。
37.如权利要求36所述的封装装置，其特征在于该介电材料层部份包覆该第一导线层的表壁，该第一铸模化合物层部份包覆该第一导电柱层的表壁。
38.如权利要求29所述的封装装置，其特征在于其更包括防焊层设置于该第一导线层的该第二表面与该介电材料层上，并且露出部分的该第一导线层与该介电材料层。
39.如权利要求29所述的封装装置，其特征在于该第二导线层更进一步包括一第一导电层、一第二导电层与一第三导电层，该第一导电层为一导电柱层设置于该第一导线层上，该第二导电层为一导线层设置于该第一导电层上，该第三导电层为一导电柱层设置于该第二导电层与该第一导电柱层之间。
40.如权利要求29所述的封装装置，其特征在于该第二导线层的线宽不大于该第一导电柱层的柱宽。
41.如权利要求29所述的封装装置，其特征在于该第二导线层的线宽大于该第一导电柱层的柱宽。
42.如权利要求29所述的封装装置，其特征在于其更包括:
一第一外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第二铸模化合物层，其设置于该第一外接元件与该第一导线层的该第二表面上，其中该第一外接元件嵌设于该第二铸模化合物层内；
多个第一导电元件，其设置于该第一导电柱层上；及
一第二外接元件，其设置并电性连结于该多个第一导电元件上。
43.如权利要求29所述的封装装置，其特征在于其更包括:
一第三外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第四外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第三铸模化合物层，其设置于该第三外接元件、该第四外接元件与该第一导线层的该第二表面上，其中该第三外接元件与该第四外接元件嵌设于该第三铸模化合物层内；
多个第二导电元件，其设置于该第一导电柱层上；及
一第五外接元件，其设置并电性连结于该多个第二导电元件上。
44.如权利要求29所述的封装装置，其特征在于其更包括:
一第六外接元件，其设置并电性连结于该第一导线层的该第二表面上；
一第七外接元件，其设置并电性连结于该第六外接元件上；
一第四铸模化合物层，其设置于该第六外接元件、该第七外接元件与该第一导线层的该第二表面上，其中该第六外接元件与该第七外接元件嵌设于该第四铸模化合物层内；
多个第三导电元件，其设置于该第一导电柱层上；及
一第八外接元件，其设置并电性连结于该多个第三导电元件上。
45.如权利要求29所述的封装装置，其特征在于该介电材料层为一热固型材质或一感光型材质。
46.如权利要求29所述的封装装置，其特征在于该介电材料层为一树脂材质、一氮化硅材质或一氧化硅材质。
47.如权利要求29所述的封装装置，其特征在于该第一导线层与该第一导电柱层包括至少一走线或至少一个芯片座。
48.如权利要求42所述的封装装置，其特征在于该第一外接元件与该第二外接元件为一主动元件、一被动元件、一半导体芯片、一软性电路板或一印刷电路板。
49.如权利要求29所述的封装装置，其特征在于该第一铸模化合物层为一芯片封装用的铸模化合物材质，其具有酚醛基树脂、环氧基树脂、硅基树脂或其他适当的铸模化合物。
50.一种封装装置的制作方法，其特征在于其步骤包括:
提供一金属承载板，其具有相对的一第一表面与一第二表面；
形成一第一导线层于该金属承载板的该第一表面上；
形成一介电材料层包覆该第一导线层并位于该金属承载板的该第一表面上，其中该第一导线层嵌设于该介电材料层内；
露出该第一导线层；
形成一第二导线层于该第一导线层与该介电材料层上；
形成一第一导电柱层于该第二导线层上；
形成一第一铸模化合物层包覆该第二导线层与该第一导电柱层并位于该介电材料层上，其中该第二导线层与该第一导电柱层嵌设于该第一铸模化合物层内；
露出该第一导电柱层；以及
移除该金属承载板。
51.如权利要求50所述的制作方法，其特征在于其更包括:
提供一第一外接元件设置并电性连结于该第一导线层的一表面上；
形成一第二铸模化合物层包覆该第一外接元件并位于该第一导线层的该表面上，其中该第一外接元件嵌设于该第二铸模化合物层内；
提供多个第一导电元件，其设置于该第一导电柱层上；及
提供一第二外接元件设置并电性连结于该多个第一导电元件上。
52.如权利要求50所述的制作方法，其特征在于形成该第一铸模化合物层的步骤包括：
提供一铸模化合物，其中该铸模化合物具有树脂及粉状的二氧化硅；
加热该铸模化合物至液体状态；
注入呈液态的该铸模化合物于该金属承载板的该第一表面上，该铸模化合物在高温和高压下包覆该第二导线层、该第一导电柱层与该介电材料层上；及
固化该铸模化合物，使该铸模化合物形成该第一铸模化合物层。
53.如权利要求51所述的制作方法，其特征在于该第一外接元件与该第二外接元件为一主动元件、一被动元件、一半导体芯片、一软性电路板或一印刷电路板。
54.如权利要求50所述的制作方法，其特征在于该介电材料层为一感光型材质。
55.如权利要求50所述的制作方法，其特征在于该介电材料层为一树脂材质、一氮化硅材质或一氧化硅材质。
56.如权利要求50所述的制作方法，其特征在于该第一导线层与该第一导电柱层包括至少一走线或至少一个芯片座。
CN201410288574.3A 2014-06-16 2014-06-24 封装装置及其制作方法 Active CN105226043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811203567.3A CN109065460B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103120747A TWI581386B (zh) 2014-06-16 2014-06-16 封裝裝置及其製作方法
TW103120747 2014-06-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811203567.3A Division CN109065460B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法

Publications (2)

Publication Number Publication Date
CN105226043A true CN105226043A (zh) 2016-01-06
CN105226043B CN105226043B (zh) 2018-11-20

Family

ID=51751984

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811203567.3A Active CN109065460B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法
CN201410288574.3A Active CN105226043B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811203567.3A Active CN109065460B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法

Country Status (5)

Country Link
US (1) US9370105B2 (zh)
EP (1) EP2958141B1 (zh)
JP (1) JP6348054B2 (zh)
CN (2) CN109065460B (zh)
TW (1) TWI581386B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992165A (zh) * 2016-01-20 2017-07-28 恒劲科技股份有限公司 基板及其制作方法
CN107301954A (zh) * 2016-04-15 2017-10-27 恒劲科技股份有限公司 封装基板的制作方法
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
TWI573502B (zh) * 2016-01-20 2017-03-01 恆勁科技股份有限公司 基板結構及其製作方法
US10651116B2 (en) 2016-06-30 2020-05-12 Intel Corporation Planar integrated circuit package interconnects
US11764076B2 (en) * 2020-11-30 2023-09-19 Qualcomm Incorporated Semi-embedded trace structure with partially buried traces
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法
TWI740767B (zh) * 2021-01-07 2021-09-21 欣興電子股份有限公司 線路板及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395633B1 (en) * 2001-05-16 2002-05-28 World Wiser Electrics Inc. Method of forming micro-via
US20030017647A1 (en) * 2001-07-19 2003-01-23 Samsung Electronics Co., Ltd. Wafer level stack chip package and method for manufacturing same
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919645B2 (ja) * 1991-06-27 1999-07-12 三洋電機株式会社 多層配線基板の製造方法
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置
JP2002299819A (ja) * 2001-04-03 2002-10-11 Nec Corp 多層プリント配線板の製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4237207B2 (ja) * 2006-07-07 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
TWI365024B (en) * 2008-08-29 2012-05-21 Unimicron Technology Corp Printed circuit board and fabrication method thereof
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI543327B (zh) * 2010-08-31 2016-07-21 先進封裝技術私人有限公司 半導體承載元件
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
KR102050476B1 (ko) * 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치
CN202940225U (zh) * 2012-11-14 2013-05-15 日月光半导体（上海）股份有限公司 封装基板
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395633B1 (en) * 2001-05-16 2002-05-28 World Wiser Electrics Inc. Method of forming micro-via
US20030017647A1 (en) * 2001-07-19 2003-01-23 Samsung Electronics Co., Ltd. Wafer level stack chip package and method for manufacturing same
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992165A (zh) * 2016-01-20 2017-07-28 恒劲科技股份有限公司 基板及其制作方法
CN106992165B (zh) * 2016-01-20 2019-08-30 恒劲科技股份有限公司 半导体基板及其制作方法
CN107301954A (zh) * 2016-04-15 2017-10-27 恒劲科技股份有限公司 封装基板的制作方法
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板

Also Published As

Publication number Publication date
JP2016004994A (ja) 2016-01-12
CN105226043B (zh) 2018-11-20
TWI581386B (zh) 2017-05-01
EP2958141B1 (en) 2019-12-04
EP2958141A1 (en) 2015-12-23
JP6348054B2 (ja) 2018-06-27
US20150366064A1 (en) 2015-12-17
US9370105B2 (en) 2016-06-14
TW201601266A (zh) 2016-01-01
CN109065460B (zh) 2021-04-06
CN109065460A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN105226043A (zh) 封装装置及其制作方法
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN215220710U (zh) 半导体设备
US8241968B2 (en) Printed circuit board (PCB) including a wire pattern, semiconductor package including the PCB, electrical and electronic apparatus including the semiconductor package, method of fabricating the PCB, and method of fabricating the semiconductor package
CN106158774B (zh) 半导体封装结构及其制造方法
CN107527884A (zh) 扇出型半导体封装件
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
KR20090063084A (ko) 전자기 장애를 차폐하는 집적회로 패키지 시스템
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN103811355B (zh) 用于叠层封装器件的模制底部填充物
CN109755234A (zh) 扇出型半导体封装件
CN109994438B (zh) 芯片封装结构及其封装方法
CN105321926A (zh) 封装装置及其制作方法
CN105977220A (zh) 半导体封装组件
US20200168557A1 (en) Semiconductor package and fabrication method thereof
TW201606977A (zh) 電子封裝模組之製造方法以及電子封裝模組結構
EP3065173B1 (en) Semiconductor package assembly
CN111244040A (zh) 半导体封装及其制作方法
KR102610117B1 (ko) 전자파 차폐구조 및 그　제조방법
CN108242434B (zh) 基板结构及其制造方法
CN106847778B (zh) 半导体封装载板及其制造方法
CN105489585A (zh) 封装装置及其制作方法
CN105810659A (zh) 封装装置及其制作方法
CN109560077A (zh) 扇出型半导体封装模块
CN202940236U (zh) 封装基板构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant