CN102361024A - 半导体封装、基板及基板制造方法 - Google Patents

Abstract

本发明公开一种半导体封装，基板及基板制造方法。半导体封装包括基板及芯片。基板包括两外层、两防焊层、多个内层及一中图案化导电层。防焊层分别位于外层的表面上，且暴露出外图案化导电层的一部分以定义出多个接触垫。内层位于两外层的中间并与其电连接，其分别具有一内图案化导电层、多个内导电柱、一内介电层。内导电柱位于内图案化导电层上，内介电层位于内图案化导电层及内导电柱之间且暴露内导电柱的上表面。中图案化导电层位于内层的一上表面并与外层连接。芯片电连接接触垫。

Description

半导体封装、基板及基板制造方法

技术领域

本发明是有关于一种半导体封装、基板及基板制造方法。

背景技术

集成电路(IC)封装技术在电子产业中扮演着重要角色。随着轻质、紧密性及高效率已成为消费者电子及通信产品的典型要求，芯片封装必须提供优良电特性、较小总体积及大量I/O埠。芯片封装所使用的基板通常具有多个金属层，而这些金属层可通过使用线路(traces)及/或通孔(vias)而彼此电连接。随着芯片封装尺寸的减小，这些用于连接多个金属层的线路及通孔可变得更小且更紧密间隔，而这会增加集成电路封装制作工艺的成本及复杂性。因此，需要开发出一种基板，其具有薄型外观，通过较不复杂的制作工艺来制造，适于大量生产，且可以高生产良率来生产。也需要开发出包含所述基板的对应封装，以及所述基板及所述对应封装的制造方法。

发明内容

本发明的目的在于提供一种半导体封装，其基板具有较小的体积。

本发明另一目的在于提供一种基板，其具有较小的体积。

本发明再一目的在于提供一种基板制造方法，其能制成具有较小体积的基板。

为达上述目的，本发明提出一种半导体封装，其包括一基板及一芯片。基板包括两外层、两防焊层、多个内层及一中图案化导电层。外层分别包括一外图案化导电层。防焊层分别位于外层的表面上，且各防焊层暴露出各外图案化导电层的一部分以定义出多个接触垫。内层相互交叠位于两外层的中间并与其电连接，内层分别具有一内图案化导电层、多个内导电柱、一内介电层及一中图案化导电层。内导电柱分别位于内图案化导电层上，内介电层位于内图案化导电层及内导电柱之间且暴露内导电柱的上表面。中图案化导电层位于多个内层的一上表面，与内层上方的外层连接。芯片电连接至少部分接触垫。

本发明是有关于一种基板，包括两外层、两防焊层、多个内层及一中图案化导电层。外层分别包括一外图案化导电层。防焊层分别位于外层的表面上，且各防焊层暴露出各外图案化导电层的一部分以定义出多个接触垫。内层相互交叠位于两外层的中间并与其电连接，内层分别具有一内图案化导电层、多个内导电柱、一内介电层及一中图案化导电层。内导电柱分别位于内图案化导电层上，内介电层位于内图案化导电层及内导电柱之间且暴露内导电柱的上表面。中图案化导电层位于多个内层的一上表面，与内层上方的外层连接。

本发明是有关于一种基板制造方法，包括提供一承载器，具有一上表面，形成彼此交叠且电连接的多个内层于上表面上。形成各内层包括形成一内图案化导电层形成多个内导电柱于内图案化导电层上，形成一内介电层于内图案化导电层与内导电柱之间，及移除内介电层的上表面以暴露出内导电柱的上表面。接着，形成一中图案化导电层于内层的上表面，再移除承载器，以暴露出内图案化导电层。分别形成具有一外图案化导电层的一外层于内图案化导电层及中图案化导电层上，最后分别形成一防焊层于两外层的表面上，且各防焊层暴露出各外图案化导电层的一部分以定义出多个接触垫。

基于上述，在本发明中，介电层中的导电柱可被用以降低封装尺寸与封装面积，还可降低成本以及封装制作工艺的复杂度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1U为本发明的多个实施例的具有多个介电层的基板制造方法的剖面示意图；

图2A为本发明的第一实施例的半导体封装结构剖面示意图；

图2B为本发明的第二实施例的半导体封装结构剖面示意图；

图2C为本发明的第三实施例的半导体封装结构剖面示意图。

主要元件符号说明

100、100′、100″：基板封装结构

110：承载器

110a：上表面

110b：下表面

111a、111b、112a、112b：内图案化导电层

113a、113b：中图案化导电层

114、115：外图案化导电层

121a、121b、122a、122b：内导电柱

123、124：外导电柱

123′、124′：半导电柱

131a、131b、132a、132b：内介电层

133、134：外介电层

141、142：防焊层

150、151：第一导电层

152：第二导电层

153、163：开口

190a、190b：纤维

200：芯片

具体实施方式

图1A至图1U为本发明的多个实施例的具有多个介电层的基板制造方法的剖面示意图。首先，请参考图1A，提供一承载器(carrier)110，其包括一上表面110a以及相对于上表面110a的一下表面110b。在本实施例中，以下叙述的制作流程皆同时施作于承载器110的上表面110a及下表面110b，以增加生产效率。

请参考图1B，于承载器110的上表面110a形成一内图案化导电层111a。在本实施例中，另于承载器110的下表面110a形成一内图案化导电层111b。内图案化导电层111a、111b可由加成法(additive process)、半加成法(semi-additive process)或减成法(subtractive process)所制成，且内图案化导电层111a、111b分别包含多个接触垫及多条线路，而这些接触垫及线路可实质上同时以常见制法来形成。

承上述，形成多个内导电柱121a于内图案化导电层111a。在本实施例中，另形成多个内导电柱121b于内图案化导电层111b。内导电柱121a、121b可与内图案化导电层111a、111b以相同的方法制成，例如加成法、半加成法或减成法。此外，内导电柱121a、121b也可以不同的方法制成。

请参考图1C，形成一内介电层131a于内图案化导电层111a及内导电柱121a之间，使内图案化导电层111a及内导电柱121a被埋置于内介电层131a中。在本实施例中，另形成一内介电层131b于内图案化导电层111b及内导电柱121b之间，使内图案化导电层111b及内导电柱121b被埋置于内介电层131b中。在本实施例中，经层压的内介电层131a、131b的材质包括纤维加强型树脂材料(fiber-reinforced resin material)，例如预浸材料(prepregmaterial)，其包括多个纤维190a、190b以增加内介电层131a、13lb的结构强度。如图1C所示，位于内导电柱121a周围的纤维190a受到内导电柱121a垂直延伸方向的推挤，使纤维190a的排列方向远离内图案化导电层111a。同理，位于内导电柱121b周围的纤维190b受到内导电柱121b垂直延伸方向的推挤，使纤维190b的排列方向远离内图案化导电层111b。

接着，请参考图1D，移除内介电层131a上方暴露于外的部分，以暴露内导电柱121a，并移除内介电层131b下方暴露于外的部分，以暴露内导电柱121b。如此，于承载器110上下表面上各形成一内层。内介电层131a、131b暴露于外的部分可通过挖凿、磨削或其他材料移除技术去除。如图1D所示，内导电柱121a、12lb的暴露面分别与内介电层131a、131b的暴露面实质上共平面。

接着，于依上述步骤形成的内层上形成另一内层。请参考图1E，首先于内介电层131a及内导电柱121a的暴露面上形成一内图案化导电层112a，并与内导电柱121a连接。在本实施例中，另于内介电层131b及内导电柱121b的暴露面上形成一内图案化导电层112b，并与内导电柱121b连接。内图案化导电层112a、112b可由加成法、半加成法或减成法制成。内图案化导电层112a、112b分别包含多个接触垫及多条线路，其接触垫及线路可以相同的制造方法实质上同时形成。

承上述，形成多个内导电柱122a于内图案化导电层112a，在本实施例中，另形成多个内导电柱122b于内图案化导电层112b。内导电柱122a、122b可与内图案化导电层112a、112b以相同的方法制成，例如加成法、半加成法或减成法。此外，内导电柱122a、122b也可以不同的方法制成。

请参考图1F，形成一内介电层132a于内图案化导电层112a及内导电柱122a之间，使内图案化导电层112a及内导电柱122a被埋置于内介电层132a中。在本实施例中，另形成一内介电层132b于内图案化导电层112b及内导电柱122b之间，使内图案化导电层112b及内导电柱122b被埋置于内介电层132b中。经层压的内介电层132a、132b的材质包括纤维加强型树脂材料，例如预浸材料，其具有纤维(未绘示)，且位于内导电柱122a、122b周围的纤维受到内导电柱122a、122b垂直延伸方向的推挤，使纤维的排列方向远离内图案化导电层112a、112b。

接着，请参考图1G，移除内介电层132a上方暴露于外的部分，以暴露内导电柱122a。在本实施例中，另移除内介电层132b下方暴露于外的部分，以暴露内导电柱122b。如此，承载器110的上下两侧各形成基板的另一内层。内介电层132a、132b暴露于外的部分可通过挖凿、磨削或其他材料移除技术去除。如图1G所示，内导电柱122a、122b的暴露面分别与内介电层132a、132b的暴露面实质上共平面。

接着，请参考图1H，于内介电层132a及内导电柱122a的暴露面上形成中图案化导电层113a，并与内导电柱122a连接。在本实施例中，另于内介电层132b及内导电柱122b的暴露面上形成中图案化导电层113b，并与内导电柱122b连接。中图案化导电层113a、113b可由加成法、半加成法或减成法制成。中图案化导电层113a、113b分别包含多个接触垫及多条线路，其接触垫及线路可以相同的制造方法实质上同时形成。

接着，请参考图1I，移除承载器110，或使承载器110与内图案化导电层111a及内介电层131a分离，以暴露内图案化导电层111a。在本实施例中，也使承载器110与内图案化导电层111b及内介电层131b分离，以暴露内图案化导电层111b，如图1I所示，内图案化导电层111a、11lb的暴露面分别与内介电层131a、13lb的暴露面实质上共平面。如此，两个具有多个介电层的基板因此形成，且以下制造方法将以上方叙述的基板为实施例作叙述。

先前说明的图1A至图1I为具有多个介电层的基板制造方法的多个实施例中的共同步骤。在以下的多个实施例中，第一实施例的制造流程以图1A至图1N绘示。第二实施例的制造流程则以图1A至图1I以及接下来的图1O至图1R绘示。第三实施例的制造流程则以图1A至图1I以及接下来的图1S至图1U绘示。

请参考图1J，在第一实施例中，形成多个外导电柱123于中图案化导电层113a上。在本实施例中，另形成多个外导电柱124于内图案化导电层111a上。外导电柱123、124可由加成法、半加成法或减成法制成。

接着，请参考图1K，形成一外介电层133于中图案化导电层113a及外导电柱123之间，使中图案化导电层113a及外导电柱123被埋置于外介电层133中。承上述，形成一外介电层134于图案化导电层111a及外导电柱124之间，使图案化导电层111a及外导电柱124被埋置于外介电层134中。外介电层133、134的材质包括纤维加强型树脂材料，例如预浸材料，其具有纤维(未绘示)，且位于外导电柱123、124周围的纤维受到外导电柱123、124垂直延伸方向的推挤，使纤维的排列方向远离内图案化导电层113a、111a。

请参考图1L，移除外介电层133上方暴露于外的部分，以暴露外导电柱123。在本实施例中，另移除外介电层134下方暴露于外的部分，以暴露外导电柱124。外介电层133、134暴露于外的部分可通过挖凿(routing)、磨削(grinding)或其他材料移除技术去除。如图1L所示，外导电柱123、124的暴露面分别与外介电层133、134的暴露面实质上共平面。

接着，请参考图1M，于外介电层133及外导电柱123上形成外图案化导电层114，且外图案化导电层114连接外导电柱123。在本实施例中，另于外介电层134及外导电柱124上形成外图案化导电层115，且外图案化导电层115连接外导电柱124。如此，形成本发明的基板的第一实施例的上下两外层。外图案化导电层114、115可由加成法、半加成法或减成法制成。外图案化导电层114、115分别包含多个接触垫及多条线路，其接触垫及线路可以相同的制造方法实质上同时形成。

请参考图1N，形成一防焊层141于外介电层133及至少部分的外图案化导电层114上，未被防焊层141覆盖的外图案化导电层114的部分暴露于外，以定义出多个接触垫。在本实施例中，另形成一防焊层142于外介电层134及至少部分的外图案化导电层115上，未被防焊层141覆盖的外图案化导电层115的部分暴露于外，以定义出多个接触垫。如此，基板封装结构100制造完成。

在本发明的第二实施例中，请参考图1O，形成多个半导电柱123′于中图案化导电层113a上。在本实施例中，另形成多个半导电柱124′于内图案化导电层111a上。除了半导电柱123′、124′的高度分别低于外导电柱123、124的高度以外，半导电柱123′、124′与图1J中的外导电柱123、124相似。

接着，如先前的图1K所述，形成一外介电层133于中图案化导电层113a及半导电柱123′之间，使中图案化导电层113a及半导电柱123′被埋置于外介电层133中。同理，形成一外介电层134于内图案化导电层111a及半导电柱124′之间，使内图案化导电层111a及半导电柱124′被埋置于外介电层133中。外介电层133、134的材质包括纤维加强型树脂材料，例如预浸材料。承上述，设置一第一导电层150，例如铜箔(copper foil)，于外介电层133上。同样地，设置一第一导电层151，例如铜箔，于外介电层134上。

请参考图1P，形成由第一导电层150延伸至外介电层133的多个开口153。开口153暴露至少部分的半导电柱123′表面，在本发明的一实施例中，开口153可由激光钻孔而得。接着设置一金属材于第一导电层150及半导电柱123′上，以形成一第二导电层152，例如一种子层。相同的制作工艺也施作于基板的底部，意即于半导电柱124′及外介电层134上。

请参考图1Q，形成一外图案化导电层114于第二导电层152上，且连接于半导电柱123′。外图案化导电层114可由加成法、半加成法或减成法制成。外图案化导电层114包含多个接触垫及多条线路，其接触垫及线路可以相同的制造方法实质上同时形成。相同的制作工艺也施作于基板的底部，以形成外图案化导电层115。

请参考图1R，对应外图案化导电层114的位置移除部分的导电层150、152。此步骤可由减成法达成。如此，形成本发明的基板的第二实施例的上下两外层。接着，形成一防焊层141于外介电层133及至少部分外图案化导电层114上。未被防焊层141覆盖的部分外图案化导电层114暴露于外，以定义出多个接触垫。相同的制作工艺也施作于基板的底部，以由被防焊层141暴露的部分外图案化导电层114形成多个接触垫。如此，基板封装结构100′制造而成。

在第三实施例中，请参考图1S，形成一外介电层133于中图案化导电层113a之间，使中图案化导电层113a被埋置于外介电层133中。在本实施例中，不同于图1J及图1K，中图案化导电层113a上并未形成半导电柱123。同样地，形成一外介电层134于内图案化导电层111a之间，使内图案化导电层111a被埋置于外介电层133中。外介电层133、134的材质包括纤维加强型树脂材料，例如预浸材料。接着设置一第一导电层150，例如铜箔，于外介电层133上。同样地，设置一第一导电层151例如铜箔，于外介电层134上。

请参考图1T，形成由第一导电层150延伸至外介电层133的多个开口163。开口163暴露至少部分的中图案化导电层113a表面。在本发明的一实施例中，开口163可由激光钻孔而得。接着设置一金属材于第一导电层150及中图案化导电层113a上，以形成一第二导电层152，例如一种子层。相同的制作工艺也施作于基板的底部，意即外介电层133及内图案化导电层111a上。

接着，形成一外图案化导电层114于第二导电层152上，且电连接于中图案化导电层113a，外图案化导电层114可由加成法、半加成法及减成法制成。外图案化导电层114包含多个接触垫及多条线路，其接触垫及线路可以相同的制造方法实质上同时形成。相同的制作工艺也施作于基板的底部，以形成外图案化导电层115。

请参考图1U，对应外图案化导电层114的位置移除部分的导电层150、152，此步骤可由减成法达成。接着，形成一防焊层141于外介电层133及至少部分外图案化导电层114上。未被防焊层141覆盖的部分外图案化导电层114暴露于外，以定义出多个接触垫。相同的制作工艺也施作于基板的底部，以由被防焊层141暴露的部分外图案化导电层115形成多个接触垫。如此，基板封装结构100″制造而成。

虽然未绘示于图1A至图1U的封装结构中，可预期地，介电层中还可包括至少一组子导电柱，例如基板的外层中的外导电柱，以具有不同直径的导电柱区段(或更广义地说，导电通孔区段)。

图2A为本发明的第一实施例的半导体封装结构剖面示意图。基板封装结构100如图1A至图1N所示的步骤制造完成后，图2A所示的半导体封装结构也可由此被制成。请参考图2A，设置一芯片200于基板封装结构100的接触垫上，并以覆晶技术(或打线接合技术)将芯片200电连接至基板封装结构100，并设置多个焊球(未绘示)于基板封装结构100另一侧的接触垫上。

图2B为本发明的第二实施例的半导体封装结构剖面示意图。基板封装结构100′如图1A至图1I及图1O至图1R所示的步骤制造完成后，图2B所示的半导体封装结构也可由此被制成。请参考图2B，设置一芯片200于基板封装结构100′的接触垫上，并以覆晶技术(或打线接合技术)将芯片200电连接至基板封装结构100′，并设置多个焊球(未绘示)于基板封装结构100′另一侧的接触垫上。

图2C为本发明的第三实施例的半导体封装结构剖面示意图。基板封装结构100″如图1A至图1I及图1S至图1U所示的步骤制造完成后，图2C所示的半导体封装结构也可由此被制成。请参考图2C，设置一芯片200于基板封装结构100″的接触垫上，并以覆晶技术(或打线接合技术)将芯片200电连接至基板封装结构100″，并设置多个焊球(未绘示)于基板封装结构100″另一侧的接触垫上。

综上所述，在本发明的基板及半导体封装结构的多个实施例中，导电柱可被用以降低封装尺寸与封装面积，还可降低成本以及封装制作工艺的复杂度。在其他实施例中，多个介电层可具有多个内埋导电柱以处理多种电性分布以增加结构的强度与基板的可靠度。

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (15)

1.一种半导体封装，包括：

基板，包括：

两外层，分别包括一外图案化导电层；

两防焊层，分别位于两外层的表面上，且各该防焊层暴露出对应的该外图案化导电层的一部分以定义出多个接触垫；

多个内层，位于该两外层的中间并与其电连接，该些内层分别具有：

内图案化导电层；

多个内导电柱，位于该内图案化导电层上；以及

内介电层，位于该内图案化导电层及该些内导电柱之间且暴露该些内导电柱的上表面，该内介电层包含纤维加强型树脂材料，其中位于该些内导电柱周围的纤维受到该些内导电柱垂直延伸方向的推挤，使其排列方向远离该内图案化导电层；以及

中图案化导电层，位于该些内层的一上表面，与该些内层上方的该外层连接；以及

芯片，电连接至少部分该些接触垫。

2.如权利要求1所述的半导体封装，其中该些外层还包括：

多个外导电柱，分别位于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；以及

两外介电层，分别位于该些外导电柱之间且暴露该些外导电柱的上表面，该些外图案化导电层分别位于各该外介电层及该些外导电柱上，且该些防焊层分别位于各该外介电层及至少部分各该外图案化导电层上。

3.如权利要求1所述的半导体封装，其中该些外层还包括：

多个半导电柱，分别位于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；

两外介电层，分别覆盖该中图案化导电层、该内图案化导电层及该些半导电柱；

两第一导电层，分别位于部分该些外介电层上；

多个开口，分别由各该第一导电层延伸至该外介电层，该些开口暴露至少部分的该些半导电柱表面；以及

两第二导电层，分别位于该些第一导电层及该些半导电柱上，该些外图案化导电层分别位于各该第二导电层上，该些防焊层分别位于各该外介电层及至少部分该外图案化导电层上。

4.如权利要求1所述的半导体封装，其中该些外层还包括：

两外介电层，分别覆盖该中图案化导电层及该内图案化导电层；

两第一导电层，分别位于部分该些外介电层上；

多个开口，分别由各该第一导电层延伸至该外介电层，该些开口暴露至少部分的该中图案化导电层及该内图案化导电层；以及

两第二导电层，分别位于该中图案化导电层、该内图案化导电层及该些第一导电层上，该些外图案化导电层分别位于各该第二导电层上，该些防焊层分别位于各该外介电层及至少部分该外图案化导电层上。

5.如权利要求1所述的半导体封装，其中该芯片覆晶接合于至少部分该些接触垫。

6.如权利要求1所述的半导体封装，其中该芯片打线接合于至少部分该些接触垫。

7.一种基板，包括：

两外层，分别包括一外图案化导电层；

两防焊层，分别位于该两外层的表面上，且各该防焊层暴露出对应的该外图案化导电层的一部分以定义出多个接触垫；

多个内层，位于该两外层的中间并与其电连接，该些内层分别具有：

内图案化导电层；

多个内导电柱，位于该内图案化导电层上；以及

内介电层，位于该内图案化导电层及该些内导电柱之间且暴露该些内导电柱的上表面，该内介电层包含纤维加强型树脂材料，其中位于该些内导电柱周围的纤维受到该些内导电柱垂直延伸方向的推挤，使其排列方向远离该内图案化导电层；以及

中图案化导电层，位于该些内层的一上表面，与该些内层上方的该外层连接。

8.如权利要求7所述的基板，其中该些外层还包括：

多个外导电柱，分别位于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；以及

两外介电层，分别位于该些外导电柱之间且暴露该些外导电柱的上表面，该些外图案化导电层分别位于各该外介电层及该些外导电柱上，且该些防焊层分别位于各该外介电层及至少部分各该外图案化导电层上。

9.如权利要求7所述的基板，其中该些外层还包括：

多个半导电柱，分别位于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；

两外介电层，分别覆盖该中图案化导电层、该内图案化导电层及该些半导电柱；

两第一导电层，分别位于部分该些外介电层上；

多个开口，分别由各该第一导电层延伸至该外介电层，该些开口暴露至少部分的该些半导电柱表面；以及

两第二导电层，分别位于该些第一导电层及该些半导电柱上，该些外图案化导电层分别位于各该第二导电层上，该些防焊层分别位于各该外介电层及至少部分该外图案化导电层上。

10.如权利要求7所述的基板，其中该些外层还包括：

两外介电层，分别覆盖该中图案化导电层及该内图案化导电层；

两第一导电层，分别位于部分该些外介电层上；

多个开口，分别由各该第一导电层延伸至该外介电层，该些开口暴露至少部分的该中图案化导电层及该内图案化导电层；以及

两第二导电层，分别位于该中图案化导电层、该内图案化导电层及该些第一导电层上，该些外图案化导电层分别位于各该第二导电层上，该些防焊层分别位于各该外介电层及至少部分该外图案化导电层上。

11.一种基板制造方法，包括：

提供一承载器，具有上表面；

形成彼此交叠且电连接的多个内层于该上表面上，其中各该内层包括：

形成一内图案化导电层；

形成多个内导电柱于该内图案化导电层上；

形成一内介电层于该内图案化导电层与该些内导电柱之间；以及

移除该内介电层的上表面以暴露出该些内导电柱的上表面；

形成一中图案化导电层于该些内层的上表面；

移除该承载器，以暴露出该内图案化导电层；

形成具有一外图案化导电层的两外层分别于该内图案化导电层及该中图案化导电层上；以及

形成两防焊层分别于该两外层的表面上，且各该防焊层暴露出对应的该外图案化导电层的一部分以定义出多个接触垫。

12.如权利要求11所述的基板制造方法，还包括：

另形成彼此交叠且电连接的多个内层于该承载器的一下表面；

另形成一中图案化导电层于该些内层的下表面；

移除该承载器，以暴露出一内图案化导电层；

另分别形成具有一外图案化导电层的一外层于该内图案化导电层及该中图案化导电层上；以及

另分别形成两防焊层于该两外层的表面上，且各该防焊层暴露出对应的该第一外图案化导电层的一部分以定义出多个接触垫。

13.如权利要求11所述的基板制造方法，其中形成该些外层还包括：

形成多个外导电柱分别于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；

形成两外介电层分别于该些外导电柱之间；

移除该外介电层的上表面以暴露出该些外导电柱的上表面；以及

形成两外图案化导电层分别于该些外介电层及该些外导电柱上。

14.如权利要求11所述的基板制造方法，其中形成该些外层还包括：

形成多个半导电柱分别于该些内层的上下表面的该中图案化导电层及该内图案化导电层上；

形成两外介电层分别于该中图案化导电层、该内图案化导电层及该些半导电柱之间；

形成两第一导电层分别于该些外介电层上；

形成由各该第一导电层延伸至该外介电层的多个开口，该些开口暴露至少部分的该些半导电柱表面；

形成两第二导电层分别于该些第一导电层及该些半导电柱上；

形成该些外图案化导电层分别于该些第二导电层上；以及

对应该些外图案化导电层的位置移除部分的该第一及该第二导电层。

15.如权利要求11所述的基板制造方法，其中形成该些外层还包括：

形成两外介电层分别于该中图案化导电层及该内图案化导电层之间；

形成两第一导电层分别于该些外介电层上；

形成由各该第一导电层延伸至该外介电层的多个开口，该些开口暴露至少部分的该中图案化导电层及该内图案化导电层；

形成两第二导电层分别于该中图案化导电层、该内图案化导电层及该些第一导电层上；

形成该些外图案化导电层分别于各该第二导电层上；以及

对应该些外图案化导电层的位置移除部分的该第一导电层及该第二导电层。

Images