TWI631683B - 封裝結構及其製作方法 - Google Patents

Abstract

一種封裝結構及其製作方法。所述封裝結構包括封膠基板、晶片以及重配置層結構。封膠基板具有線路圖案以及導通孔，其中線路圖案位於第一表面中，導通孔位於封膠基板中且配置於線路圖案上。晶片位於封膠基板中且配置於所述線路圖案上。重配置層結構配置於封膠基板的與第一表面相對的第二表面上，且與晶片及導通孔電性連接。

Description

封裝結構及其製作方法

本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種封裝結構及其製作方法。

在現有的封裝堆疊（package-on-package，POP）技術中，在製作封裝堆疊結構時，除了必須將上部封裝結構的銲球的位置與下部封裝結構的銲球墊的位置設計為相對應外，在將上部封裝結構與下部封裝結構進行堆疊前，必須先對下部封裝結構進行雷射鑽孔，以使下部封裝結構的銲球墊暴露出來，之後再將上部封裝結構的銲球與下部封裝結構的銲球墊對準並連接以完成封裝堆疊結構。

然而，在上述的製程中，上部封裝結構與下部封裝結構的搭配上有其限制。舉例來說，上部封裝結構的銲球的數目與下部封裝結構的銲球墊的數目必需相同。此外，隨著封裝結構的線路層的線寬持續縮小，線路圖案間距亦隨之縮小。此時，具有較小線路圖案間距的封裝結構的銲球的體積也必須縮小，以避免因線路圖案間距縮小而造成相鄰的銲球之間彼此接觸。然而，體積過小的銲球往往造成上部封裝結構與下部封裝結構無法連接。

本發明提供一種封裝結構，其中晶片配置於封膠基板中，且在封膠基板上具有重配置層結構。

本發明提供一種封裝結構的製作方法，其用以形成上述封裝結構。

本發明的封裝結構包括封膠基板、晶片以及重配置層結構。封膠基板具有線路圖案以及導通孔，其中線路圖案位於封膠基板的第一表面中，導通孔位於封膠基板中且配置於線路圖案上。晶片配置於封膠基板中且配置於所述線路圖案上。重配置層結構配置於封膠基板的與第一表面相對的第二表面上，且與晶片及導通孔電性連接。

在本發明的封裝結構的一實施例中，所述封膠基板可具有暴露部分線路圖案的開孔，導通孔填滿開孔。

在本發明的封裝結構的一實施例中，封膠基板可具有暴露部分線路圖案的開孔，導通孔位於開孔的側壁及底面上，且封裝結構可更包括填滿開孔的絕緣材料。

本發明的封裝結構的製作方法包括以下步驟：於導電載板上形成線路圖案；於線路圖案的第一部分上形成導電柱；將晶片配置於線路圖案的第二部分上；於導電載板上形成封裝膠體，以包覆線路圖案、導電柱以及晶片，其中封裝膠體暴露出導電柱的頂面與晶片的接墊的頂面；於封裝膠體上形成重配置層結構，重配置層結構與導電柱及接墊電性連接；以及移除導電載板。

在本發明的封裝結構的製作方法的一實施例中，於導電載板上形成封裝膠體的方法包括以下步驟：進行模製製程，以於導電載板上形成封膠材料；以及進行研磨製程，以移除部分封膠材料直至暴露導電柱的頂面與接墊的頂面。

在本發明的封裝結構的製作方法的一實施例中，在配置晶片之前，於晶片與線路圖案的第二部分之間形成黏著層。

本發明的封裝結構的製作方法包括以下步驟：於導電載板上形成線路圖案；將晶片配置於線路圖案的第一部分上；於導電載板上形成封裝膠體，以包覆線路圖案以及晶片，其中封裝膠體暴露出晶片的接墊的頂面；於封裝膠體中形成開孔，以暴露導電圖案的第二部分；於開孔的側壁以及底面上形成導電層；於封裝膠體上形成重配置層結構，重配置層結構與導電層及接墊電性連接；以及移除導電載板。

在本發明的封裝結構的製作方法的一實施例中，於導電載板上形成封裝膠體的方法包括以下步驟：進行模製製程，以於導電載板上形成封膠材料；以及進行研磨製程，以移除部分封膠材料直至暴露接墊的頂面。

在本發明的封裝結構的製作方法的一實施例中，在配置晶片之前，於晶片與線路圖案的第二部分之間形成黏著層。

在本發明的封裝結構的製作方法的一實施例中，在形成導電層之後以及形成重配置層結構之前，更包括於開孔中填滿絕緣材料。

基於上述，在本發明中，不需在導電載板上形成額外的種子層，而直接利用導電載板作為電鍍時的電流路徑而直接形成線路圖案，藉此可省略後續將種子層移除的步驟以及簡化製程。此外，在本發明中，由於是藉由扇出的封裝方式來形成重配置層結構以及相對應的銲球墊，因此可依據所欲堆疊的封裝結構的尺寸和銲球布局而調整本發明的封裝結構的銲球墊的布局。此外，本發明的封裝結構中的晶片與線路圖案皆內埋於封膠基板中，因此可減少整體封裝結構的厚度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1F為依據本發明實施例的封裝結構的製作流程剖面示意圖。首先，請參照圖1A，於導電載板100上形成線路圖案102。導電載板100例如是不鏽鋼載板或其上具有金屬箔層的不鏽鋼載板。金屬箔層例如是銅箔層。線路圖案102的形成方法例如是藉由加成法（additive process）、半加成法（semi-additive process）或減成法（subtractive process）形成線路圖案102。具體來說，例如是先於導電載板100上形成圖案化罩幕層。之後，以圖案化罩幕層為罩幕，進行電鍍製程，以於導電載板100上形成作為線路圖案102的導電層。然後，移除圖案化罩幕層。在本實施例中，上述導電層例如是銅層。線路圖案102可包括第一部分102a與第二部分102b，其中第一部分102a可與後續所形成的導通孔連接，而第二部分102b為晶片的配置處。在圖1A中，第一部分102a位於導電載板100上且圍繞第二部分102b，然而，第一部分102a與第二部分102b的位置僅為示例性的，並不對本發明做任何限制。在其他實施例中，可視導通孔與晶片的配置需求來調整第一部分102a與第二部分102b的位置。

在本實施例中，由於導電載板100為具有導電特性的載板，因此可利用導電載板100作為電鍍電流路徑而直接進行電鍍製程。不需在形成線路圖案102之前於導電載板100上形成額外的種子層以及可省略後續將種子層移除的步驟，因此可簡化製程。

接著，請參照圖1B，於線路圖案102的第一部分102a上形成導電柱104。在本實施例中，導電柱104可作為封裝結構中的導通孔（conductive via），用以連接封裝結構的上層線路與下層線路。在本實施例中，形成導電柱104的方法例如是藉由加成法形成導電柱104。具體來說，例如是先於導電載板100與線路圖案102上形成圖案化罩幕層，且此圖案化罩幕層暴露部分第一部分102a。之後，以圖案化罩幕層為罩幕，進行電鍍製程，以於第一部分102a上形成作為導電柱104的導電層。然後，移除圖案化罩幕層。

接著，請參照圖1C，提供晶片106。晶片106具有彼此相對的正面106a（主動面（active surface））與背面106b。晶片106的正面106a處具有多個用以使晶片與外部元件電性連接的接墊110。然後，於晶片106與線路結構102的第二部分102b之間形成黏著層108。黏著層108的材料可以是一般晶片黏結薄膜（die attach film，DAF），其為雙面黏結材料。在本實施例中，可先於晶片106的背面106b上形成黏著層108。接著，將形成有黏著層108的晶片106配置於線路圖案102的第二部分102b上。具體來說，以背面106b朝向第二部分102b的方式將晶片106配置在第二部分102b上，其中背面106上的黏著層108用以使待封裝的晶片106固定於線路圖案102的第二部分102b上。在另一實施例中，可先於線路圖案102的第二部分102b上形成黏著層108。接著，將晶片106配置於貼附有黏著層108的第二部分102b上。具體來說，以背面106b朝向黏著層108的方式將晶片106配置在第二部分102b上，其中第二部分102b上的黏著層108用以使待封裝的晶片106固定於線路圖案102的第二部分102b上。在圖1C中，由於第一部分102a圍繞第二部分102b，因此晶片106位於導電柱104之間，但其僅為示例性的，並不對本發明做任何限制。

然後，請參照圖1D，於導電載板100上形成封裝膠體112，其中封裝膠體包覆線路圖案102、導電柱104以及晶片106，且暴露導電柱104以及晶片106的接墊110。封裝膠體112的形成方法例如是先進行模製製程，以於導電載板100上形成封膠材料。封膠材料例如是熱固性絕緣化合物。在本步驟中，封膠材料的厚度可高於導電柱104的頂面以及接墊110的頂面。接著，進行研磨製程，以移除部分封膠材料直至暴露導電柱104的頂面與晶片106的接墊110的頂面。在本實施例中，例如是使用平坦研磨器來研磨封裝材料。藉由此方式，封裝膠體112可共平面地暴露導電柱104的頂面與接墊110的頂面。在本實施例中，封裝膠體112、導電圖案102以及導電柱104構成封膠基板113。

之後，請參照圖1E，於封裝膠體112上形成重配置層結構114。具體來說，於封膠基板113的表面113a上形成重配置層結構114。重配置層結構114包括介電層114a以及位於介電層114a中的線路層114b。線路層114b與導電柱104以及晶片106的接墊110電性連接，且介電層114a暴露出部分線路層114b。線路層114b的暴露部分可作為銲球墊，用以電性連接另一封裝結構的銲球、晶片或被動元件。重配置層結構114的形成方法為本領域技術人員所熟知，於此不再贅述。在本實施例中，重配置層結構114僅具有一層線路層，但本發明不限於此。在其他實施例中，視實際需求，重配置層結構114可具有多層線路層。

然後，請參照1F，移除導電載板100，以暴露導電圖案102。如圖1D所述，由於導電圖案102與封裝膠體112皆形成於導電載板100的同一個表面上，因此在移除導電載板100之後，封裝膠體112暴露出導電圖案102，且導電圖案102的暴露表面會與封裝膠體112的表面共平面。換句話說，導電圖案102內埋於封膠基板113的表面113b中。暴露的導電圖案102用以連接後續所形成的銲球。接著，於導電圖案102上形成銲球116，以完成本實施例的封裝結構10的製作。

在本實施例的封裝結構的製作方法中，藉由扇出的封裝方式形成重配置層結構以及相對應的銲球墊，因此可依據所欲堆疊的封裝結構的尺寸和銲球布局而調整本實施例封裝結構的銲球墊的布局，因此在封裝堆疊（POP）構造的產品設計上可更有調整彈性。此外，在本實施例中，晶片與線路圖案皆內埋於封膠基板中，因此可減少整體封裝結構的厚度。

圖2A至圖2F為依據本發明另一實施例的封裝結構的製作流程剖面示意圖。在此必須說明的是，下述實施例將沿用前述實施例部分的元件標號與內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

首先，請參照圖2A，進行與圖1A相同的步驟，於導電載板100上形成線路圖案102。線路圖案102可包括第一部分102a與第二部分102b，其中第一部分102a可與後續所形成的導通孔連接，而第二部分102b為晶片的配置處。在圖2A中，第一部分102a位於導電載板100上且圍繞第二部分102b，然而，第一部分102a與第二部分102b的位置僅為示例性的，並不對本發明做任何限制。在其他實施例中，可視導通孔與晶片的配置需求來調整第一部分102a與第二部分102b的位置。

在本實施例中，由於導電載板100為具有導電特性的載板，因此可利用導電載板100作為電鍍電流路徑而直接進行電鍍製程。不需在形成線路圖案102之前於導電載板100上形成額外的種子層以及可省略後續將種子層移除的步驟，因此可簡化製程。

接著，請參照圖2B，提供晶片106。晶片106具有彼此相對的正面106a（主動面（active surface））與背面106b。晶片106的正面106a處具有多個用以使晶片與外部元件電性連接的接墊110。然後，於晶片106與線路結構102的第二部分102b之間形成黏著層108。在本實施例中，可先於晶片106的背面106b上形成黏著層108。接著，將形成有黏著層108的晶片106配置於線路圖案102的第二部分102b上。具體來說，以背面106b朝向第二部分102b的方式將晶片106配置在第二部分102b上，其中背面106上的黏著層108用以使待封裝的晶片106固定於線路圖案102的第二部分102b上。在另一實施例中，可先於線路圖案102的第二部分102b上形成黏著層108。接著，將晶片106配置於貼附有黏著層108的第二部分102b上。具體來說，以背面106b朝向黏著層108的方式將晶片106配置在第二部分102b上，其中第二部分102b上的黏著層108用以使待封裝的晶片106固定於線路圖案102的第二部分102b上。

然後，請參照圖2C，於導電載板100上形成封裝膠體112，其中封裝膠體包覆線路圖案102以及晶片106且暴露晶片106的接墊110。封裝膠體112的形成方法例如是先進行模製製程，以於導電載板100上形成封膠材料。在本步驟中，封膠材料的厚度可高於接墊110的頂面。接著，進行研磨製程，以移除部分封膠材料直至暴露晶片106的接墊110的頂面。在本實施例中，例如是使用平坦研磨器來研磨封裝材料直至暴露接墊110的頂面。藉由此方式，封裝膠體112可共平面地暴露接墊110的頂面。

接著，請參照圖2D，於封裝膠體112中形成開孔101，以暴露導電圖案102的第一部分102a。形成開孔101的方法例如是雷射鑽孔。接著，於開孔101的側壁以及底面上形成導電層103。具體來說，在於開孔101的側壁上以及在暴露的第一部分102a上形成導電層103。導電層103例如是銅層。在本實施例中，導電層103可作為封裝結構中的導通孔（conductive via），用以連接封裝結構的上層線路與下層線路。形成導電層103的方法例如是共形電鍍法（conformal plating）。在本實施例中，導電層103僅形成於開孔101的側壁以及底面上，但本發明不限於此。在另一實施例中，導電層103可延伸至封裝膠體112的頂面上。在本實施例中，封裝膠體112、導電圖案102以及導電層103構成封膠基板113。在本實施例中，可在形成導電層103之後以及在後續形成重配置層結構之前，於導電層103的開孔中填滿絕緣材料105。絕緣材料例如是環氧類材料、聚醯亞胺（polyimide，PI）、防焊漆（solder mask）或其他類似的材料。

之後，請參照圖2E，於封裝膠體112上形成重配置層結構114。具體來說，於封膠基板113的表面113a上形成重配置層結構114。重配置層結構114包括介電層114a以及位於介電層114a中的線路層114b。線路層114b與導電層103以及晶片106的接墊110電性連接，且介電層114a暴露出部分線路層114b。線路層114b的暴露部分可作為銲球墊，用以電性連接另一封裝結構的銲球、晶片或被動元件。在本實施例中，重配置層結構114僅具有一層線路層，但本發明不限於此。在其他實施例中，視實際需求，重配置層結構114可具有多層線路層。

然後，請參照2F，移除導電載板100，以暴露導電圖案102。如圖2C所述，由於導電圖案102與封裝膠體112皆形成於導電載板100的同一個表面上，因此在移除導電載板100之後，封裝膠體112暴露出導電圖案102，且導電圖案102的暴露表面會與封裝膠體112的表面共平面。換句話說，導電圖案102內埋於封膠基板113的表面113b中。暴露的導電圖案102用以連接後續所形成的銲球。接著，於導電圖案102上形成銲球116，以完成本實施例的封裝結構20的製作。

封裝結構10與封裝結構20的結構大致上相同，其差別僅在於封裝結構10的導通孔為導電柱，而封裝結構20的導通孔為位於側壁以及底面上的導電層。

在本實施例的封裝結構的製作方法中，藉由扇出（fan-out）的封裝方式形成重配置層結構以及相對應的銲球墊，因此可依據所欲堆疊的封裝結構的尺寸和銲球布局而調整本實施例封裝結構的銲球墊的布局，因此在封裝堆疊（POP）構造的產品設計上可更有調整彈性。此外，在本實施例中，晶片與線路圖案皆內埋於封膠基板中，因此可減少整體封裝結構的厚度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20‧‧‧封裝結構

100‧‧‧導電載板

101‧‧‧開孔

102‧‧‧導電圖案

102a‧‧‧第一部分

102b‧‧‧第二部分

103‧‧‧導電層

104‧‧‧導電柱

105‧‧‧絕緣材料

106‧‧‧晶片

106a‧‧‧正面

106b‧‧‧背面

108‧‧‧黏著層

110‧‧‧接墊

112‧‧‧封裝膠體

113‧‧‧封膠基板

113a、113b‧‧‧表面

114‧‧‧重配置層結構

114a‧‧‧介電層

114b‧‧‧線路層

116‧‧‧銲球

圖1A至圖1F為依據本發明實施例的封裝結構的製作流程剖面示意圖。 圖2A至圖2F為依據本發明實施例的封裝結構的製作流程剖面示意圖。

Claims (7)

1. 一種封裝結構的製作方法，包括：於導電載板上形成線路圖案；於所述線路圖案的第一部分上形成導電柱；將晶片配置於所述線路圖案的第二部分上；於所述導電載板上形成封裝膠體，以包覆所述線路圖案、所述導電柱以及所述晶片，其中所述封裝膠體暴露出所述導電柱的頂面與所述晶片的接墊的頂面；於所述封裝膠體上形成重配置層結構，所述重配置層結構與所述導電柱及所述接墊電性連接；以及移除所述導電載板。
2. 如申請專利範圍第1項所述的封裝結構的製作方法，其中於所述導電載板上形成所述封裝膠體包括：進行模製製程，以於所述導電載板上形成封膠材料；以及進行研磨製程，以移除部分所述封膠材料直至暴露所述導電柱的頂面與所述接墊的頂面。
3. 如申請專利範圍第1項所述的封裝結構的製作方法，其中在配置所述晶片之前，於所述晶片與所述線路圖案的所述第二部分之間形成黏著層。
4. 一種封裝結構的製作方法，包括：於導電載板上形成線路圖案；將晶片配置於所述線路圖案的第一部分上； 於所述導電載板上形成封裝膠體，以包覆所述線路圖案以及所述晶片，其中所述封裝膠體暴露出所述晶片的接墊的頂面；於所述封裝膠體中形成開孔，以暴露所述導電圖案的第二部分；於所述開孔的側壁以及底面上形成導電層；於所述封裝膠體上形成重配置層結構，所述重配置層結構與所述導電層及所述接墊電性連接；以及移除所述導電載板。
5. 如申請專利範圍第4項所述的封裝結構的製作方法，其中於所述導電載板上形成所述封裝膠體包括：進行模製製程，以於所述導電載板上形成封膠材料；以及進行研磨製程，以移除部分所述封膠材料直至暴露所述接墊的頂面。
6. 如申請專利範圍第4項所述的封裝結構的製作方法，其中在配置所述晶片之前，於所述晶片與所述線路圖案的所述第二部分之間形成黏著層。
7. 如申請專利範圍第4項所述的封裝結構的製作方法，其中在形成所述導電層之後以及形成所述重配置層結構之前，更包括於所述開孔中填滿絕緣材料。