CN110828317B - 封装基板结构与其接合方法 - Google Patents
封装基板结构与其接合方法 Download PDFInfo
- Publication number
- CN110828317B CN110828317B CN201810906876.0A CN201810906876A CN110828317B CN 110828317 B CN110828317 B CN 110828317B CN 201810906876 A CN201810906876 A CN 201810906876A CN 110828317 B CN110828317 B CN 110828317B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- pads
- adhesive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
本发明提供一种封装基板结构,包括第一基板、第二基板、多个导电柱以及黏着层。第一基板包括多个盲孔以及多个接垫。这些盲孔以及这些接垫设置于第一基板上,且填入这些盲孔。第二基板相对于第一基板设置。各导电柱位于第一基板与第二基板之间,电性连接各接垫以及第二基板,且各导电柱填满各盲孔。黏着层设置于第一基板与第二基板之间,且黏着层填满这些导电柱之间的间隙。一种封装基板结构的接合方法也被提出。
Description
技术领域
本发明涉及一种封装技术,尤其涉及一种封装基板结构与其接合方法。
背景技术
随着半导体封装技术的演进,半导体装置(semiconductor device)已开发出不同的封装方式,例如:打线式(wire bonding)、覆晶式(flip chip)或混合式(hybrid,即覆晶式配合打线式)。在追求高效能及缩小封装体积的过程中,细线路的体积愈趋精细化,阻值会愈加地提高,进而降低效能。
目前已有使用铜结构制作细线路以降低阻值,并进行接合的封装技术。然而,现行铜接合所能达到的实施条件为温度300℃至450℃且需高达300MPa的压力,且接合后通常需要退火处理。此外,于接合前,铜结构的表面需要良好清洁且须通过化学研磨制程(chemical-mechanical planarization,CMP)以得到平整的表面,因此制程复杂,且无法减少制造成本。另外,于基板上制作细线路时可能产生非对称结构造成基板材料翘曲的问题,从而有制造良率不佳的问题。
发明内容
本发明是针对一种封装基板结构,适于进行低温接合组装,并具有良好的接合强度以及接合质量。
本发明是针对一种封装基板结构的接合方法,适于降低制程的需求,并减少制造成本、提升制造良率以及提升封装基板结构的质量。
根据本发明的实施例,封装基板结构包括第一基板、第二基板、多个导电柱以及黏着层。第一基板包括多个盲孔设置于第一基板上,以及多个接垫设置于第一基板上,且填入盲孔。第二基板相对第一基板设置。各导电柱位于第一基板与第二基板之间,电性连接各接垫以及第二基板,且各导电柱填满各盲孔。黏着层设置于第一基板与第二基板之间,且黏着层填入于导电柱之间的间隙。
在根据本发明的实施例的封装基板结构中,上述的各接垫与各盲孔共形。
在根据本发明的实施例的封装基板结构中,上述的黏着层包括非光敏黏合剂或光敏黏合剂的其中一者。
在根据本发明的实施例的封装基板结构中,上述的封装基板结构还包括高分子黏合层设置于黏着层上。黏着层以及高分子黏合层填入于这些导电柱之间的间隙。
根据本发明的实施例,封装基板结构的接合方法,其包括以下步骤。提供第一基板,在第一基板上形成多个盲孔。设置多个接垫于第一基板上,各接垫填入各盲孔。提供第二基板,第二基板设置于载板上。形成多个导电柱于第二基板上。设置黏着层于第一基板与第二基板之间,且黏着层填满这些导电柱之间的间隙。压合这些导电柱于第二基板上,以使各导电柱电性连接各接垫并填满各盲孔。以及,移除该载板。
在根据本发明的实施例的封装基板结构的接合方法中,上述的在第一基板中形成这些盲孔的步骤包括,提供第一基底并在第一基底上形成介电材料。以及,图案化介电材料以形成具有这些盲孔的介电层,并暴露出部分第一基底。
在根据本发明的实施例的封装基板结构的接合方法中,上述的设置这些接垫于第一基板上的步骤包括,形成金属界面层于介电层上,并填入这些盲孔。形成覆盖金属界面层的图案化保护层,以暴露出填入这些盲孔中的部分金属界面层。自暴露出的部分金属界面层形成这些接垫。以及,移除图案化保护层以及图案化保护层所覆盖的金属界面层。
在根据本发明的实施例的封装基板结构的接合方法中,上述的封装基板结构的接合方法还包括,形成一凹槽于各接垫上,且各导电柱电性连接各凹槽。
在根据本发明的实施例的封装基板结构的接合方法中,上述的封装基板结构的接合方法还包括,设置高分子黏合层于黏着层上。黏着层以及高分子黏合层填入于导电柱之间的间隙,利用高分子黏着层更有效与第一基板接合。
基于上述,本发明的封装基板结构及其接合方法,能在第一基板压合至第二基板前,设置黏着层于第一基板与第二基板之间。在压合后,黏着层可以填满第一基板与第二基板之间的间隙,并填满多个导电柱之间的间隙,以达到密封保护的效果、良好的接合强度以及接合质量。此外,在压合期间,本发明的导电柱与接垫之间于接触时能产生一应力集中点,故能有效降低压合的制程温度和压力,适于进行低温接合组装。本发明的封装基板结构的接合方法,相较于现有的接合技术,可减少非对称结构造成基板材料翘曲的问题,提升制造良率并降低制程的需求、减少制造成本、提升封装基板结构的质量与可靠度。另外,导电柱还可以填满盲孔,并与接垫达成良好的电性连接,使封装基板结构具有优良的电气特性,进一步提升封装基板结构的质量。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1A至图1H是本发明一实施例的一种封装基板结构的接合方法中第一基板的制造流程剖面示意图。
图2A至2C是本发明一实施例的一种封装基板结构的接合方法中压合流程的剖面示意图。
图3A是本发明一实施例的接垫的局部放大剖面示意图。
图3B是本发明另一实施例的接垫的局部放大剖面示意图。
图3C是本发明另一实施例的金属界面层的局部放大剖面示意图。
图3D是本发明另一实施例的接垫的局部放大剖面示意图。
图4A是本发明一实施例的黏着层的剖面示意图。
图4B是本发明另一实施例的黏着层的剖面示意图。
图4C是本发明另一实施例的黏着层的剖面示意图。
图4D是本发明另一实施例的黏着层的剖面示意图。
图5是本发明又一实施例的黏着层的剖面示意图。
图6是本发明另一实施例的第二基板的剖面示意图。
图7是本发明又一实施例的第二基板的剖面示意图。
附图标号说明:
10:封装基板结构;
100:第一基板;
110:第一基底;
120:线路层;
130:介电层;
130’:介电材料;
132:盲孔;
140:金属界面层;
142、142A、142B:接垫;
144:凹槽;
150:图案化保护层;
210:第二基板;
220:导电柱;
230:载板;
300、300’、300A、300B、300C、310:黏着层;
320:高分子黏合层。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同组件符号在附图和描述中用来表示相同或相似部分。
下文列举一些实施例并配合所附附图来进行详细地说明,但所提供的实施例并非用以限制本发明所涵盖的范围。此外,附图仅以说明为目的,并未依照原尺寸作图。为了方便理解,下述说明中相同的组件将以相同的符号标示来说明。
另外,关于文中所使用的“第一”、“第二”等用语,并非表示顺序或顺位的意思,应知其是为了区别以相同技术用语描述的组件或操作。
其次,在本文中所使用的用词“包含”、“包括”、“具有”等等,均为开放性的用语;也就是指包含但不限于。
再者,在本文中所使用的用词“接触”、“相接”、“接合”等等,如无特别说明,则可代表直接接触或者通过其他膜层间接地接触。
图1A至图1H是本发明一实施例的一种封装基板结构的接合方法中第一基板的制造流程剖面示意图。请参考图1A至图1C,在本实施例中,首先提供第一基板100,并在第一基板100中形成多个盲孔132(示出于图1C中)。详细而言,请先参考图1A,在第一基板100中形成多个盲孔132的步骤包括先提供第一基底110。第一基底110的材料可包括玻璃、陶瓷、高分子材料或硅,例如是多晶硅(poly-silicon)、碳化硅(silicon carbide,SiC)、石墨烯(graphene)、氮化铝(aluminium nitride,AlN)或其他适用材质,但不以此为限制。在本实施例中,第一基底110例如是两面皆有线路的多积层基板为例,但本发明不以此为限。
在本实施例中,第一基板100例如是具有线路层120的多积层基板。举例而言,线路层120设置于第一基底110上。如图1A所示,线路层120例如是多层堆栈的重配置线路层。重配置线路层可为由绝缘层、配置在绝缘层的相对两侧的两图案化线路及贯穿绝缘层并连通至两图案化线路的导电孔所构成的多层线路,也可为单层线路或具有其他组成方式的多层线路,但本发明不以此为限。在其他实施例中,第一基板100也可以为不具有线路层的载板。
接着,请参考图1B,在第一基底110上形成介电材料130’。介电材料130’包括无机材料(例如:氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆栈层)、有机材料(例如:聚酰亚胺(polyimide,PI)、聚苯恶唑(polybenzoxazole,PBO)、硅利康(silicone)、环氧树脂(epoxy)、苯并环丁烯(benzocyclobutene,BCB)等其他合适的材料、或上述至少二种材料的堆栈层)、或其他合适的材料、或上述的组合。
接着,请参考图1C,对介电材料130’进行图案化以形成具有多个盲孔132的介电层130。举例而言,于介电材料130’上形成图案化罩幕层(未示出)。之后,以图案化罩幕层为罩幕,进行微影制程,以于介电层130中形成多个盲孔132。盲孔132暴露出部分第一基底110的表面。
然后,请先参考图1G,设置多个接垫142于第一基板100上,且各接垫142填入各盲孔132。详细而言,本实施例中设置多个接垫142于第一基板100上的步骤包括,首先,请参考图1D,形成金属界面层140于图案化后的介电层130上,并填入多个盲孔132。金属接口层140可以共形地(conformally)覆盖图案化厚的介电层130。在本实施例中,金属界面层140可以是晶种层(seed layer),其材料包括金属材料、金属氮化物、金属硅化物或其组合。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金,但本发明不以此为限。金属界面层140的形成方法包括物理气相沉积法、化学气相沉积法、电镀制程或化学镀(electroless plating)制程,所述物理气相沉积法可例如是溅镀法或蒸镀法,但本发明不以此为限。
接着,请参考图1E,形成覆盖金属界面层140的图案化保护层150。详细而言,于金属界面层140上形成保护材料(未示出)。之后,于保护材料上形成图案化罩幕层(未示出)。接着,以图案化罩幕层为罩幕,进行微影制程,以图案化保护材料形成图案化保护层150。在本实施例中,图案化保护层150暴露出填入多个盲孔132中的部分金属界面层140,但本发明不以此为限,可以视使用者于设计上的需求进行调整。图案化保护层150的材料包括感旋光性光阻材料、聚酰亚胺、或是聚苯恶唑(PBO)、硅利康、环氧树脂、苯并环丁烯(BCB)或其他合适的材料、或上述的组合,但本发明不以此为限。
在其他实施例中,也可不使用图案化罩幕层就直接图案化保护材料,譬如使用光可成像介电(photoimageable dielectric,PID)材料作为图案化保护材料,即可通过曝光与显影而形成图案化保护层150。
之后,请参考图1F,可先移除图案化罩幕层,再进行电镀制程或化学镀制程,以自暴露出的部分金属界面层140形成接垫142。在本实施例中,接垫142的材料与金属界面层140相同,包括金属材料。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。顺带一提的是,于形成接垫142后,金属界面层140可视为接垫142的一部分,因此,图1F中并未示出被图案化保护层150所暴露出的金属接口层140。
然后,请参考图1G,移除图案化保护层150以及图案化保护层150所覆盖的金属界面层140。在本实施例中,移除图案化保护层150的方法包括剥除或灰化(ashing),所述灰化包括等离子灰化,但本发明不以此为限。移除金属界面层140的方法包括蚀刻制程,所述蚀刻制程包括湿式蚀刻制程。所述湿式蚀刻制程可例如是氢氟酸(HF)、稀释氢氟酸(DHF)或是缓冲氧化蚀刻液(buffered oxide etch,BOE),但本发明不以此为限。至此,已大致完成第一基板100的制作。
在其他实施例中,还可选择性地设置一层黏着层300’于完成后的第一基板100上。请参考图1G及1H,在本实施例中,于完成第一基板100的制作后,可将黏着层300’设置于介电层130上并环绕多个接垫142。具体而言,黏着层300’不覆盖多个接垫142,且位于多个接垫142之间的间隙。在上述的设计下,黏着层300’可在进行后续的压合制程前先填入接垫之间142,以提供各接垫142良好的保护,并提供良好的接合强度以及可靠度。
图2A至2C是本发明一实施例的一种封装基板结构的接合方法中压合流程的剖面示意图。在完成图1G的第一基板100之后,请参考图2A。首先,提供第二基板210。具体而言,第二基板210设置于载板230上。在本实施例中,第二基板210举例可为晶圆或多积层线路基板,但本发明不以此为限。
接着,在本实施例中,先形成多个导电柱220于第二基板210。导电柱220与第二基板210电性连接。导电柱220可为电镀凸块或结线凸块,其材料与接垫142可以相同,包括金属材料。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。
接着,在本实施例中,设置黏着层300于第一基板100与第二基板210之间,且黏着层300填入于导电柱220之间的间隙。在此须说明的是,图2A所示的黏着层300与图1H所示的黏着层300’的材料可以相同,且具有相似的效果。在本实施例中,黏着层300’、300A的材料包括非光敏黏合剂或光敏黏合剂的其中一者。所述非光敏黏合剂包括环氧树脂、丙烯酸系树脂、聚酰亚胺(PI)、聚苯恶唑(PBO)、硅利康、环氧树脂、苯并环丁烯(BCB)、或其他合适的材料。黏着层300、300’可以视使用者于设计上的需求进行调整,而不特别限定是先形成于第一基板100或第二基板210上。以下将以黏着层300形成于第二基板210上为例进行说明。
在本实施例中,黏着层300是一层覆盖第二基板210膜层。详细而言,黏着层300填满多个导电柱220之间的间隙但不覆盖各导电柱220,但本发明不以此为限。之后,将多个导电柱220与对应的多个接垫142对准。
然后,请参考图2B及图2C,压合多个导电柱220至多个接垫142,以使各导电柱220电性连接各接垫142并填满各盲孔132。如图2B所示,首先将第一基板100与第二基板210接合,以使各导电柱220抵压至各接垫142。接着,如图2C所示,压合第一基板100与第二基板210。压合后,导电柱220可以填满盲孔132并完成与接垫142的电性连接。黏着层300可以填满第一基板100与第二基板210之间的间隙,并填入于多个导电柱220之间的间隙,以达到密封保护导电柱220与接垫142的效果,以及提供第一基板100与第二基板210之间良好的接合强度及接合质量。
最后,请继续参考图2B及图2C,移除载板230。至此,已完成封装基板结构10的接合。
值得注意的是,在本实施例中,压合的温度可以小于200℃,且可以在常压的环境下进行。相较于现有的铜对铜进行接合的制程,本实施例的导电柱220在接触到填入盲孔132中的接垫142之后,导电柱220与接垫142之间产生一应力集中点,因此能有效降低压合的温度,并能降低接合所需的力量。此外,于接合前,导电柱220的表面不须先进行清洁,也不需通过化学研磨制程使其表面平坦。另外,于接合后,封装基板结构10也不需经过额外的退火处理。因此,本实施例的接合方法可减少非对称结构造成基板材料翘曲的问题,提升制造良率并降低制程的需求、减少制造成本、提升封装基板结构10的质量与可靠度。
简言之,本发明的封装基板结构10的接合方法,能在第一基板100压合至第二基板210前,设置黏着层300于第一基板100与第二基板210之间。在压合后,黏着层300可以填满第一基板100与第二基板210之间的间隙,并填入于多个导电柱220之间的间隙,以达到密封保护导电柱220与接垫142的效果,以及第一基板100与第二基板210之间良好的接合强度及接合质量。此外,在压合期间,本发明的导电柱220与接垫142之间于接触时能产生一应力集中点,故能有效降低压合的制程温度和压力,适于进行低温接合组装。因此,本发明的封装基板结构10的接合方法可减少非对称结构造成基板材料翘曲的问题,提升制造良率并降低制程的需求、减少制造成本、提升封装基板结构10的质量与可靠度。另外,导电柱220可以填满盲孔132,并与接垫142达成良好的电性连接,还可使封装基板结构10具有优良的电气特性,进一步提升封装基板结构10的质量。
在结构上,请参考图2B,本实施例的封装基板结构10包括第一基板100、第二基板210相对第一基板100设置、多个导电柱220以及黏着层300。在本实施例中,第一基板100包括多个盲孔132以及多个接垫142。这些盲孔132以及这些接垫142设置于第一基板100上,且填入多个盲孔132。各导电柱220位于第一基板100与第二基板210之间,电性连接各接垫142以及第二基板210,且各导电柱220填满各盲孔132。黏着层300设置于第一基板100与第二基板210之间,且黏着层300填满第一基板100与第二基板210之间的间隙,并填入于多个导电柱220之间的间隙。
简言之,本发明的封装基板结构10的黏着层300可以设置于第一基板100与第二基板210之间,并填入于多个导电柱220之间的间隙。因此可以达到密封保护导电柱220与接垫142的效果,以及提供第一基板100与第二基板210之间良好的接合强度及接合质量。另外,本发明的导电柱220与接垫142之间于接触时能产生一应力集中点,故能有效降低压合的制程温度和压力,适于进行低温接合组装。此外本发明的导电柱220与接垫142之间于接触时能填满盲孔132,并与接垫142达成良好的电性连接,可使封装基板结构10具有优良的电气特性,进一步提升封装基板结构10的质量。
在此必须说明的是,下述实施例沿用前述实施例的组件标号与部分内容,其中采用相同的标号来表示相同或近似的组件,关于省略了相同技术内容的部分说明可参考前述实施例,下述实施例中不再重复赘述。
图3A是本发明一实施例的接垫的局部放大剖面示意图。在此需说明的是,图3A所示出的是导电柱220对准接垫142后,进行压合前的示意图。此外,为了方便说明,图3A仅示意性地示出第一基板100的介电层130,而省略示出第一基底及线路层。
在本实施例中,图3A所示的黏着层300与图2B所示的黏着层300相同,没有覆盖导电柱220。具体而言,黏着层300环绕该些导电柱220并填入于该些导电柱220之间的间隙,但本发明不以此为限。各盲孔132的壁面为倾斜面,且各盲孔132与第一基底110交接处的孔径小于各盲孔132远离第一基底110交接处的孔径,但本发明不以此为限。
在本实施例中,接垫142通过电镀制程或化学镀制程,自暴露出的部分金属界面层140(示出于图1F)形成,并与盲孔132共形。举例而言,接垫142是共形地覆盖部分图案化的介电层130并填入盲孔132。接垫142的一部分填入盲孔132,而另一部分覆盖介电层130的表面,但本发明不以此为限。
通过上述的设计,本发明的导电柱220与接垫142之间于接触时能产生一应力集中点,故能有效降低压合的制程温度和压力,适于进行低温接合组装。此外,本发明的黏着层300设置于第一基板100与第二基板210之间的间隙。因此在后续的压合制程后,能达到密封保护的导电柱220与接垫142的效果,以及提供第一基板100与第二基板210之间良好的接合强度以及接合质量,更具有优良的电气特性。
图3B是本发明另一实施例的接垫的局部放大剖面示意图。请参考图3A及图3B,本实施例的接垫142A与图3A的接垫142相似,主要的差异在于:各接垫142A具有凹槽144(dimple),且各导电柱220电性连接各凹槽144。举例而言,凹槽144的形成方法包括,先通过电镀制程或化学镀制程,形成块状接垫(未示出)。接着再通过蚀刻制程图案化块状接垫,以形成具有凹槽144的接垫142A。在本实施例中,各凹槽144可以对应各盲孔132形成,但本发明不以此为限。各导电柱220可以分别对准对应的凹槽144,并电性连接对应的凹槽144。通过上述的设计,本实施例的接垫142A可获致与上述实施例相同的效果。
图3C是本发明另一实施例的金属界面层的局部放大剖面示意图。请参考图3A及图3C,本实施例的金属界面层140与图3A的接垫142相似,主要的差异在于:不通过电镀制程或化学镀制程,直接以暴露出的部分金属界面层140作为接垫,且金属界面层140与盲孔132共形。通过上述的设计,本实施例的金属界面层140可获致与上述实施例相同的效果。
图3D是本发明另一实施例的接垫的局部放大剖面示意图。请参考图3A及图3D,本实施例的接垫142B与图3A的接垫142相似,主要的差异在于:接垫142B设置于第一基底110上,是一层设置于介电层130上的图案化膜层,且填入多个盲孔132。接垫142B具有平坦的表面。举例而言,接垫142B的形成方法包括,物理气相沉积法、化学气相沉积法、电镀制程或化学镀(electroless plating)制程,所述物理气相沉积法可例如是溅镀法或蒸镀法。各导电柱220抵接至接垫142B的平坦的表面并电性连接接垫142B。通过上述的设计,本实施例的导电柱220与接垫142B可以不通过对准而直接进行压合,以进一步地降低制程的需求。
图4A是本发明一实施例的黏着层的剖面示意图。请参考图2A及图4A,本实施例的黏着层300与图2A的黏着层300相同。在本实施例中,多个导电柱220形成于第二基板210上,且导电柱220与第二基板210电性连接。黏着层300设置于第二基板210上并填入于多个导电柱220之间的间隙,而没有覆盖导电柱220。黏着层300包括非光敏黏合剂,所述非光敏黏合剂包括环氧树脂、丙烯酸系树脂、聚酰亚胺(PI)、聚苯恶唑(PBO)、硅利康、环氧树脂、苯并环丁烯(BCB)。通过上述的设计,本实施例的黏着层300设置于第一基板100与第二基板210之间,且填入于多个导电柱220之间的间隙。因此在后续的压合制程后,能达到密封保护接点(例如导电柱与接垫)的效果,以及基板之间良好的接合强度以及接合质量,更具有优良的电气特性。
图4B是本发明另一实施例的黏着层的剖面示意图。请参考图4A及图4B,本实施例的黏着层300A与图4A的黏着层300相似,主要的差异在于:黏着层300A可以是底填胶层(underfill layer),且共形地覆盖多个导电柱220以及第二基板210,并填入于多个导电柱220之间的间隙。通过上述的设计,本实施例的黏着层300A可获致与上述实施例相同的效果。顺带一提的是,于压合后,覆盖各导电柱220的部分黏着层300A可大致地从各导电柱220与对应的各接垫142的交接处被排开。因此,黏着层300A不会实质地影响导电柱220与接垫142之间的电性连接。
图4C是本发明另一实施例的黏着层的剖面示意图。请参考图4A及图4C,本实施例的黏着层300B与图4A的黏着层300相似,主要的差异在于:黏着层300B环绕多个导电柱220并填入于多个导电柱220之间的间隙,且与多个导电柱220共平面,以暴露出导电柱220。通过上述的设计,本实施例的黏着层300B可获致与上述实施例相同的效果。
图4D是本发明另一实施例的黏着层的剖面示意图。请参考图4A及图4D,本实施例的黏着层300C与图4A的黏着层300相似,主要的差异在于:黏着层300C覆盖导电柱220。具体而言,黏着层300C完全地包覆多个导电柱220并填入于多个导电柱220之间的间隙,且黏着层300C的厚度大于导电柱220的厚度。通过上述的设计,本实施例的黏着层300C可获致与上述实施例相同的效果。
图5是本发明又一实施例的黏着层的剖面示意图。请参考图4A及图5,本实施例的黏着层310与图4A的黏着层300相似,主要的差异在于:黏着层310没有填满这些导电柱220之间的间隙。具体而言,黏着层310设置于第二基板210上,环绕多个导电柱220并填入多个导电柱220之间的间隙,且黏着层310与导电柱220之间存在空隙。在本实施例中,黏着层310包括光敏黏合剂,所述光敏黏合剂包括环氧树脂、丙烯酸系树脂、聚酰亚胺(PI)、聚苯恶唑(PBO)、硅利康、环氧树脂、苯并环丁烯(BCB)。在形成黏着层310的方法包括,先设置一层黏着材料(未示出)并覆盖多个导电柱220以及第二基板210。接着,于黏着材料上形成图案化罩幕层(未示出)。之后,以图案化罩幕层为罩幕,进行微影制程,以图案化黏着材料形成黏着层310,并去除覆盖多个导电柱220上的多余黏着材料以及部分环绕并接触多个导电柱220的黏着材料。通过上述的设计,本实施例的黏着层310除了可获致与上述实施例相同的效果,可更进一步地去除多余的黏着材料,减少对接点(例如导电柱与接垫)的电性连接的干扰,具有优良的电气特性。
图6是本发明另一实施例的第二基板的剖面示意图。请参考图4A及图6,本实施例的第二基板210上还设置高分子黏合层320于黏着层300上。在本实施例中,黏着层300包括非光敏黏合剂,但本发明不以此为限。在其他实施例中,黏着层也可为光敏黏合剂。黏着层300设置于第二基板210上,且环绕多个导电柱220并填入于多个导电柱220之间的间隙。高分子黏合层320重叠于黏着层300,并填入于多个导电柱220之间的间隙。在本实施例中,高分子黏合层320为使用分子接合技术(molecular bonding technology,MBT)的黏合剂。详细而言,高分子黏合层为缓冲层(buffer layer)混合纳米接合材料(nano bondingmaterial)的聚合物,包括含硅烷偶合剂(silane)聚合物等。由于高分子黏合层320不会沾黏金属材料,且具有与非金属材料良好的接着力,因此可通过涂布法或喷涂法,将高分子黏合层320整面的覆盖黏着层300以及多个导电柱220。通过上述的设计,黏着层300可以利用高分子黏合层320以更有效与第一基板100(例如图2C所示)接合。另外,本实施例的高分子黏合层320可以简单的方式设置,且高分子黏合层320不会覆盖导电柱220,因此适于降低制程的需求。此外,高分子黏合层320不会影响导电柱220,因此可以减少对接点(例如导电柱与接垫)的电性连接的干扰,具有优良的电气特性。
图7是本发明又一实施例的第二基板的剖面示意图。请参考图1H及图7,本实施例的第二基板210上不包括黏着层或高分子黏合层,而是将黏着层300’(示出于图1H)设置于第一基板100上。通过上述的设计,本实施例的第二基板210压合设置于第一基板100上的黏着层300’可获致与上述实施例相同的效果。
综上所述,本发明的封装基板结构及其接合方法,能在第一基板压合至第二基板前,设置黏着层于第一基板与第二基板之间。在压合后,黏着层可以填满第一基板与第二基板之间的间隙,并填满多个导电柱之间的间隙,以达到密封保护导电柱与接垫的效果,以及第一基板与第二基板之间良好的接合强度以及接合质量。此外,在压合期间,本发明的导电柱与接垫之间于接触时能产生一应力集中点,故能有效降低压合的制程温度和压力,适于进行低温接合组装。本发明的封装基板结构的接合方法,相较于现有的接合技术,不须先对基板的导电柱进行清洁,也不需通过化学研磨制程使其表面平坦。另外,于接合后,封装基板结构也不需经过额外的退火处理。因此,本发明的接合方法可减少非对称结构造成基板材料翘曲的问题,提升制造良率并降低制程的需求、减少制造成本、提升封装基板结构的质量与可靠度。另外,导电柱还可以填满盲孔,并与接垫达成良好的电性连接,使封装基板结构具有优良的电气特性,进一步提升封装基板结构的质量。此外,本发明的封装基板结构还可包括使用高分子黏合层,进一步提供良好的接合强度且避免减少对接点的电性连接的干扰,因此具有优良的电性特性,更进一步提升封装基板结构的质量。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种封装基板结构,其特征在于,包括:
第一基板,包括:
多个盲孔,设置于所述第一基板上;以及
多个接垫,设置于所述第一基板上,且填入所述多个盲孔;
第二基板,相对所述第一基板设置:
多个导电柱,各所述导电柱位于所述第一基板与所述第二基板之间,电性连接各所述接垫以及所述第二基板,且各所述导电柱填满各所述盲孔;
黏着层,设置于所述第一基板与所述第二基板之间,且所述黏着层填入于所述多个导电柱之间的间隙;以及
高分子黏合层设置于所述黏着层上,所述黏着层以及所述高分子黏合层填入于所述多个导电柱之间的间隙,其中所述高分子黏合层与所述黏着层或所述第一基板具有良好接着力,且减少所述多个导电柱与所述多个接垫的电性连接的干扰。
2.根据权利要求1所述的封装基板结构,其特征在于,各所述接垫与各所述盲孔共形。
3.根据权利要求1所述的封装基板结构,其特征在于,各所述接垫具有凹槽,且各所述导电柱电性连接各所述凹槽。
4.根据权利要求1所述的封装基板结构,其特征在于,所述黏着层包括非光敏黏合剂或光敏黏合剂的其中一者。
5.一种封装基板结构的接合方法,其特征在于,包括:
提供第一基板,在所述第一基板上形成多个盲孔;
设置多个接垫于所述第一基板上,各所述接垫填入各所述盲孔;
提供第二基板,所述第二基板设置于载板上;
形成多个导电柱于所述第二基板上;
设置黏着层于所述第一基板与所述第二基板之间,且所述黏着层填入于所述多个导电柱之间的间隙;
设置高分子黏合层于所述黏着层上,且所述高分子黏合层填入于所述多个导电柱之间的间隙,其中所述高分子黏合层与所述黏着层或所述第一基板具有良好接着力,且减少所述多个导电柱与所述多个接垫的电性连接的干扰;
压合所述多个导电柱至所述多个接垫,以使各所述导电柱电性连接各所述接垫并填满各所述盲孔;以及
移除所述载板。
6.根据权利要求5所述的封装基板结构的接合方法,其特征在于,在所述第一基板中形成所述多个盲孔的步骤包括:
提供第一基底并在所述第一基底上形成介电材料;以及
图案化所述介电材料以形成具有所述多个盲孔的介电层,并暴露出部分所述第一基底。
7.根据权利要求6所述的封装基板结构的接合方法,其特征在于,设置所述多个接垫于所述第一基板上的步骤包括:
形成金属界面层于所述介电层上,并填入所述多个盲孔;
形成覆盖所述金属界面层的图案化保护层,以暴露出填入所述多个盲孔中的部分所述金属界面层;
自暴露出的部分所述金属界面层形成所述多个接垫;以及
移除所述图案化保护层以及所述图案化保护层所覆盖的所述金属界面层。
8.根据权利要求7所述的封装基板结构的接合方法,其特征在于,还包括:
形成凹槽于各所述接垫上,且各所述导电柱电性连接各所述凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810906876.0A CN110828317B (zh) | 2018-08-10 | 2018-08-10 | 封装基板结构与其接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810906876.0A CN110828317B (zh) | 2018-08-10 | 2018-08-10 | 封装基板结构与其接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110828317A CN110828317A (zh) | 2020-02-21 |
CN110828317B true CN110828317B (zh) | 2021-08-10 |
Family
ID=69541060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810906876.0A Active CN110828317B (zh) | 2018-08-10 | 2018-08-10 | 封装基板结构与其接合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110828317B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326241B1 (en) * | 1997-12-29 | 2001-12-04 | Visteon Global Technologies, Inc. | Solderless flip-chip assembly and method and material for same |
CN101578698A (zh) * | 2007-01-10 | 2009-11-11 | 日立化成工业株式会社 | 电路部件连接用粘接剂及使用该粘接剂的半导体装置 |
CN102361024A (zh) * | 2011-01-13 | 2012-02-22 | 日月光半导体制造股份有限公司 | 半导体封装、基板及基板制造方法 |
CN102549091A (zh) * | 2009-09-16 | 2012-07-04 | 住友电木株式会社 | 粘合膜、多层电路基板、电子部件和半导体装置 |
US20150187734A1 (en) * | 2013-12-30 | 2015-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with Die Stack Including Exposed Molding Underfill |
CN108022897A (zh) * | 2016-11-01 | 2018-05-11 | 财团法人工业技术研究院 | 封装结构及其制作方法 |
-
2018
- 2018-08-10 CN CN201810906876.0A patent/CN110828317B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326241B1 (en) * | 1997-12-29 | 2001-12-04 | Visteon Global Technologies, Inc. | Solderless flip-chip assembly and method and material for same |
CN101578698A (zh) * | 2007-01-10 | 2009-11-11 | 日立化成工业株式会社 | 电路部件连接用粘接剂及使用该粘接剂的半导体装置 |
CN102549091A (zh) * | 2009-09-16 | 2012-07-04 | 住友电木株式会社 | 粘合膜、多层电路基板、电子部件和半导体装置 |
CN102361024A (zh) * | 2011-01-13 | 2012-02-22 | 日月光半导体制造股份有限公司 | 半导体封装、基板及基板制造方法 |
US20150187734A1 (en) * | 2013-12-30 | 2015-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with Die Stack Including Exposed Molding Underfill |
CN108022897A (zh) * | 2016-11-01 | 2018-05-11 | 财团法人工业技术研究院 | 封装结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110828317A (zh) | 2020-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210134674A1 (en) | Semiconductor components having conductive vias with aligned back side conductors | |
US10943873B2 (en) | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same | |
US8273657B2 (en) | Method for manufacturing a semiconductor apparatus having a through-hole interconnection | |
KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
US8941238B2 (en) | Semiconductor device | |
US10756050B2 (en) | Package structure and bonding method thereof | |
JP2010045371A (ja) | 導電性保護膜を有する貫通電極構造体及びその形成方法 | |
KR20190021127A (ko) | 반도체 소자 | |
JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
KR102511808B1 (ko) | 반도체 디바이스 및 제조 방법 | |
CN112992841A (zh) | 线路基板 | |
CN110875201B (zh) | 晶圆级封装方法以及封装结构 | |
CN109712953B (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN110828317B (zh) | 封装基板结构与其接合方法 | |
TWI697078B (zh) | 封裝基板結構與其接合方法 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP5751131B2 (ja) | 半導体装置及びその製造方法 | |
CN113539862A (zh) | 一种集成多器件的封装方法及封装结构 | |
CN113937018A (zh) | 晶圆级封装方法以及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |