CN101542719A - 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板 - Google Patents

倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板 Download PDF

Info

Publication number
CN101542719A
CN101542719A CNA2008800005239A CN200880000523A CN101542719A CN 101542719 A CN101542719 A CN 101542719A CN A2008800005239 A CNA2008800005239 A CN A2008800005239A CN 200880000523 A CN200880000523 A CN 200880000523A CN 101542719 A CN101542719 A CN 101542719A
Authority
CN
China
Prior art keywords
resin
lamination
semiconductor package
flip
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800005239A
Other languages
English (en)
Other versions
CN101542719B (zh
Inventor
橘贤也
和田雅浩
畑尾卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101542719A publication Critical patent/CN101542719A/zh
Application granted granted Critical
Publication of CN101542719B publication Critical patent/CN101542719B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C08L101/12—Compositions of unspecified macromolecular compounds characterised by physical features, e.g. anisotropy, viscosity or electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种倒装芯片半导体封装件用接合体，在该接合体中，通过抑制或减少裂纹或剥离将可靠性提高，并通过提高电路基板内层电路的设计自由度将电感降低。本发明的倒装芯片半导体封装件用接合体包括具有芯层和积层的电路基板、利用金属凸块连接电路基板的半导体元件以及填充半导体元件和电路基板之间的密封树脂组合物，其中，密封树脂组合物的固化物的玻璃化转变温度为80－150℃，室温至玻璃化转变温度内的线性膨胀系数为15－35ppm/℃，积层的固化物的玻璃化转变温度为170℃以上；玻璃化转变温度以下的面内方向的线性膨胀系数为40ppm/℃以下，且在芯层的至少一面的积层上设置有堆叠通孔。

Description

倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板
技术领域
本发明涉及半导体封装件，特别是涉及倒装芯片半导体封装件(flip-chip semiconductor package)。
背景技术
近年来对更轻质和更薄化以及高效能的电子器件的需求致使电子部件的致密集成和电子部件的致密安装，与从前相比，电子器件中所用的半导体封装件变得越来越小。
由于将具有传统引线框结构的半导体封装件尺寸缩减的能力有限，最近提出了在电路基板上安装半导体元件的如球栅阵列封装件(BGA)和芯片尺寸封装件(CSP)的表面安装型半导体封装件。在这些半导体封装件中，连接安装在BGA上的半导体元件和电路基板的方法，已知有引线键合、TAB(带状自动化粘合)和倒装芯片(FC)等方法，然而，近来大量提出了BGA或CSP结构体，其采用在半导体封装件微型化中有效用的倒装芯片连接。
由于倒装芯片连接安装所需面积较少，倒装芯片连接的安装方法优于引线键合。由于电路配线较短，倒装芯片安装的特征在于其具有良好的电特性。对于高度要求小型化和薄型化的便携式器件的电路，以及对于电气特性高度重视的高频率电路等而言，倒装芯片安装是一种优异的连接方法。
在倒装芯片安装中一般使用具有芯层和积层(build-up layer)的内插器(interposers)连接半导体元件。在内插器中，为了处理更高密度的安装以及满足工作频率(operating frequency)高速化的需求，提出使用薄型积层内插器(build-up interpose)，其中，通过形成薄芯层，或采用不设芯层而在树脂等上形成配线图案的积层体作为内插器的无芯结构，从而使内插器整体厚度变薄和层间连接长度变短以处理高频率(如专利文件1)。
另外，采用内插器积层中垂直方向的连续连接(即堆叠通孔连接)处理更高频率的传送。堆叠通孔是在各层(plurality of stages)上直线堆叠通孔而成，其能够缩短配线间的距离，从而有效地降低电感(inductance)(如专利文件2)。
在倒装芯片安装型半导体封装件中，通常在半导体元件与电路基板之间的空隙填充强化树脂组合物(底填料(underfill))以确保半导体元件、电路基板和金属凸块等之间的连接部的可靠性。环氧树脂等的热固性树脂过去被广泛用作底填料材料。
在这些半导体器件中，硅芯片的功能面(functioning surfaces)的朝向电路基板一面通过导电材料与电路基板电连接，且硅芯片和电路基板之间的空隙用待固化的热固性树脂组合物填充固化。热固性树脂组合物具有C10-C30直链脂肪族烃化合物，其与热固性树脂化学结合。它们具有高温循环可靠性，而且容许在低温和低剪力下去除硅芯片，而不会对硅芯片或电路基板造成损害(如专利文件3)。
专利文件1：JP特开2006-24842号公报
专利文件2：JP特开2001-35960号公报
专利文件3：JP特开平11-233571号公报
发明内容
本发明要解决的课题
然而，上述文件中提及的现有技术仍有以下需要改善的空间。
首先，电路基板和半导体元件通常具有不同的线性膨胀系数。电路基板由含有有机树脂的材料组成，其线性膨胀系数大于半导体元件。归因于两者之间不同的线性膨胀系数，具有半导体元件安装在电路基板上的结构的半导体封装件的热滞后(thermal hysteresis)导致电路基板出现翘曲。
翘曲问题还出现在使用不具有芯元件的无芯结构体的薄型积层内插器中。
第二，半导体封装件的温度循环可靠性随所用的电路基板的内层电路结构的不同而有很大的差异。具体而言，可靠性随芯层中贯通孔的数目或积层中堆叠通孔的数目而有明显的变化。
使用内插器的电路基板具有堆叠通孔连接，导致可靠性方面出现问题。
第三，目前使用的半导体元件的构成材料和连接半导体元件与电路基板的金属凸块材料有别于从前使用的那些材料，因此需要设计适于上述这些新材料的新的底填料。出于对环境保护的考虑，无铅构成材料成为构成凸块的主流材料。
上述提及的损害(如出现裂纹)在使用无铅焊料时尤其明显。无铅焊料韧度不足也会导致金属凸块与半导体元件或电路基板之间界面处出现裂纹。
根据以上所述，本发明的目的在于克服现有技术的缺点，特别是，使用具有堆叠通孔的电路基板作为半导体封装件的电路基板时能确切地抑制或减少裂纹或剥离的出现，从而提高可靠性，以及提高电路基板内层电路的设计自由度，由此，提供缩减了内层电路的连接配线的长度和降低了电感的倒装芯片半导体封装件、积层材料和密封树脂组合物。
解决课题的方法
本发明的上述目的通过下列[1]至[11]而实现。
[1]倒装芯片半导体封装件用接合体，其包括：具有芯层和积层的电路基板；经由金属凸块与上述电路基板连接的半导体元件；填充半导体元件和上述电路基板之间的空隙的密封树脂组合物，其特征在于，所述密封树脂组合物的固化物的玻璃化转变温度为60℃-150℃，室温至玻璃化转变温度的线性膨胀系数为15ppm/℃-35ppm/℃，上述积层的固化物的玻璃化转变温度为170℃以上，且玻璃化转变温度以下的面内方向的线性膨胀系数为40ppm/℃以下，且上述芯层的至少一面的积层上设置有堆叠通孔。
[2]上述[1]所述的倒装芯片半导体封装件用接合体，其中，所述积层的树脂部分包括树脂组合物，所述树脂组合物包括选自如下组成的组中的至少一种树脂：环氧树脂、酚醛树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂和苯并环丁烯树脂。
[3]上述[1]或[2]所述的倒装芯片半导体封装件用接合体，其中，所述芯层的两面上设置有具有堆叠通孔的积层。
[4]上述[1]-[3]中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述芯层具有贯通孔。
[5]上述[1]-[4]中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述芯层具有贯通孔，且通过积层的堆叠通孔连接贯通孔和半导体元件。
[6]上述[1]-[5]中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述芯层的贯通孔上形成所述积层的堆叠通孔，且经由该堆叠通孔通过金属凸块连接半导体元件和电路基板。
[7]上述[1]-[6]中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述密封树脂组合物包括至少一种环氧树脂，且进一步包括固化剂、硅烷偶联剂和无机填料。
[8]上述[1]-[7]中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述密封树脂组合物的粘度为50Pa·sec(25℃)以下。
[9]积层材料，其特征在于，所述积层材料应用于上述[1]-[8]中任意一项所述的倒装芯片半导体封装件用接合体中。
[10]密封树脂组合物，其特征在于，所述密封树脂组合物应用于上述[1]-[8]中任意一项所述的倒装芯片半导体封装件用接合体中。
[11]电路基板，其特征在于，所述电路基板应用于上述[1]-[8]中任意一项所述的倒装芯片半导体封装件用接合体中。
本发明的效果
本发明的倒装芯片半导体封装件用接合体，在使用具有堆叠通孔的电路基板时能够确切地抑制或减少裂纹或剥离的出现，从而提高可靠性，以及提高内插器内层电路的设计自由度，由此，可缩减内层电路的连接配线的长度和降低半导体封装件的电感。
具体实施方式
通过使用倒装芯片半导体封装件用接合体，能够确切地抑制或减少半导体元件与密封树脂组合物之间边界界面(boundary interface)处周围的应力集中导致出现的裂纹或剥离。所述倒装芯片半导体封装件用接合体包括：具有芯层和积层的电路基板、经由金属凸块与上述电路基板连接的半导体元件、填充上述半导体元件和上述电路基板之间的空隙的密封树脂组合物，其中，所述密封树脂组合物的固化物的玻璃化转变温度为60℃-150℃，室温至玻璃化转变温度内的线性膨胀系数为15ppm/℃-35ppm/℃，上述积层的固化物的玻璃化转变温度为170℃以上，且玻璃化转变温度以下的面内方向的线性膨胀系数40ppm/℃以下，且在上述芯层的至少一面上的积层中设置有堆叠通孔。
下面将参照附图详细说明本发明的倒装芯片半导体封装件结构的实施方式。
<半导体封装件的结构>
图1是表示本发明第一实施方式的倒装芯片半导体封装件结构的示意剖面图。在该图中，1是电路基板，2是设置在电路基板的上方的半导体元件，其厚度为例如约100μm～750μm。上述电路基板1的上表面(与半导体连接用电极表面)和半导体元件2下表面上的电极表面以倒装芯片方式(flip-chip manner)通过作为金属凸块的焊料球3接合。然后，在上述电路基板1和半导体元件2之间注入密封树脂组合物4。电路基板1的内层结构包括芯层5和积层6，其中芯层5设于中间，积层6堆叠于芯层5的上方和下方。通过贯通孔7确保芯层5中上方部分和下方部分之间的连接，且通过堆叠通孔8确保积层6中的层间互连(interlayerconnection)，以实现电路基板1中的连接(interconnection)。在表面安装了芯片的相反表面上形成外部连接端子9，该外部连接端子9则与母板连接。
<密封树脂组合物的组成>
在图1中，在密封树脂组合物4的一个实施方式中使用满足以下特性的树脂。
(1)树脂固化物通过TMA测定的玻璃化转变温度为60℃-150℃，更优选为70℃-115℃。
(2)树脂固化物的线性膨胀系数为15ppm/℃-35ppm/℃，更优选为20ppm/℃-35ppm/℃。
线性膨胀系数，例如能够利用TMA装置(由TA instruments Co.，Ltd.生产)以10℃/min的升温速度进行测定。
使用具有上述特性的密封树脂组合物4能够减少半导体元件2和密封树脂组合物4的线性膨胀系数之间的差异，从而能够更有效抑制或减少边界界面处周围的应力集中导致出现的裂纹或剥离。
密封树脂组合物4的热固性收缩率大于电路基板1或半导体元件2的热收缩率，从而环境温度等变化导致结构组分(structural components)之间出现差异，因此，应力特别易于集中在结构组分的边界周围使裂纹易于出现。因此，使用具有低线性膨胀系数和玻璃化转变温度的满足上述条件的密封树脂组合物4能够实现将热应力降低的效果，所述热应力是由密封树脂组合物4与电路基板1或半导体元件2的线性膨胀系数等之间的差异导致的。
在图1中，密封树脂组合物4可以是包括至少一种环氧树脂的树脂，也可以是包括固化剂、硅烷偶联剂和无机填料的树脂。这样的密封树脂组合物4，优选具有更好的耐热性和介电特性等使可靠性得到提高，且优选通过调节交联密度将固化物的弹性模量或玻璃化转变温度降低从而降低上面所述的应力。
下面将详细说明密封树脂组合物4。密封树脂组合物4是热固性树脂组合物。本发明的一个实施方式是液体环氧树脂组合物的固化物，该液体环氧树脂组合物包含(A)环氧树脂、(B)固化剂、(C)硅烷偶联剂和(D)无机填料。在上述组分(A)至(D)以外，密封树脂组合物4还可以包括(E)其它添加剂。下面将说明各组分。
对于密封树脂组合物4中使用的(A)环氧树脂的分子量或结构没有特别限制，只要每个分子具有至少两个环氧基即可。实例包括酚醛清漆型环氧树脂(Novolak-type epoxy resins)、双酚型环氧树脂、芳香族缩水甘油胺型环氧树脂、氢醌型环氧树脂、联苯型环氧树脂、芪型环氧树脂、三苯酚甲烷型环氧树脂、三苯酚丙烷型环氧树脂、烷基改性的三苯酚甲烷型环氧树脂、含三嗪核的环氧树脂、二环戊二烯改性的苯酚型环氧树脂、萘酚型环氧树脂、萘型环氧树脂、苯酚芳烷基型环氧树脂、萘酚芳烷基型环氧树脂和脂肪族环氧树脂等。
在这些实例中，出于耐热性、机械特性和耐湿性方面的考虑，其中优选缩水甘油醚结构(glycidyl ether structure)或缩水甘油胺结构与芳香环连接的树脂。出于可靠性、特别是粘结性方面的考虑，优选限制脂肪族或脂环族环氧树脂的量。它们可以单独使用或两种或多种组合使用。在本发明的密封树脂组合物4的一个优选实施方式中，环氧树脂在常温(25℃)下最终为液体，但即使是常温下为固体的环氧树脂，只要它们在常温下能够溶解在液状的环氧树脂，且最终能够以液态形式存在即可。
对于密封树脂组合物4中使用的(B)固化剂的分子量或结构没有特别限制，只要每个分子中具有两个或多个能够与环氧树脂中的环氧基形成共价键的官能团，而且当官能团为酸酐时，则具有一个或以上酸酐即可。官能团的实例包括酚羟基、酸酐和氨基，特别是，酚醛树脂、酸酐以及伯胺和仲胺等。
上述固化剂可以单独使用或将两种或多种含有相同官能团的固化剂组合使用。另外，只要使用期限或与环氧树脂的固化性没有受损，也可以使用两种或多种含有不同官能团的固化剂。考虑到半导体封装件的密封应用，出于耐热性、电气性和机械性方面的考虑，优选酚醛树脂和芳香族聚胺型固化剂。从同时提供密接性和耐湿性方面考虑，优选芳香族聚胺型固化剂。
按照环氧树脂的环氧当量对固化剂的活性氢当量(环氧当量/活性氢当量)，固化剂的混和量为0.6-1.4，优选为0.7-1.3。使用活性氢当量超过上述范围的固化剂是不利的，这是由于反应性和组合物的耐热性会因此而受到显著的损害。其中，当固化剂的官能团为酸酐时，由于一个酸酐能够衍生出两个羧酸，以每个酸酐含有2个活性氢来计算。
密封树脂组合物4中使用的(C)硅烷偶联剂，作为其化学结构只要包括每个分子中具有一个与烷氧基结合的硅原子和一个与官能团结合的烃部分即可，对于其分子量或结构没有特别限制。实例包括，环氧硅烷偶联剂如3-缩水甘油醚氧基丙基三甲氧基硅烷(3-glycidoxypropyltrimethoxysilane)、3-缩水甘油醚氧基丙基三乙氧基硅烷、3-缩水甘油醚氧基丙基甲基二甲氧基硅烷、3-缩水甘油醚氧基丙基乙基二乙氧基硅烷和2-(3，4-环氧基环己基)乙基三甲氧基硅烷；与丙烯酸酯结合的硅烷偶联剂如3-甲基丙烯酰氧丙基三甲氧基硅烷(3-methacryloxypropyltrimethoxysilane)、3-甲基丙烯酰氧丙基三乙氧基硅烷、3-甲基丙烯酰氧丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧丙基乙基二乙氧基硅烷和3-丙烯酰氧丙基三甲氧基硅烷(3-acryloxypropyl trimethoxysilane)；氨基硅烷偶联剂如N-氨基乙基化氨丙基甲基二烷氧基硅烷、N-氨基乙基化氨丙基三烷氧基硅烷、3-氨丙基三甲氧基硅烷、3-氨丙基三乙氧基硅烷、N-苯基-γ-氨丙基三甲氧基硅烷、N-苯基-γ-氨丙基三乙氧基硅烷、N-苯基-γ-氨丁基三甲氧基硅烷、N-苯基-γ-氨丁基三乙氧基硅烷；潜在型氨基硅烷偶联剂(latent amino silane couplers)，其中氨基硅烷偶联剂中的伯氨基通过与酮或醛的反应被保护，如N-(1，3-二甲基亚丁基)-3-(三乙氧基甲硅烷基)丙胺和N-(亚苄基)-3-(三乙氧基甲硅烷基)丙胺；巯基硅烷偶联剂如3-巯丙基三甲氧基硅烷和3-巯丙基甲基二甲氧基硅烷；以及硅烷偶联剂，其通过热分解能够表达与巯基硅烷偶联剂相同的作用，如双(3-三乙氧基甲硅烷基丙基)四硫化物和双(3-三乙氧基甲硅烷基丙基)二硫化物。
还可以在预先将这些硅烷偶联剂水解后再进行混和。它们可以单独使用或两种或多种组合使用。在本发明中，环氧硅烷偶联剂是优选的，这是由于环氧硅烷偶联剂在电路基板和半导体封装件组分表面(电路基板表面的阻焊剂、硅芯片表面的聚酰亚胺和硅芯片侧面)具有相对较好的密接性。氨基硅烷偶联剂、潜在型氨基硅烷偶联剂和巯基硅烷偶联剂是优选的，这是由于它们与氮化硅表面和硅芯片表面的聚酰亚胺具有极佳的密接性。
作为硅烷偶联剂的混合方法，可通过下述的任何混和方法，如整体混和(integral blending)法，其中，在树脂组合物的制造过程中，偶联剂在硅石填料(silica filler)与其它材料混合的同时被配合、分散和混合；母料法(master batch method)，其中，将偶联剂预先分散和溶解在(A)环氧树脂、(B)芳香族胺固化剂和/或硅石填料以外的其他的添加剂中，然后与余下的材料进行混和；使用偶联剂预先将硅石填料表面进行化学改性的方法等；或上述方法的组合。更优选的是，母料法或组合母料法与对硅石表面进行化学改性的方法的方法，其能够提供一种均匀的树脂组合物。
密封树脂组合物4中使用的(D)无机填料，其实例包括硅酸盐如滑石、耐火粘土(fired clay)、未烘焙的粘土(unfired clay)、云母和玻璃等；氧化物如氧化钛、氧化铝等、熔融硅石(熔融球状硅石和熔融粉碎硅石)、合成硅石和结晶硅石等的硅石粉等；碳酸盐如碳酸钙、碳酸镁和水滑石等；氢氧化物如氢氧化铝、氢氧化镁和氢氧化钙等；硫酸盐或亚硫酸盐如硫酸钡、硫酸钙和亚硫酸钙等；硼酸盐如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠等；以及氮化物如氮化铝、氮化硼和氮化硅等。这些无机填料可以单独使用或混合使用。其中，熔融硅石、结晶硅石和合成硅石粉是优选的，这是由于它们能够提高树脂组合物的耐热性、耐湿性和强度等。
对于无机填料的形状没有特别限制，但出于填充性方面的考虑，优选填料为球状。这样，无机填料的平均粒径优选为0.1-20μm，更优选为0.2-8μm。平均粒径超过上述下限值使树脂组合物具有低粘度，从而具有较佳的填充性，平均粒径不超过上述上限值可减少用树脂组合物填充半导体封装件空隙时树脂造成的堵塞。
除了上述成分外，如果需要，密封树脂组合物4可包括其它添加剂(E)如低应力材料、稀释剂、颜料、阻燃剂、表面活性剂、匀染剂和消泡剂。
作为密封树脂组合物4的制造方法，可通过在器件如行星式搅拌器、三辊式轧机(triple roll)、二辊式热轧机(double heat roll)或研钵(ライカイ)中分散和捏合各成分和添加剂等，然后，在真空下将材料消泡制得密封树脂组合物4。为了在制造前或制造过程中除去原料中的挥发性组分，可以在大气压或减压下，在例如50℃-200℃下进行热处理，在该温度范围内成分不会分解、固化剂与环氧树脂不会发生反应。另外，在分散和混合工序途中或最终阶段，也可以在5℃-35℃下进行养护处理12-96小时。
<电路基板>
在图1中，电路基板1是形成有芯层和至少一层包含树脂组合物的积层的多层电路基板，其中芯层具有作为导电部分的贯通孔，且积层具有作为导电部分的堆叠通孔。
积层的特征在于其树脂部分的固化物的玻璃化转变温度为170℃以上，且玻璃化转变温度以下的面内方向的线性膨胀系数为40ppm/℃以下。在本发明中，面内方向的线性膨胀系数，例如能够利用TMA装置(由TAinstruments Co.，Ltd.生产)以10℃/min的升温速度进行测定。
积层树脂部分的固化物的玻璃化转变温度低于170℃，则在制造工序中加热后一旦温度回复至室温会出现明显的翘曲。控制多层电路基板的翘曲的因素中，可举出玻璃化转变温度以下的线性膨胀系数。优选积层的玻璃化转变温度为175℃以上。
积层树脂部分的固化物的线性膨胀系数大于40ppm/℃，则线性膨胀系数比常规电路基板中使用的铜的线性膨胀系数(17-18ppm/℃)大一倍以上，会导致出現明显的翘曲。玻璃化转变温度以下的线性膨胀系数优选为10-35ppm/，更优选15-30ppm/。
室温下积层树脂部分的固化物的弹性模量优选为5Gpa以上。特别是当电路基板的电路厚度为0.5mm以下的较薄时，整体刚性会较高，制造半导体封装件过程中的处理性和加工性会更好。
积层厚10-60μm，更优选为20-50μm。
芯层厚度优选为500μm以下，更优选为50μm-400μm，且进一步优选为100μm-300μm。
多层电路基板由芯层和例如2-10层积层组成。优选包括2-6层积层。
可在电路基板最外层表面设置耐热性涂层如阻焊剂等，以保护导体和维持绝缘性等。
使用具有上述特性的电路基板1能够尽可能减少电路基板1与密封树脂组合物4的线性膨胀系数之间的差异，因此，在通过调节密封树脂组合物4的特性所带来的作用效果之外，藉此能够更有效抑制或减少应力集中导致的裂纹。
<芯层>
电路基板1中芯层的树脂部分所用的材料，没有特别限制，只要强度合适即可。适用的材料，包括用树脂组合物浸渍纤维基材(如玻璃纤维板等)，然后将其半固化而获得的板状材料(称为预成型料)，该树脂组合物，例如为环氧树脂、酚醛树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂和苯并环丁烯树脂中的一种或多种。特别合适的是用包含氰酸酯树脂、酚醛树脂、环氧树脂和无机填料的树脂组合物浸渍纤维基材(如玻璃纤维板)，然后将其半固化而获得的板状材料(称为预成型料)。
<积层>
电路基板1中，积层的树脂部分所用的材料没有特别限制，只要其符合上述的电路基板1的线性膨胀系数和玻璃化转变温度的条件且具有合适的强度即可，但优选由含有热固性树脂的树脂组合物构成。由此，可提高积层的耐热性。
积层所用的树脂组合物，可浸渍纤维基材如玻璃纤维板来使用，也可将树脂组合物直接固化使用。用树脂组合物浸渍纤维基材的方法没有特别限制。另外，带有载体基材的积层是通过在载体基材(carrier base)上形成由上述树脂组合物组成的树脂层来形成。
作为上述热固性树脂，其实施包括环氧树脂、酚醛树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、苯并环丁烯树脂、具有苯并噁嗪环的树脂、脲醛树脂、具有三嗪环的树脂(如三聚氰胺树脂)、不饱和聚酯树脂、聚氨酯树脂、邻苯二甲酸二烯丙酯树脂和硅树脂。
可以单独使用上述树脂中的一种、组合使用上述树脂中的两种或多种具有不同重均分子量的树脂或组合使用上述树脂中的一种或多种及它们的预聚物(pre-polymers)。
优选含有环氧树脂、酚醛树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、苯并环丁烯树脂和具有苯并噁嗪环的树脂中的至少一种或多种。
作为环氧树脂，其实例包括双酚型环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂和双酚M型环氧树脂等；酚醛清漆型环氧树脂如苯酚酚醛清漆型环氧树脂(phenol Novolak epoxy resins)和邻甲酚酚醛清漆环氧树脂(cresol Novolak epoxy resins)等；以及环氧树脂如联苯型环氧树脂、联苯基芳烷基型环氧树脂、芳基亚烃基型环氧树脂、萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、二环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂等。
作为酚醛树脂，其实例包括酚醛清漆型酚醛树脂(Novolak-typephenol resins)如苯酚酚醛清漆树脂(phenol Novolak resin)、邻甲酚酚醛清漆树脂(cresol Novolak resins)和双酚A酚醛清漆树脂；甲阶酚醛型酚醛树脂(resole-type phenol resins)如未改性的甲阶酚醛型酚醛树脂和油改性的甲阶酚醛型酚醛树脂，例如用桐油(wood oil)、亚麻籽油、核桃油改性的甲阶酚醛型酚醛树脂等。
其中，优选氰酸酯树脂(包括氰酸酯树脂的预聚物)。其能够降低积层的线性膨胀系数。积层还因此具有较佳的电气特性(低介电常数、低介电正切)和机械强度等。
上述氰酸酯树脂例如能够通过卤化氰化合物和苯酚类反应以及如果需要通过加热等进行预聚合而获得。具体实例包括双酚型氰酸酯树脂如酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂和四甲基双酚F型氰酸酯树脂等。其中，优选酚醛清漆型氰酸酯树脂。其能够通过增加交联密度提高耐热性，以及树脂组合物等的阻燃性。这是由于固化反应后在酚醛清漆型氰酸酯树脂中形成三嗪环。而且酚醛清漆型氰酸酯树脂结构中苯环含量高而易于碳化。
作为上述酚醛清漆型氰酸酯树脂，例如可以使用下述式(1)表示的酚醛清漆型氰酸酯树脂。
Figure A20088000052300151
式(1)表示的酚醛清漆型氰酸酯树脂的平均重复单元n，没有特别限制，但优选为1-10，更优选为2-7。如果平均重复单元n低于上述下限值，则酚醛清漆型氰酸酯树脂易于结晶化，在通用溶剂中具有相对较低的溶解性，因此，有时难于处理。当平均重复单元n超过上述上限值时，熔融粘度会过高，有时导致积层成形性降低。
对于上述氰酸酯树脂的重均分子量没有特别限制，但优选为500-4,500，更优选为600-3,000。重均分子量低于上述下限值，有时会降低积层固化物的机械强度，进一步，有时在制造积层时会形成褶皱，导致树脂转移(resin transfer)。重均分子量超出上述上限值，则有时会加快固化反应，且用于形成基板(特别是电路基板)时会导致成形不良以及层间剥离强度降低。
上述氰酸酯树脂等的重均分子量，例如能够通过GPC(凝胶渗透色谱法；标准物：以聚苯乙烯计算)测定。
另外，尽管没有特别限制，上述氰酸酯树脂(包括其衍生物)可以单独使用或将两种或多种具有不同重均分子量的氰酸酯树脂(包括其衍生物)组合使用，或将氰酸酯树脂(包括其衍生物)中的一种或多种与它们的预聚物组合使用。
对于上述热固性树脂的含量没有特别限制，优选为总树脂组合物的5-50wt％，更优选为10-40wt％。含量低于上述下限值，则有时难以形成绝缘层，含量超过上述上限值，则有时会降低积层的强度。
当使用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)作为热固性树脂时，优选其与环氧树脂(基本不含卤素)组合使用。
作为上述环氧树脂，其实例包括双酚型环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂和双酚M型环氧树脂；酚醛清漆环氧树脂如苯酚酚醛清漆型环氧树脂和邻甲苯酚醛清漆环氧树脂；芳基亚烷基型环氧树脂如联苯型环氧树脂、亚二甲苯型环氧树脂和联苯基芳烷基型环氧树脂；萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、二环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂等。
作为环氧树脂，它们可以单独使用或将两种或多种具有不同重均分子量的环氧树脂组合使用，或将环氧树脂中的一种或多种与它们的预聚物组合使用。
在这些环氧树脂中，特别优选芳基亚烷基型环氧树脂。其能够提高吸湿后焊料的耐热性和阻燃性。
上述的芳基亚烷基型环氧树脂指的是重复单元中具有至少一个芳基亚烷基的环氧树脂。实例包括亚二甲苯型环氧树脂和联苯基二亚甲基型环氧树脂等。其中，优选联苯基二亚甲基型环氧树脂。例如，联苯基二亚甲基型环氧树脂可以由式(2)表示。
Figure A20088000052300171
式(2)表示的联苯基二亚甲基型环氧树脂的平均重复单元n，没有特别限制，但优选为1-10，更优选为2-5。如果平均重复单元n低于上述下限值，则联苯基二亚甲基型环氧树脂易于结晶化，在通用溶剂中具有相对较低的溶解性，因此，难于处理。
平均重复单元n，超过上述上限值有时会降低树脂的流动性且导致成形性不良等。平均重复单元n在上述范围内能够确保性能之间良好的平衡。
上述环氧树脂的含量，没有特别限制，优选为总树脂组合物的1-55wt％，更优选为5-40wt％。含量低于上述下限值，有时会降低氰酸酯树脂的反应性或降低所得产物的耐湿性，含量超过上述上限值，则有时会损害低线性膨胀性和耐热性。
上述环氧树脂的重均分子量，没有特别限制，但优选为500-20,000，更优选为800-15,000。当重均分子量低于上述下限值时，有时会在积层的表面形成褶皱，重均分子量超出上述上限值，则有时会降低焊料的耐热性。重均分子量在上述范围内能够确保性能之间良好的平衡。
上述环氧树脂的重均分子量，例如能够通过GPC测定。
上述树脂组合物优选含有成膜树脂。其能够进一步提高制造具有载体基材的积层时的成膜性和处理性。作为成膜树脂，其实例包括苯氧型树脂、双酚F型树脂和烯烃型树脂(olefin-type resins)等。这些成膜树脂(包括其衍生物)可以单独使用或将两种或多种具有不同重均分子量的成膜树脂(包括其衍生物)组合使用，或将成膜树脂(包括其衍生物)中的一种或多种与它们的预聚物组合使用。其中，优选苯氧型树脂。其能够提高耐热性和阻燃性。
对于苯氧树脂没有特别限制。其实例包括具有双酚骨架的苯氧树脂如具有双酚A骨架的苯氧树脂、具有双酚F骨架的苯氧树脂、具有双酚S骨架的苯氧树脂、具有双酚M骨架的苯氧树脂、具有双酚P骨架的苯氧树脂和具有双酚Z骨架的苯氧树脂等；具有酚醛清漆骨架的苯氧树脂、具有蒽骨架的苯氧树脂、具有芴骨架的苯氧树脂、具有二环戊二烯骨架的苯氧树脂、具有降冰片烯骨架的苯氧树脂、具有萘骨架的苯氧树脂、具有联苯骨架的苯氧树脂和具有金刚烷骨架的苯氧树脂。
作为苯氧树脂，可使用具有上述骨架中的多种骨架的结构的苯氧树脂，且可以使用骨架比例不同的苯氧树脂。进一步，还可以使用多种具有不同骨架的苯氧树脂，也可以使用多种重均分子量不同的苯氧树脂以及与它们的预聚物组合使用。
其中，可以使用具有联苯骨架和双酚S骨架的苯氧树脂。由此，能够利用联苯骨架的刚性增加玻璃化转变温度，利用双酚S骨架提高制造多层电路基板期间镀敷金属的粘结性。
也可以使用具有双酚A骨架和双酚F骨架的苯氧树脂。其能够提高制造多层电路基板期间与内层电路基板的密接性。进一步，也可组合使用具有上述联苯骨架和双酚S骨架的苯氧树脂以及具有双酚A骨架和双酚F骨架的苯氧树脂。
对于上述成膜树脂的分子量没有特别限制，重均分子量优选为1,000-100,000，更优选为10,000-60,000。
重均分子量低于上述下限值的成膜树脂，有时不足以有效提高成膜性。另一方面，超过上述上限值，有时会降低成膜树脂的溶解性。将成膜树脂的重均分子量维持在上述范围内能够确保性能之间良好的平衡。
对于成膜树脂的含量没有特别限制，优选为总树脂组合物的1-40wt％，更优选为5-30wt％。成膜树脂含量低于上述下限值，则有时不能有效提高成膜性。另一方面，由于氰酸酯树脂含量相应降低，含量超过上述上限值，有时会降低提供低线性膨胀的效果。将成膜树脂的含量维持在上述范围内能够确保性能之间良好的平衡。
积层中使用的上述热固性树脂和成膜树脂全都优选基本上不含卤原子。这样能够不使用卤化合物而将阻燃性提高。在本发明中，“基本上不含卤原子”意指例如环氧树脂或苯氧树脂中的卤原子含量为0.15wt％以下(JPCA-ES01-2003)。
如果需要可以在上述树脂组合物中使用固化促进剂。作为该固化促进剂，能够使用已知的固化促进剂。其实例，包括有机金属盐如咪唑化合物、环烷酸锌、环烷酸钴、辛酸锡、辛酸钴、双乙酰丙酮钴(II)(bis(acetylacetonato)cobalt(II))和三乙酰丙酮钴(III)(tris(acetylacetonato)cobalt(III))等；叔胺如三乙胺、三丁胺和二氮杂二环[2，2，2]辛烷等；苯酚化合物如苯酚、双酚A和壬基苯酚等；有机酸如醋酸、苯甲酸、水杨酸和对甲基苯磺酸等；或它们的混合物。可以单独使用这些固化促进剂(包括其衍生物)中的一种或将这些固化促进剂(包括其衍生物)中的两种或多种组合使用。
在这些固化促进剂中，特别优选咪唑化合物。其能够提高吸湿后焊料的耐热性。对于这些咪唑化合物没有特别限制，优选其能够与上述氰酸酯树脂、环氧树脂和成膜树脂组分混溶。
在本发明中，“能够与上述氰酸酯树脂、环氧树脂和成膜树脂组分混溶”，是指咪唑化合物与上述氰酸酯树脂、环氧树脂和成膜树脂组分混合时，或咪唑化合物与上述氰酸酯树脂、环氧树脂和成膜树脂组分以及有机溶剂同时混合时，具有基本上在分子水平(molecular level)下溶解或分散程度接近溶解的特性。
作为积层的树脂组合物中使用的上述咪唑化合物，其实例包括1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、2-苯基-4-甲基咪唑、2-乙基-4-甲基咪唑、2，4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-s-三嗪、2，4-二氨基-6-[2’-十一烷基咪唑基]-乙基-s-三嗪、2，4-二氨基-6-[2’-乙基-4-甲基咪唑基-(1’)]-乙基-s-三嗪、2-苯基-4，5-二羟基甲基咪唑和2-苯基-4-甲基-5-羟基甲基咪唑等。
其中，咪唑化合物优选选自1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑和2-乙基-4-甲基咪唑。这些咪唑化合物具有特别良好的混溶性，因此能够提供具有高均匀性的固化物，且能够形成精细和均一的粗化表面，因此，能够容易形成精细的导电电路和制造出具有高耐热性的多层电路基板。通过使用这些咪唑化合物，可有效加快氰酸酯树脂或环氧树脂的反应，另外，即使仅使用少量咪唑化合物也能提供相同的特性。
使用这些咪唑化合物的树脂组合物，能够在树脂组分间从微矩阵(微小基体单元，micro-matrix units)开始以高度均一(highly uniform manner)的方式进行固化。其能够提高形成于多层电路基板上的积层的绝缘性和耐热性。
对于咪唑化合物的含量没有特别限制，相对于上述氰酸酯树脂和环氧树脂的总量，咪唑化合物的含量优选为0.01-5wt％，更优选0.05-3wt％。这样能够特别提高耐热性。
另外，上述树脂组合物优选包括无机填料。其能够提供低线性膨胀性和提高阻燃性。通过将上述氰酸酯树脂和/或其预聚物(特别是酚醛清漆型氰酸酯树脂)与无机填料组合，能够将弹性模量提高。
作为上述无机填料，其实例包括硅酸盐如滑石、耐火粘土、未烘焙的粘土、云母和玻璃等；氧化物如氧化钛、氧化铝、硅石和熔融硅石等；碳酸盐如碳酸钙、碳酸镁和水滑石等；氢氧化物如氢氧化铝、氢氧化镁和氢氧化钙等；硫酸盐或亚硫酸盐如硫酸钡、硫酸钙和亚硫酸钙等；硼酸盐如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠等；氮化物如氮化铝、氮化硼、氮化硅和氮化碳等；钛酸盐如钛酸锶和钛酸钡等。这些无机填料可以单独使用或两种或多种组合使用。其中，优选硅石，从低线性膨胀性优异方面考虑，优选熔融硅石(特别是球状熔融硅石)。它们可以是粉碎状或是球状，并根据使用目的使用合适的方法，如使用球状硅石降低树脂组合物的熔融粘度，从而确保树脂组合物与纤维基材的浸渍。
对于上述无机填料的平均粒径没有特别限制，优选为0.01-5.0μm，更优选为0.1-2.0μm。
无机填料的平均粒径低于上述下限值，则使用本发明的树脂组合物制备树脂清漆时，会导致树脂清漆具有较高的粘度，从而有时会对制造具有载体基材的积层时的加工性造成影响。另一方面，平均粒径超过上述上限值，则有时会导致树脂清漆中无机填料的沉淀等。将无机填料的平均粒径维持在上述范围内能够确保性能之间良好的平衡。
对于上述的无机填料没有特别限制，可以使用具有单分散性平均粒径的无机填料，也可以使用具有多分散性平均粒径的无机填料。进一步，也可将具有单分散性平均粒径和/或多分散性平均粒径的无机填料单独使用或两种或多种组合使用。
对于上述无机填料的含量没有特别限制，优选占树脂组合物整体的20-70wt％，更优选为30-60wt％。
无机填料含量低于上述下限值，则有时会降低提供低线性膨胀性和低吸湿性的效果。含量超过上述上限值，则有时会由于树脂组合物的流动性的降低而导致降低积层的成形性。将无机填料的含量维持在上述范围内，能够确保性能之间良好的平衡。
对于上述树脂组合物没有特别限制，但优选使用偶联剂。上述偶联剂通过提高上述热固性树脂和上述无机填料间界面处的润湿性从而能够提高耐热性，特别是能够提高吸湿后焊料的耐热性。
作为上述的偶联剂，可以使用常规的偶联剂。具体而言，优选使用选自环氧硅烷偶联剂、阳离子硅烷偶联剂、氨基硅烷偶联剂、钛酸盐型偶联剂和硅油型偶联剂中的一种或多种偶联剂。其能够提高与无机填料间界面处的润湿性，从而提高耐热性。
对于偶联剂含量没有特别限制，优选相对于100重量份无机填料，偶联剂含量为0.05-3.0重量份。偶联剂含量低于上述下限值，则可能不足以有效涂布无机填料以提高耐热性。另一方面，偶联剂含量高于上述上限值，则可能会降低积层的挠曲强度。将偶联剂含量维持在上述范围内能够确保性能之间良好的平衡。
在上述树脂组合物中，可以使用一种或多种热塑性树脂如苯氧树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、聚苯醚树脂、聚醚砜树脂、聚酯树脂、聚乙烯树脂、聚苯乙烯树脂等；热固性弹性体如聚苯乙烯热塑性弹性体(如苯乙烯-丁二烯共聚物和苯乙烯-异戊二烯共聚物等)、聚烯烃热塑性弹性体、聚聚酰胺弹性体和聚酯弹性体等；以及二烯弹性体如聚丁二烯、环氧基改性的聚丁二烯、丙烯酸酯改性的聚丁二烯和甲基丙烯酸酯改性的聚丁二烯等。
除了上述组分外，如果需要还可以向树脂组合物加入颜料、染料、消泡剂、匀染剂、UV吸收剂、起泡剂、抗氧化剂、阻燃剂、离子捕获剂等添加剂。
对于在载体基材上形成树脂组合物的方法，没有特别限制，可举出如下实例，即，将树脂组合物溶解和分散在溶剂等类似物中以制备树脂清漆，然后利用各种涂布装置将其涂布到载体基材上，然后将其干燥的方法；以及利用喷射装置将树脂清漆喷雾涂布到载体基材上，然后将其干燥的方法等。
其中，优选利用涂布机(如逗号涂布机或模涂布机(die coater))将树脂清漆涂布到载体基材上，然后将其干燥的方法。这样能够有效制造具有均一积层厚度的带载体基材的积层，而不会生成空隙(voids)。
对于载体基材没有特别限制。其实例，包括聚酯树脂(如聚对苯二甲酸乙二醇酯和聚对苯二甲酸丁二醇酯等)、氟树脂和聚酰胺树脂等的具有耐热性的热塑性树脂膜和金属箔(如铜和/或铜基合金、铝和/或铝基合金、铁和/或铁基合金、银和/或银基合金、金和/或金基合金、锌和/或锌基合金、镍和/或镍基合金、及锡和/或锡基合金等的金属箔)。
作为上述载体基材的厚度，没有特别限制，但考虑到制造具有载体基材的积层时具有良好的处理性，优选使用厚10-100μm的载体基材。
上述树脂清漆中使用的溶剂，优选对于上述树脂组合物中的树脂组分表现出良好的溶解性，然而也可以使用对于其表现出低溶解性的溶剂，只要该溶剂不会对其造成不良的影响。溶解性表现良好的溶剂，其实例包括丙酮、甲乙酮、甲基异丁基酮、环己酮、四氢呋喃、二甲基甲酰胺、二甲基乙酰胺、二甲基砜、乙二醇、纤溶型溶剂(cellosolve-type solvent)和卡必醇型溶剂(carbitol-type solvent)等。
对于上述树脂清漆中的固含量没有特别限制，但优选为30-80wt％，更优选为40-70wt％。
使用氧化剂(如高锰酸盐或重铬酸盐)对由这些树脂组合物形成的积层表面进行粗化处理，则能够在粗化处理后的积层表面形成大量均一性高的微细的凹凸形状。
对粗化后的积层表面进行金属电镀，则由于粗化后的积层表面的平滑性高而能够精确地形成微细的导体电路。微细的凹凸形状还能够提高锚接效应(anchoring effect)使积层和镀敷金属之间具有较高的密接性。
积层中，对于由树脂组合物形成的积层的厚度没有特别限制，但优选5-100μm，更优选10-80μm。这样能够在利用积层制造多层电路基板时使内层电路的凹凸形状得以填充，同时能够确保合适的积层厚度。
<多层电路基板的制造方法>
在上述芯层5所用的材料中形成贯通孔7，然后将表面(包括贯通孔的内表面)镀敷铜，以形成具有所需图案的导体层，由此制造内层配线板。内层配线板本身也可为多层配线板。
图1示出了在内层配线板的两面分别堆叠3层积层的结构。即在内层配线板的一面(元件安装面)堆叠第一积层6a、第二积层6b和第三积层6c。在内层配线板的另一面进行类似的堆叠。对于积层6的堆叠数目没有特别限制，可根据信号配线或配线图案等适当地设计。另外，也可仅在内层配线板的一面形成积层6。
上述积层6的形成，是通过在内层配线板的一面或两面设置上述积层，然后对该材料进行加热成形来形成。具体而言，将上述积层6和内层配线板对齐，利用真空加压式层压装置等在真空下对其进行热压成形，然后利用热风干燥器等将该材料加热和固化。
对于热压成形的条件没有特别限制，但举例而言，温度可以是60-160℃，压力可以是0.2-3MPa。对于热固化条件没有特别限制，但温度可以是140-240℃，时间可以是30-120分钟。另外，在内层布线板上设置上述积层6的绝缘树脂，可利用平板加压装置等将其热压成形。对于热压成形的条件没有特别限制，但举例而言，温度可以是140-240℃，压力可以是1-4MPa。
多个积层6具有配线层(导体层)11。通过顺序堆叠积层6和配线层11以及通过配线层11之间堆叠通孔8的电连接形成由多个积层6形成的多层配线结构。在积层6的形成工艺中，可以使用如半加成法或全加成法等加成方法。在半加成方法中，在内层配线板两面形成积层6后，例如能够通过激光加工在积层6中形成通孔。能够例如依次通过化学镀铜(electroless copperplating)和电解镀铜(electrolytic copper plating)在积层6(包括通孔内部)的表面上形成堆叠通孔8和配线层11。化学镀敷后，能够通过加热处理提高积层材料和铜之间的密接性。根据层的堆叠数目，重复数次形成积层6和配线层11(包括堆叠通孔8)的工序。
在具有上述积层6的电路基板1的半导体元件安装面上，形成与内层配线(由配线层11、堆叠通孔8和贯通孔7形成)连接的电极垫片(electrodepad)12。同时，在电路基板1装有半导体元件的表面的相反面上形成与内层配线连接的外部连接端子9。电极垫片12和外部连接端子9通过内层布线(包括配线层11、堆叠通孔8和贯通孔7)电连接。使用诸如焊料凸块或Au凸块等金属端子作为外部连接端子9。
<半导体封装件>
接下来，将说明图1的倒装芯片半导体封装件。
本发明的一个实施方式，包括用以将半导体元件2的电极表面和与半导体元件连接的电路基板1的电极表面进行倒装芯片接合(flip chip-joining)的接合步骤，以及用以在上述电路基板1和上述半导体元件2之间注入密封树脂组合物4以形成底填料的密封步骤。
在上述密封步骤中，加热密封树脂组合物4和没有用密封树脂组合物4填充的半导体封装件(倒装芯片接合的电路基板1和半导体元2)的同时，将密封树脂组合物4涂布在半导体元件2的边缘部，由于毛细管现象，密封树脂组合物4会浸进间隙。另外，为缩短生产周期，也可以利用诸如将半导体封装件倾斜或利用压力差加快注入速度等方法。
当如此注入/涂布密封树脂组合物4时，在100-170℃的温度范围内加热1-12个小时，将密封树脂组合物4固化。在本发明中，也可以变化固化温度分布(curing temperature profile)。例如，也可以边分阶段改变温度边加热固化，例如，在100℃下加热1小时随后在150℃下加热2小时。形成密封树脂组合物4所需的密封树脂组合物4的粘度，优选为50Pa·sec(25℃)以下。另外，电路基板1，也同样地选自具有半导体封装件的上述实施方式中所述的特性的电路基板。
注入密封树脂组合物4时密封树脂组合物4的粘度，优选2Pa·sec(25℃)以下。注入温度为60-140℃，优选为100-120℃。在上述实施方式中，通过调节密封树脂组合物4的特性和电路基板1的特性以进行降低应力，但密封树脂组合物4的特性和电路基板1的特性的该调节是任意的。
实施例
以下将通过实施例进一步说明本发明，但本发明并不局限于此。
1.密封树脂组合物的固化物的物理特性测试
制备密封树脂组合物a～f。
表1示出了密封树脂组合物的组成、玻璃化转变温度、线性膨胀系数、挠曲弹性模量和粘度的测量结果。混和量以重量份表示。
通过以下工序测定玻璃化转变温度：在150℃下固化密封树脂组合物120分钟，将组合物切成5×5×10mm的测试件，利用TMA/SS120(Seiko InstrumentsInc.生产)在-100-300℃温度范围内以10℃/min的升温速度对5g负载下的测试件进行测量。以同样方式测量线性膨胀系数。
通过以下工序测定挠曲弹性模量：在150℃加热下的烘箱中固化密封树脂组合物120分钟，然后形成宽10mm、长约150mm和厚4mm的试验片，然后在25℃环境下利用Tensilon测试机以3点弯曲模式(3-point bendingmode)(跨距64mm，速度1mm/min)进行测量，从所得的应力应变曲线的初始坡降计算弹性模量，给出挠曲弹性模量。
利用其上安装有CP-51锥的博勒飞粘度计(Brookfield粘度计)(5rpm)测量25℃下的粘度。利用配置了PP-50锥和板的RheoStress RS150粘度仪(HAAKE生产)测量110℃下的粘度。
Figure A20088000052300261
EXA-830 LVP：Dainippon Ink Chemicals Inc.生产，环氧当量：161
E-630：Japan Epoxy Resins Co.，Ltd.生产，N，N-双(2，3-环氧基丙基)-4-(2，3-环氧基丙氧基)苯胺，环氧当量：97.5
Kayahard AA：Nippon Kayaku Co.，Ltd.生产，3，3’-二乙基-4，4’-二氨基苯基甲烷，胺当量：63.5
KBM-403：Shin-Etsu Chemical Co.，Ltd.生产，3-缩水甘油醚氧基丙基三甲氧基硅烷，分子量：236.3，理论涂布率(theoretical coverage)：330m2/g
E-1800-6.5(环氧基改性的聚丁二烯)：Nippon Oil Corp.生产，
E-1800-6.5，数均分子量：1800，环氧当量：250
DGME：试剂，二甘醇单乙醚：Wako Pure Ind.，Ltd.生产
Adomatechs：Adomatechs Co.，Ltd.生产，合成球状硅石SE-6200(平均粒径：2.5μm)、SO-E3(平均粒径：1μm)和SO-E2(平均粒径：0.5μm)按45∶40∶15混和(其中，密封树脂组合物e仅使用了SE-6200)
2.积层用材料的固化物的物理特性测试
使用下面材料1、ABF-GX13和FBR-EX-60作为积层用材料。
(1)制备树脂清漆
将25重量份酚醛清漆型氰酸酯树脂(Lonza Japan Ltd.生产，PrimasetPT-30，重均分子量：约700)、24.7重量份联苯基二亚甲基型环氧树脂(Nippon Kayaku Co.，Ltd.生产，NC-3000，环氧当量：275，重均分子量：2000)、10重量分苯氧树脂/联苯基环氧树脂和双酚S环氧树脂的共聚物(其末端具有环氧基(Japan Epoxy Resin Co.，Ltd.生产，YX-8100H30，重均分子量：30000))和0.1重量份咪唑化合物(ShikokuChemicals Corp.，Curasol 1B2PZ(1-苄基-2-苯基咪唑))溶解和分散在甲乙酮中。加入40重量份无机填料/球状熔融硅石(Adomatechs Co.，Ltd.生产，SO-25R，平均粒径：0.5μm)和0.2重量份偶联剂/环氧硅烷偶联剂(A-187，GE Toshiba Silicone Co.，Ltd.生产)，利用高速搅拌器搅拌成分10分钟制备固含量为50wt％的树脂清漆。
(2)制备积层用材料
利用逗号涂布机(comma涂布机)在25μm厚的PET(聚对苯二甲酸丁二醇酯)膜的单面上涂布上述获得的树脂清漆，干燥后获得60μm厚的树脂层，然后在160℃干燥装置中干燥10min制备积层用材料(下面，称作材料1)。
使用常压层压器(oridinary pressure laminator)层压积层用的两层材料获得80μm厚的绝缘层。对于材料1，材料在200℃下固化2小时，对于ABF-GX13和FBR-EX-60，各材料在180℃下固化2小时。表2示出了积层所用的各材料的玻璃化转变温度、线性膨胀系数和弹性模量的测量结果。
[玻璃化转变温度和弹性模量]
从上述所得树脂固化物中取出5mm×30mm的试验片作为评价样品。
利用动态粘弹性分析仪(DMA)(Seiko Instruments Inc.生产，DMS6100)，边以5℃/min的速度升温，边施加应变(10Hz频率)，测量动态粘弹性，从tanδ峰值测量玻璃化转变温度(Tg)，进一步从所得测量结果确定25℃和250℃下的弹性模量。
[玻璃化转变温度和线性膨胀系数]
从上述所得树脂固化物中取出4mm×20mm的试验片作为评价样品。
使用TMA装置(TMA)(TA Instruments Co.，Ltd.生产)以10℃/min的升温速度进行测量。α1是玻璃化转变温度以下的线性膨胶系数，α2是玻璃化转变温度以上的线性膨胶系数。
表2
Figure A20088000052300281
3.芯层用材料的固化物的物理特性测试
使用HL832HS型HS作为芯层用材料。将0.4mm厚的双面板上的铜箔蚀刻除去。芯层用材料的玻璃化转化温度、线性膨胀系数和弹性模量在表3中示出。
[玻璃化转变温度和弹性模量]
从上述所得树脂固化物中取出5mm×30mm的试验片作为评价样品。
利用动态粘弹性分析仪(DMA)(Seiko Instruments Inc.生产，DMS6100)，边以5℃/min的速度升温，边施加应变(10Hz频率)，测量动态粘弹性，从tanδ峰值测量玻璃化转变温度(Tg)，进一步从所得测量结果确定25℃下的弹性模量。
[玻璃化转变温度和线性膨胀系数]
从上述所得树脂固化物中取出4mm×20mm的试验片作为评价样品。
使用TMA装置(TMA)(TA Instruments Co.，Ltd.生产)以10℃/min的升温速度进行测量。α1是玻璃化转变温度以下的线性膨胶系数。
表3
Figure A20088000052300291
4.电路基板的内层结构
通过半加成法使用积层所用的材料和芯层所用的材料制造用以评价的多层电路基板。该评价用的多层电路基板为8层电路基板，其中在芯层的两面各层压3层积层。内层配线具有内层配线结构，其中芯层具有贯通孔，在贯通孔的两面上设置3层堆叠通孔(3-staged stackedvias)，且半导体元件安装表面上的电极垫片和形成于贯通孔两面的堆叠通孔直接连接。
5.半导体封装件的可靠性测试：耐回流性测试(reflow resistance test)和热循环测试
按照表4示出的组合通过倒装芯片安装上述密封树脂组合物a～f、电路基板A～E(比较例1和2中的电路基板A、比较例3中的电路基板B、实施例1和2中的电路基板C、比较例4～7和实施例3中的电路基板D和比较例8中的电路基板E)、硅芯片和作为金属凸块的焊料球制备半导体封装件(凸块数目：484)。在下面条件下，评价比较例1～8和实施例1～3。电路基板A～E的组合在下面示出。
电路基板A：尺寸50mm×50mm，厚0.7mm(690μm)，8层电路层。
电路基板的内层结构如图1示出的结构，其中在芯层的贯通孔的两面设置堆叠通孔。(芯层材料：Mitsubishi Gas Chemical Co.生产，HL832HS型HS，0.4mm厚；积层：Ajinomoto Co.，Inc.生产，ABF-GX13，40μm厚，SR层上下面：25μm)
电路基板B：尺寸50mm×50mm，厚0.7mm(690μm)，8层电路层。
电路基板的内层结构如图2示出的结构，其中在芯层的贯通孔的两面不设置堆叠通孔。(芯层材料：Mitsubishi Gas Chemical Co.生产，HL832HS型HS，0.4mm厚；积层：材料1，40μm厚，SR层上下面：25μm)
电路基板C：尺寸50mm×50mm，厚0.7mm(690μm)，8层电路层。
电路基板的内层结构如图1示出的结构，其中在芯层的贯通孔的两面设置堆叠通孔。(芯层材料：Mitsubishi Gas Chemical Co.生产，HL832HS型HS，0.4mm厚；积层：材料1，40μm厚，SR层上下面：25μm)
电路基板D：尺寸50mm×50mm，厚0.7mm(690μm)，8层电路层。
电路基板的内层结构如图3示出的结构，其中在芯层安装有半导体元件的一面的部分贯通孔上设置堆叠通孔。(芯层材料：Mitsubishi GasChemical Co.生产，HL832HS型HS，0.4mm厚；积层：材料1，40μm厚，SR层上下面：25μm)
电路基板E：尺寸50mm×50mm，厚0.7mm(690μm)，8层电路层。
电路基板的内层结构如图3示出的结构，其中在芯层安装有半导体元件的一面的部分贯通孔上设置堆叠通孔。(芯层材料：Mitsubishi GasChemical Co.生产，HL832HS型HS，0.4mm厚；积层：Tamura KakenCorp.生产，FBR-EX-62，40μm厚，SR层上下面：25μm)
在30℃和60％下进行192小时预处理，进行耐回流性测试(于260℃峰温度下进行3次)和热循环测试(-55℃(30min)/125℃(30min)，500次循环)，然后，通过导通电阻测试(conduction resistance test)评价凸块连接和电路基板内连接。观察到初始电阻增加了5％的区域视为不良部分，并计算其不良率(＝不良部分数目/初始接合评价部分数目)。表4示出了评价结果和配线从垫片(与芯片中心附近的焊料凸块连接)开始到外部输出端子的长度。还对测量了配线长度的部分的电感进行了测定。○表示良好、△表示恶劣程度为实施例1的值的2倍或以上。
Figure A20088000052300321
上述测试结果显示，能够通过优化积层和密封树脂层的特性制造出结构组件之间具有较低应力的结构，在使用具有层叠通孔的多层电路基板时能够获得凸块中没有裂纹和电路基板内部没有连接缺陷的高度可靠的倒装芯片半导体封装件。另外，增加芯层的贯通孔上设置有堆叠通孔的积层的数目也能够有效缩短连接配线的长度和降低电感。
特别是，比较例3确认由于积层中缺乏堆叠通孔导致配线长度变长，其结果是使电感变大。
附图说明
图1是表示本发明的倒装芯片半导体封装件结构的一例的剖面示意图。
图2是比较例中使用的结构的剖面图，在该结构中，在芯层的贯通孔两面没有设置堆叠通孔。
图3是实施例中使用的结构的剖面图，在该结构中，在芯层安装了半导体元件的表面的贯通孔上设置堆叠通孔。
标记说明
1电路基板
2半导体元件
3焊料球
4密封树脂组合物
5芯层
6积层
6a第一积层
6b第二积层
6c第三积层
7贯通孔
8堆叠通孔
9外部连接端子
11配线层
12电极垫片

Claims (11)

1.一种倒装芯片半导体封装件用接合体，其包括：
具有芯层和积层的电路基板；
经由金属凸块与所述电路基板连接的半导体元件；
填充在所述半导体元件和所述电路基板之间的密封树脂组合物，
其特征在于，
所述密封树脂组合物的固化物的玻璃化转变温度为60℃-150℃，室温至玻璃化转变温度的线性膨胀系数为15ppm/℃-35ppm/℃，
所述积层的固化物的玻璃化转变温度为170℃以上，玻璃化转变温度以下的面内方向的线性膨胀系数为40ppm/℃以下，且
所述芯层的至少一面的积层具有堆叠通孔。
2.根据权利要求1所述的倒装芯片半导体封装件用接合体，其中，所述积层的树脂部分由树脂组合物形成，所述树脂组合物包括选自如下树脂组成的组中的至少一种树脂：环氧树脂、酚醛树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂和苯并环丁烯树脂。
3.根据权利要求1或2所述的倒装芯片半导体封装件用接合体，其中，所述芯层的两面上具有带堆叠通孔的积层。
4.根据权利要求1-3中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述芯层具有贯通孔。
5.根据权利要求1-4中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述芯层具有贯通孔，且通过积层的堆叠通孔连接贯通孔和半导体元件。
6.根据权利要求1-5中任意一项所述的倒装芯片半导体封装件用接合体，其中，在所述芯层的贯通孔上形成所述积层的堆叠通孔，且经由该堆叠通孔并通过金属凸块连接半导体元件和电路基板。
7.根据权利要求1-6中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述密封树脂组合物包括至少一种环氧树脂，且进一步包括固化剂、硅烷偶联剂和无机填料。
8.根据权利要求1-7中任意一项所述的倒装芯片半导体封装件用接合体，其中，所述密封树脂组合物的粘度在25℃的温度下为50Pa·sec以下。
9.一种积层材料，其特征在于，所述积层材料应用于权利要求1-8中任意一项所述的倒装芯片半导体封装件用接合体中。
10.一种密封树脂组合物，其特征在于，所述密封树脂组合物应用于权利要求1-8中任意一项所述的倒装芯片半导体封装件用接合体中。
11.一种电路基板，其特征在于，所述电路基板应用于权利要求1-8中任意一项所述的倒装芯片半导体封装件用接合体中。
CN2008800005239A 2007-03-30 2008-03-28 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板 Expired - Fee Related CN101542719B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007092937 2007-03-30
JP092937/2007 2007-03-30
PCT/JP2008/056069 WO2008123414A1 (ja) 2007-03-30 2008-03-28 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板

Publications (2)

Publication Number Publication Date
CN101542719A true CN101542719A (zh) 2009-09-23
CN101542719B CN101542719B (zh) 2011-05-11

Family

ID=39830899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800005239A Expired - Fee Related CN101542719B (zh) 2007-03-30 2008-03-28 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板

Country Status (7)

Country Link
US (1) US7893542B2 (zh)
JP (1) JP5660272B2 (zh)
KR (1) KR101439565B1 (zh)
CN (1) CN101542719B (zh)
MY (1) MY151804A (zh)
TW (1) TWI416673B (zh)
WO (1) WO2008123414A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157396A (zh) * 2009-12-18 2011-08-17 英特尔公司 小形状因数系统级封装中嵌入组件的设备和方法
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法
CN102412209A (zh) * 2010-09-22 2012-04-11 索尼公司 封装基板及使用该封装基板的模块和电气/电子装置
CN102668068A (zh) * 2009-12-17 2012-09-12 英特尔公司 用于集成电路设备的玻璃芯衬底及其制造方法
CN103915420A (zh) * 2013-01-04 2014-07-09 三星电机株式会社 静电放电保护装置和用于制造静电放电保护装置的方法
CN104112673A (zh) * 2013-04-19 2014-10-22 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板及其制作方法
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
CN105514084A (zh) * 2014-10-08 2016-04-20 恩智浦有限公司 半导体器件的金属化
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9642248B2 (en) 2012-09-24 2017-05-02 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN109644568A (zh) * 2016-09-06 2019-04-16 松下知识产权经营株式会社 印刷布线板、印刷电路板、半固化片
CN111757593A (zh) * 2020-06-29 2020-10-09 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
JP5397007B2 (ja) * 2009-05-14 2014-01-22 富士通株式会社 プリント配線板および電子部品パッケージ
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US20120095132A1 (en) * 2010-10-19 2012-04-19 Chung-Hao Chang Halogen- and phosphorus-free thermosetting resin composition
US8586411B2 (en) 2010-11-16 2013-11-19 International Business Machines Corporation Manufacturing a filling of a gap in semiconductor devices
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
US9236277B2 (en) * 2012-08-10 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a thermally conductive underfill and methods of forming same
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR102097847B1 (ko) * 2012-12-11 2020-04-06 미쓰이금속광업주식회사 다층 프린트 배선판 및 그 제조 방법
JP5966903B2 (ja) * 2012-12-13 2016-08-10 Dic株式会社 シアン酸エステル樹脂、硬化性樹脂組成物、その硬化物、プリプレグ、回路基板、半導体封止材料、及びビルドアップフィルム
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US9474148B2 (en) 2013-09-26 2016-10-18 Trumpet Holdings, Inc. Stacked circuit board assembly with compliant middle member
JP2015070187A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 半導体装置及び半導体装置の製造方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
KR102122540B1 (ko) * 2013-12-31 2020-06-26 엘지디스플레이 주식회사 씨오지 방식의 반도체칩 탑재용 기판 및 그 제조방법
JP2014220534A (ja) * 2014-08-26 2014-11-20 株式会社東芝 半導体装置の製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
TWI824412B (zh) * 2015-01-13 2023-12-01 日商迪睿合股份有限公司 凸塊形成用膜、半導體裝置及其製造方法、以及連接構造體
KR102414836B1 (ko) * 2015-09-17 2022-06-30 삼성전기주식회사 인쇄회로기판의 제조 방법
JP2017098338A (ja) * 2015-11-19 2017-06-01 株式会社デンソー 電子装置
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
JP6891427B2 (ja) * 2016-09-09 2021-06-18 住友ベークライト株式会社 樹脂シート
US11040517B2 (en) 2016-11-09 2021-06-22 Showa Denko Materials Co., Ltd. Printed wiring board and semiconductor package
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019071393A (ja) * 2017-10-11 2019-05-09 イビデン株式会社 プリント配線板
GB2596696B (en) * 2019-05-23 2023-08-30 Rogers Corp Low loss, composite layer and a composition for forming the same
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
GB202018676D0 (en) * 2020-11-27 2021-01-13 Graphcore Ltd Controlling warpage of a substrate for mounting a semiconductor die
CN114786367A (zh) * 2021-01-22 2022-07-22 宏恒胜电子科技（淮安）有限公司 高密度互连电路板及其制备方法
US11638359B2 (en) 2021-05-05 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Low profile power module package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JP2000204131A (ja) * 1999-01-08 2000-07-25 Sumikin Chemical Co Ltd フェノ―ル系重合体組成物
JP3558576B2 (ja) * 1999-02-22 2004-08-25 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2001035960A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2002076201A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造および実装方法
JP2002076202A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造および実装方法
JP2002327035A (ja) * 2001-02-28 2002-11-15 Sumikin Chemical Co Ltd フェノール系重合体、その製造方法及びそれを用いたエポキシ樹脂用硬化剤、半導体封止用エポキシ樹脂組成物ならびに半導体装置
JP2003082061A (ja) * 2001-09-10 2003-03-19 Asahi Denka Kogyo Kk 硬化性組成物
JP2003174257A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
JP2003258034A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2004071656A (ja) * 2002-08-01 2004-03-04 Sumitomo Bakelite Co Ltd 多層配線板および半導体装置
JP2004134679A (ja) 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
JP4449608B2 (ja) 2004-07-09 2010-04-14 凸版印刷株式会社 半導体装置
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
JP2006290949A (ja) * 2005-04-07 2006-10-26 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP2006316250A (ja) * 2005-04-12 2006-11-24 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4372749B2 (ja) * 2005-12-22 2009-11-25 株式会社ルネサステクノロジ 半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9686861B2 (en) 2009-12-17 2017-06-20 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9761514B2 (en) 2009-12-17 2017-09-12 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN102668068A (zh) * 2009-12-17 2012-09-12 英特尔公司 用于集成电路设备的玻璃芯衬底及其制造方法
US10070524B2 (en) 2009-12-17 2018-09-04 Intel Corporation Method of making glass core substrate for integrated circuit devices
CN102668068B (zh) * 2009-12-17 2016-01-20 英特尔公司 用于集成电路设备的玻璃芯衬底及其制造方法
CN102157396A (zh) * 2009-12-18 2011-08-17 英特尔公司 小形状因数系统级封装中嵌入组件的设备和方法
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US9362232B2 (en) 2009-12-18 2016-06-07 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
CN102412209A (zh) * 2010-09-22 2012-04-11 索尼公司 封装基板及使用该封装基板的模块和电气/电子装置
CN102361024B (zh) * 2011-01-13 2014-09-17 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法
US9793201B2 (en) 2012-03-07 2017-10-17 Intel Corporation Glass clad microelectronic substrate
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US10008452B2 (en) 2012-09-24 2018-06-26 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9642248B2 (en) 2012-09-24 2017-05-02 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN103915420A (zh) * 2013-01-04 2014-07-09 三星电机株式会社 静电放电保护装置和用于制造静电放电保护装置的方法
CN104112673B (zh) * 2013-04-19 2017-06-23 碁鼎科技秦皇岛有限公司 芯片封装基板及其制作方法
CN104112673A (zh) * 2013-04-19 2014-10-22 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板及其制作方法
CN105514084A (zh) * 2014-10-08 2016-04-20 恩智浦有限公司 半导体器件的金属化
CN109644568A (zh) * 2016-09-06 2019-04-16 松下知识产权经营株式会社 印刷布线板、印刷电路板、半固化片
US11114354B2 (en) 2016-09-06 2021-09-07 Panasonic Intellectual Property Management Co., Ltd. Printed wiring board, printed circuit board, prepreg
CN111757593A (zh) * 2020-06-29 2020-10-09 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法

Also Published As

Publication number Publication date
WO2008123414A1 (ja) 2008-10-16
MY151804A (en) 2014-07-14
KR101439565B1 (ko) 2014-09-11
US7893542B2 (en) 2011-02-22
JP5660272B2 (ja) 2015-01-28
TW200849506A (en) 2008-12-16
JPWO2008123414A1 (ja) 2010-07-15
CN101542719B (zh) 2011-05-11
KR20100014220A (ko) 2010-02-10
TWI416673B (zh) 2013-11-21
US20090273073A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
CN101542719B (zh) 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
CN101356643B (zh) 半导体器件
CN101523588A (zh) 半导体封装件及其制造方法和密封树脂
JP6098372B2 (ja) 半導体装置
KR101077671B1 (ko) 반도체 장치
KR20110123731A (ko) 전자 부품용 접착제
JP2002040663A (ja) ソルダーレジスト組成物及びその硬化物
JP2011079905A (ja) エポキシ樹脂組成物、半導体封止充てん用樹脂組成物及び半導体装置
KR20190103870A (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
WO2022118853A1 (ja) 熱硬化性樹脂組成物および半導体装置
JP2010080609A (ja) 半導体装置
JP2010006881A (ja) アンダーフィル用エポキシ樹脂組成物とそれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20160328

CF01 Termination of patent right due to non-payment of annual fee