JP2014220534A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014220534A JP2014220534A JP2014172086A JP2014172086A JP2014220534A JP 2014220534 A JP2014220534 A JP 2014220534A JP 2014172086 A JP2014172086 A JP 2014172086A JP 2014172086 A JP2014172086 A JP 2014172086A JP 2014220534 A JP2014220534 A JP 2014220534A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- underfill
- semiconductor
- cured product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】温度サイクル等の印加時にアンダーフィル樹脂の剥離を抑制し、半導体チップの
断線不良等を防止することを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置１０は、配線基板１と、この配線基板１上に
搭載された半導体チップ積層体２と、半導体チップ積層体の各半導体チップ間に充填され
たアンダーフィル４層と、半導体チップ積層体２等の外側に被覆・形成されたモールド樹
脂硬化物の封止層８とを備える。アンダーフィル層４は、アミン系の硬化剤を含むアンダ
ーフィル樹脂の硬化物であり、Ｔｇが６５℃以上１００℃以下の硬化物により構成されて
いる。
【選択図】図１
断線不良等を防止することを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置１０は、配線基板１と、この配線基板１上に
搭載された半導体チップ積層体２と、半導体チップ積層体の各半導体チップ間に充填され
たアンダーフィル４層と、半導体チップ積層体２等の外側に被覆・形成されたモールド樹
脂硬化物の封止層８とを備える。アンダーフィル層４は、アミン系の硬化剤を含むアンダ
ーフィル樹脂の硬化物であり、Ｔｇが６５℃以上１００℃以下の硬化物により構成されて
いる。
【選択図】図１
Description
本発明の実施形態は、半導体装置の製造方法に関する。
近年、電子機器の高機能化および小型化の要求に伴い、半導体集積回路の高密度実装技
術の開発が進められている。そのような実装技術の一つとして、半導体チップ上に別の半
導体チップをフェイスダウンで搭載するチップオンチップ型のシステムインパッケージが
ある。このようなチップオンチップ構造は、半導体パッケージの小型化、動作の高速化、
省電力化に有効であることから着目されている。
術の開発が進められている。そのような実装技術の一つとして、半導体チップ上に別の半
導体チップをフェイスダウンで搭載するチップオンチップ型のシステムインパッケージが
ある。このようなチップオンチップ構造は、半導体パッケージの小型化、動作の高速化、
省電力化に有効であることから着目されている。
チップオンチップ型の構造において半導体チップ間の接続は、通常、微小なバンプを介
したフリップチップ方式で行われている。そして、接続部を湿度などの周囲の環境から保
護し、かつ機械的な強度を確保するために、半導体チップ間には樹脂材料を注入してアン
ダーフィル層を形成している（例えば、特許文献１参照。）。
したフリップチップ方式で行われている。そして、接続部を湿度などの周囲の環境から保
護し、かつ機械的な強度を確保するために、半導体チップ間には樹脂材料を注入してアン
ダーフィル層を形成している（例えば、特許文献１参照。）。
しかしながら、従来からのチップオンチップ型の半導体装置では、低温−高温の温度サ
イクルを繰り返すと、上段の半導体チップの側面と、アンダーフィル層を構成するアンダ
ーフィル樹脂との間で剥離が生じやすかった。そして、この剥離がアンダーフィル樹脂内
を亀裂となって伝播し、下段の半導体チップの内部配線を切断するなどの不良が発生する
ことがあった。
イクルを繰り返すと、上段の半導体チップの側面と、アンダーフィル層を構成するアンダ
ーフィル樹脂との間で剥離が生じやすかった。そして、この剥離がアンダーフィル樹脂内
を亀裂となって伝播し、下段の半導体チップの内部配線を切断するなどの不良が発生する
ことがあった。
本発明の目的は、温度サイクル等の印加時にアンダーフィル樹脂の剥離を抑制し、半導
体チップの断線不良等を防止することを可能にした半導体装置を提供することにある。
体チップの断線不良等を防止することを可能にした半導体装置を提供することにある。
実施形態の半導体装置の製造方法は、少なくとも一方の主面に配線層を有する配線基板
の前記主面上に、２つ以上の半導体チップを所定の間隔をおいて重ね、前記半導体チップ
のそれぞれを互いにバンプを介して電気的に接続し、前記半導体チップのそれぞれの間を
アンダーフィル層で充填し、かつ前記半導体チップそれぞれの側面の少なくとも一部を前
記アンダーフィル層で覆い、前記半導体チップ積層体の外側であって、前記主面側をモー
ルド樹脂で被覆する半導体装置の製造方法であって、前記アンダーフィル層は、アミン系
の硬化剤を用いた樹脂硬化物を含み、かつ前記樹脂硬化物のガラス転移温度（Ｔｇ）が６
５℃以上１００℃以下であることを特徴とする。
の前記主面上に、２つ以上の半導体チップを所定の間隔をおいて重ね、前記半導体チップ
のそれぞれを互いにバンプを介して電気的に接続し、前記半導体チップのそれぞれの間を
アンダーフィル層で充填し、かつ前記半導体チップそれぞれの側面の少なくとも一部を前
記アンダーフィル層で覆い、前記半導体チップ積層体の外側であって、前記主面側をモー
ルド樹脂で被覆する半導体装置の製造方法であって、前記アンダーフィル層は、アミン系
の硬化剤を用いた樹脂硬化物を含み、かつ前記樹脂硬化物のガラス転移温度（Ｔｇ）が６
５℃以上１００℃以下であることを特徴とする。
以下、実施形態の半導体装置について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態の半導体装置を示す断面図である。
図１は、第１の実施形態の半導体装置を示す断面図である。
図１に示す半導体装置１０は、一方の主面である表面（図１では上面）に配線回路（図
示を省略。）を有する配線基板１と、この配線基板１の前記表面に搭載されて電気的に接
続された半導体チップ積層体２を備えており、ＦＢＧＡ（Fine pitch Ball Grid Array）
パッケージの形態を有する。
示を省略。）を有する配線基板１と、この配線基板１の前記表面に搭載されて電気的に接
続された半導体チップ積層体２を備えており、ＦＢＧＡ（Fine pitch Ball Grid Array）
パッケージの形態を有する。
半導体チップ積層体２は、フェイスアップに配置された第１の半導体チップ２ａの上に
、第１の半導体チップ２ａよりも小面積の第２の半導体チップ２ｂの回路面（素子回路面
）が対向するように配置され、バンプ３を介して接続された構造を有する。第１および第
２の半導体チップ２ａ、２ｂの厚さは、いずれも３５０μｍ以下となっている。
、第１の半導体チップ２ａよりも小面積の第２の半導体チップ２ｂの回路面（素子回路面
）が対向するように配置され、バンプ３を介して接続された構造を有する。第１および第
２の半導体チップ２ａ、２ｂの厚さは、いずれも３５０μｍ以下となっている。
また、バンプ３は、Ｓｎ−Ａｇはんだ（融点２２１℃）、Ｓｎ−Ｃｕはんだ（融点２２
７℃）等のはんだや、Ａｕ、Ｓｎ（融点２３２℃）等の金属材料からなり、バンプ径は５
〜５０μｍで配列のピッチは１０〜１００μｍとなっている。第１および第２の半導体チ
ップ２ａ、２ｂと接続するバンプ３の接続には、熱圧着やリフロー等が用いられている。
７℃）等のはんだや、Ａｕ、Ｓｎ（融点２３２℃）等の金属材料からなり、バンプ径は５
〜５０μｍで配列のピッチは１０〜１００μｍとなっている。第１および第２の半導体チ
ップ２ａ、２ｂと接続するバンプ３の接続には、熱圧着やリフロー等が用いられている。
そして、半導体チップ積層体２において、第１の半導体チップ２ａと第２の半導体チッ
プ２ｂとの間の隙間には、熱硬化性樹脂材料が充填されアンダーフィル層４が形成されて
いる。ここで、アンダーフィル層４を構成するアンダーフィル樹脂は、アミン系の硬化剤
を含有するエポキシ系樹脂の硬化物からなり、この硬化物のＴｇは６５℃以上１００℃以
下となっている。硬化物の好ましいＴｇは６５℃以上９５℃以下であり、より好ましいＴ
ｇは６５℃以上９０℃以下である。
プ２ｂとの間の隙間には、熱硬化性樹脂材料が充填されアンダーフィル層４が形成されて
いる。ここで、アンダーフィル層４を構成するアンダーフィル樹脂は、アミン系の硬化剤
を含有するエポキシ系樹脂の硬化物からなり、この硬化物のＴｇは６５℃以上１００℃以
下となっている。硬化物の好ましいＴｇは６５℃以上９５℃以下であり、より好ましいＴ
ｇは６５℃以上９０℃以下である。
硬化剤として、アミン系以外の例えば酸無水物系の化合物が配合された樹脂を使用して
アンダーフィル層４を形成した場合には、温度サイクル印加時において半導体チップ側面
でのアンダーフィル樹脂の剥離を抑制することができない。また、アンダーフィル樹脂の
硬化物のＴｇが１００℃を超える場合にも、同様に、温度サイクル印加時のアンダーフィ
ル樹脂の剥離を抑制することができない。なお、アンダーフィル樹脂の剥離抑制の観点で
は、樹脂硬化物のＴｇが低いほど効果がある。
アンダーフィル層４を形成した場合には、温度サイクル印加時において半導体チップ側面
でのアンダーフィル樹脂の剥離を抑制することができない。また、アンダーフィル樹脂の
硬化物のＴｇが１００℃を超える場合にも、同様に、温度サイクル印加時のアンダーフィ
ル樹脂の剥離を抑制することができない。なお、アンダーフィル樹脂の剥離抑制の観点で
は、樹脂硬化物のＴｇが低いほど効果がある。
アンダーフィル樹脂のＴｇの測定は、ＴＭＡ（熱機械分析）により行うことができる。
ＴＭＡは、試料の温度を一定のプログラムによって変化させながら、圧縮、引張り、曲げ
等の非振動的荷重を加え、その物質の変形を温度または時間の関数として測定する方法で
ある。温度変化に対応して試料の熱膨張や軟化等の変形が起こると、変形に伴う変位量が
、プローブの位置変化量として変位検出部で計測される。実施形態に記載されたＴｇは、
ＴＭＡ法により測定されたものである。
ＴＭＡは、試料の温度を一定のプログラムによって変化させながら、圧縮、引張り、曲げ
等の非振動的荷重を加え、その物質の変形を温度または時間の関数として測定する方法で
ある。温度変化に対応して試料の熱膨張や軟化等の変形が起こると、変形に伴う変位量が
、プローブの位置変化量として変位検出部で計測される。実施形態に記載されたＴｇは、
ＴＭＡ法により測定されたものである。
なお、Ｔｇの測定は、ＤＭＡ（動的粘弾性測定）により行うことも可能である。
また、半導体チップ間に充填されるアンダーフィル樹脂には、熱膨張率をシリコンチッ
プのそれに近づけるために、シリカ粉末等の無機充填材（フィラー）が含有されている。
実施形態において、アンダーフィル樹脂に含有されるフィラーは、平均粒径が０．５μｍ
未満で最大粒径が３．０μｍ以下のものである。フィラーの平均粒径は好ましくは０．４
μｍ未満であり、さらに好ましくは０．３μｍ未満である。なお、平均粒径は、レーザー
回折散乱法により測定されたものとする。
プのそれに近づけるために、シリカ粉末等の無機充填材（フィラー）が含有されている。
実施形態において、アンダーフィル樹脂に含有されるフィラーは、平均粒径が０．５μｍ
未満で最大粒径が３．０μｍ以下のものである。フィラーの平均粒径は好ましくは０．４
μｍ未満であり、さらに好ましくは０．３μｍ未満である。なお、平均粒径は、レーザー
回折散乱法により測定されたものとする。
アンダーフィル樹脂に含有されるフィラーの平均粒径が０．５μｍ以上である場合には
、フィラーによって狭い隙間へのアンダーフィル樹脂の流動が妨げられるため、実施形態
のチップオンチップ型の半導体装置において、半導体チップ２ａ、２ｂ間の狭い隙間（５
〜５０μｍ）にアンダーフィル樹脂が充填しにくく、ボイドや偏析がなく均一な組成のア
ンダーフィル層４を形成することが難しい。
、フィラーによって狭い隙間へのアンダーフィル樹脂の流動が妨げられるため、実施形態
のチップオンチップ型の半導体装置において、半導体チップ２ａ、２ｂ間の狭い隙間（５
〜５０μｍ）にアンダーフィル樹脂が充填しにくく、ボイドや偏析がなく均一な組成のア
ンダーフィル層４を形成することが難しい。
アンダーフィル層は、チップオンチップ型の半導体装置に限らず、基板上にチップを搭
載するフリップチップＢＧＡ（以下、ＦＣ−ＢＧＡと示す。）にも設けられる。そして、
このようなＦＣ−ＢＧＡのアンダーフィル樹脂としても、アミン系硬化剤を含有し、硬化
物のＴｇが１００℃以下のエポキシ系樹脂が使用されているが、そのような樹脂（以下、
ＦＣ−ＢＧＡ用樹脂と示す。）は、実施形態で使用されるアンダーフィル樹脂に比べて、
粒径の大きい（平均粒径０．５μｍ以上、最大粒径３μｍ以上）フィラー（シリカ粉末）
を含有する。したがって、ＦＣ−ＢＧＡ用樹脂は、実施形態で使用されるアンダーフィル
樹脂に比べて、流動性が悪い。そのため、従来からのＦＣ−ＢＧＡ用樹脂は、基板と半導
体チップとの間の比較的広い隙間（５０〜７０μｍ）には充填可能であるが、実施形態の
半導体装置１０における半導体チップ２ａ、２ｂ間の狭い隙間（５〜５０μｍ）には充填
しにくく、未充填が発生した。
載するフリップチップＢＧＡ（以下、ＦＣ−ＢＧＡと示す。）にも設けられる。そして、
このようなＦＣ−ＢＧＡのアンダーフィル樹脂としても、アミン系硬化剤を含有し、硬化
物のＴｇが１００℃以下のエポキシ系樹脂が使用されているが、そのような樹脂（以下、
ＦＣ−ＢＧＡ用樹脂と示す。）は、実施形態で使用されるアンダーフィル樹脂に比べて、
粒径の大きい（平均粒径０．５μｍ以上、最大粒径３μｍ以上）フィラー（シリカ粉末）
を含有する。したがって、ＦＣ−ＢＧＡ用樹脂は、実施形態で使用されるアンダーフィル
樹脂に比べて、流動性が悪い。そのため、従来からのＦＣ−ＢＧＡ用樹脂は、基板と半導
体チップとの間の比較的広い隙間（５０〜７０μｍ）には充填可能であるが、実施形態の
半導体装置１０における半導体チップ２ａ、２ｂ間の狭い隙間（５〜５０μｍ）には充填
しにくく、未充填が発生した。
実施形態に使用されるアンダーフィル樹脂と従来からのＦＣ−ＢＧＡ用樹脂の流動性を
調べた結果を、以下に記載する。なお、実施形態のアンダーフィル樹脂は、平均粒径が０
．３μｍで最大粒径が３．０μｍのシリカ粉末を５０質量％の割合で含有する後述するア
ンダーフィル樹脂Ｇである。また、ＦＣ−ＢＧＡ用樹脂としては、アミン系硬化剤を含有
し、平均粒径が０．６μｍで最大粒径が３．０μｍのシリカ粉末を５０質量％の割合で含
有する、硬化物のＴｇが１００℃のエポキシ系樹脂を使用した。
調べた結果を、以下に記載する。なお、実施形態のアンダーフィル樹脂は、平均粒径が０
．３μｍで最大粒径が３．０μｍのシリカ粉末を５０質量％の割合で含有する後述するア
ンダーフィル樹脂Ｇである。また、ＦＣ−ＢＧＡ用樹脂としては、アミン系硬化剤を含有
し、平均粒径が０．６μｍで最大粒径が３．０μｍのシリカ粉末を５０質量％の割合で含
有する、硬化物のＴｇが１００℃のエポキシ系樹脂を使用した。
（流動性の比較実験）
２枚のガラス板を２０μｍの隙間を作るように固定し、その隙間に実施形態のアンダー
フィル樹脂とＦＣ−ＢＧＡ用樹脂をそれぞれ浸透させ、所定の距離（２０ｍｍ）だけ浸透
するのに要する時間を測定した。なお、ガラス板は１１０℃に加熱した。
２枚のガラス板を２０μｍの隙間を作るように固定し、その隙間に実施形態のアンダー
フィル樹脂とＦＣ−ＢＧＡ用樹脂をそれぞれ浸透させ、所定の距離（２０ｍｍ）だけ浸透
するのに要する時間を測定した。なお、ガラス板は１１０℃に加熱した。
測定の結果、実施形態のアンダーフィル樹脂とＦＣ−ＢＧＡ用樹脂の充填時間はともに
３００秒であり、同じであった。しかし、ＦＣ−ＢＧＡ用樹脂では、浸透後にフローマー
クが見られた。フローマークとは、樹脂中のフィラーや他の成分の偏析等によって、不均
一になった部分が筋状に見えるものであり、樹脂の流動性が悪い場合に発生する。フロー
マークが発生すると、流動の先端形状が乱れ、浸透時にエアを巻き込んでボイドが発生し
易くなるので好ましくない。この実験により、実施形態のアンダーフィル樹脂がＦＣ−Ｂ
ＧＡ用樹脂に比べて流動性が良好であることが確かめられた。
３００秒であり、同じであった。しかし、ＦＣ−ＢＧＡ用樹脂では、浸透後にフローマー
クが見られた。フローマークとは、樹脂中のフィラーや他の成分の偏析等によって、不均
一になった部分が筋状に見えるものであり、樹脂の流動性が悪い場合に発生する。フロー
マークが発生すると、流動の先端形状が乱れ、浸透時にエアを巻き込んでボイドが発生し
易くなるので好ましくない。この実験により、実施形態のアンダーフィル樹脂がＦＣ−Ｂ
ＧＡ用樹脂に比べて流動性が良好であることが確かめられた。
第１の実施形態の半導体装置１０において、半導体チップ積層体２は、以下に示すよう
に配線基板１の上に搭載され、電気的に接続されている。半導体チップ積層体２の下段側
の第１の半導体チップ２ａの下面が、配線基板１上にダイアタッチ材５により固定され、
この第１の半導体チップ２ａの上面（素子回路面）の周辺部に配置された接続パッド２１
ａと配線基板１の接続端子１ａとが、金線等のボンディングワイヤ６により接続されてい
る。配線基板１の裏面には、はんだボール等により形成された外部接続用端子７が配設さ
れている。
に配線基板１の上に搭載され、電気的に接続されている。半導体チップ積層体２の下段側
の第１の半導体チップ２ａの下面が、配線基板１上にダイアタッチ材５により固定され、
この第１の半導体チップ２ａの上面（素子回路面）の周辺部に配置された接続パッド２１
ａと配線基板１の接続端子１ａとが、金線等のボンディングワイヤ６により接続されてい
る。配線基板１の裏面には、はんだボール等により形成された外部接続用端子７が配設さ
れている。
そして、半導体チップ積層体２、および半導体チップ積層体２と配線基板１との前記接
続部の外側を覆うように、モールド樹脂の硬化物からなる封止層８が形成されている。
続部の外側を覆うように、モールド樹脂の硬化物からなる封止層８が形成されている。
封止層８を構成するモールド樹脂としては、エポキシ系の樹脂が使用される。硬化物の
物性値が以下に示す範囲のモールド樹脂を使用することが好ましい。なお、これらの物性
値は、前記したＴＭＡの測定により得られた値とする。
物性値が以下に示す範囲のモールド樹脂を使用することが好ましい。なお、これらの物性
値は、前記したＴＭＡの測定により得られた値とする。
Ｔｇ：１３０〜２００℃
Ｔｇ未満の温度における熱膨張率（ＣＴＥ1）：０．８〜１．４ｐｐｍ／℃
Ｔｇ以上の温度における熱膨張率（ＣＴＥ2）：３．０〜４．９ｐｐｍ／℃
弾性率：１５〜３０ＧＰａ
硬化物の物性値が前記範囲にあるモールド樹脂を使用した場合は、封止層８による熱応
力の緩和効果が高く、特にパッケージ全体の反りを低減させるという優れた効果がある。
Ｔｇ未満の温度における熱膨張率（ＣＴＥ1）：０．８〜１．４ｐｐｍ／℃
Ｔｇ以上の温度における熱膨張率（ＣＴＥ2）：３．０〜４．９ｐｐｍ／℃
弾性率：１５〜３０ＧＰａ
硬化物の物性値が前記範囲にあるモールド樹脂を使用した場合は、封止層８による熱応
力の緩和効果が高く、特にパッケージ全体の反りを低減させるという優れた効果がある。
第１の実施形態においては、アミン系の硬化剤を含有し、硬化物のＴｇが６５℃以上１
００℃以下のアンダーフィル樹脂によりアンダーフィル層４を構成することにより、温度
サイクル印加時の第２の半導体チップ２ｂ側面でのアンダーフィル樹脂の剥離を抑制し、
第１の半導体チップ２ａの内部配線の切断等の断線不良を防止することができる。
００℃以下のアンダーフィル樹脂によりアンダーフィル層４を構成することにより、温度
サイクル印加時の第２の半導体チップ２ｂ側面でのアンダーフィル樹脂の剥離を抑制し、
第１の半導体チップ２ａの内部配線の切断等の断線不良を防止することができる。
一般に、温度サイクル印加時のアンダーフィル樹脂の剥離は、半導体チップ（第２の半
導体チップ２ｂ）の側面とアンダーフィル樹脂との間に働く引き剥がし応力に起因して発
生すると考えられる。アンダーフィル樹脂の硬化物のＴｇを１００℃以下に下げることは
、前記した引き剥がし応力の低減に効果がある。また、アンダーフィル樹脂にアミン系の
硬化剤を含有させることは、半導体チップ側面へのアンダーフィル樹脂の密着力を増大さ
せる効果がある。実施形態では、これら２つの効果を合わせることで、アンダーフィル樹
脂の剥離を防止することができる。
導体チップ２ｂ）の側面とアンダーフィル樹脂との間に働く引き剥がし応力に起因して発
生すると考えられる。アンダーフィル樹脂の硬化物のＴｇを１００℃以下に下げることは
、前記した引き剥がし応力の低減に効果がある。また、アンダーフィル樹脂にアミン系の
硬化剤を含有させることは、半導体チップ側面へのアンダーフィル樹脂の密着力を増大さ
せる効果がある。実施形態では、これら２つの効果を合わせることで、アンダーフィル樹
脂の剥離を防止することができる。
なお、図1に示す第１の実施形態において、半導体チップ積層体２の上にさらに別の半
導体チップ（メモリチップ等）を積層した構造とすることもできる。すなわち、半導体チ
ップ積層体２の第２の半導体チップ２ｂの上に第３の半導体チップをフェイスアップ（素
子回路面を上側）にして積層し、ダイアタッチ材等で固定するとともに、ボンディングワ
イヤにより接続した形態を採ることもできる。
導体チップ（メモリチップ等）を積層した構造とすることもできる。すなわち、半導体チ
ップ積層体２の第２の半導体チップ２ｂの上に第３の半導体チップをフェイスアップ（素
子回路面を上側）にして積層し、ダイアタッチ材等で固定するとともに、ボンディングワ
イヤにより接続した形態を採ることもできる。
次に、このような第１の実施形態の具体的な実施例について説明する。
実施例１〜１１、比較例１〜６
（アンダーフィル樹脂Ａ〜Ｌ）
まず、エポキシ系樹脂に、表１に示す粒径（平均粒径および最大粒径）のフィラー（シ
リカ粉末）を同表に示す配合割合（質量％）となるように混合し、さらに表１に示す硬化
剤を添加・混合してなるアンダーフィル樹脂Ａ〜Ｌを用意した。
（アンダーフィル樹脂Ａ〜Ｌ）
まず、エポキシ系樹脂に、表１に示す粒径（平均粒径および最大粒径）のフィラー（シ
リカ粉末）を同表に示す配合割合（質量％）となるように混合し、さらに表１に示す硬化
剤を添加・混合してなるアンダーフィル樹脂Ａ〜Ｌを用意した。
アンダーフィル樹脂Ａ〜Ｌについては、ＴＭＡによって求めたＴｇ、熱膨張率（ＣＴＥ
1、ＣＴＥ2）および曲げ弾性率（２５℃）を、それぞれ表１に示す。なお、ＴＭＡ測定に
は、MAC SCIENCE社製の熱機械分析装置を用いた。
1、ＣＴＥ2）および曲げ弾性率（２５℃）を、それぞれ表１に示す。なお、ＴＭＡ測定に
は、MAC SCIENCE社製の熱機械分析装置を用いた。
（半導体装置の製造）
次に、第１の半導体チップ２ａと第２の半導体チップ２ｂとの間の隙間に充填する樹脂
として、表１に示すＡ〜Ｌの各樹脂を使用し、さらに以下に示す物性値を有するａおよび
ｂの２種類のモールド樹脂を使用して封止層８を形成し、図１に示す半導体装置１０を製
造した。モールド樹脂の物性値は、ＴＭＡ法により測定された値である。
次に、第１の半導体チップ２ａと第２の半導体チップ２ｂとの間の隙間に充填する樹脂
として、表１に示すＡ〜Ｌの各樹脂を使用し、さらに以下に示す物性値を有するａおよび
ｂの２種類のモールド樹脂を使用して封止層８を形成し、図１に示す半導体装置１０を製
造した。モールド樹脂の物性値は、ＴＭＡ法により測定された値である。
なお、第１の半導体チップ２ａのサイズは７．５ｍｍ×７．１ｍｍ、第２の半導体チッ
プ２ｂのサイズは５．９ｍｍ×５．２ｍｍであり、厚さはいずれも１５０μｍであった。
また、これらの半導体チップ間を接続するバンプ３は、Ｓｎ−Ｃｕはんだバンプであり、
バンプ径は３０μｍ、ピッチは６０μｍとした。モールド樹脂ａの物性値は、Ｔｇが１３
０℃、ＣＴＥ1が０．８ｐｐｍ／℃、ＣＴＥ2が３．０ｐｐｍ／℃、２５℃における曲げ弾
性率が３０ＧＰａであった。また、モールド樹脂ｂの物性値は、Ｔｇが２００℃、ＣＴＥ
1が１．４ｐｐｍ／℃、ＣＴＥ2が４．９ｐｐｍ／℃、２５℃における曲げ弾性率が１５Ｇ
Ｐａであった。
プ２ｂのサイズは５．９ｍｍ×５．２ｍｍであり、厚さはいずれも１５０μｍであった。
また、これらの半導体チップ間を接続するバンプ３は、Ｓｎ−Ｃｕはんだバンプであり、
バンプ径は３０μｍ、ピッチは６０μｍとした。モールド樹脂ａの物性値は、Ｔｇが１３
０℃、ＣＴＥ1が０．８ｐｐｍ／℃、ＣＴＥ2が３．０ｐｐｍ／℃、２５℃における曲げ弾
性率が３０ＧＰａであった。また、モールド樹脂ｂの物性値は、Ｔｇが２００℃、ＣＴＥ
1が１．４ｐｐｍ／℃、ＣＴＥ2が４．９ｐｐｍ／℃、２５℃における曲げ弾性率が１５Ｇ
Ｐａであった。
（信頼性試験）
実施例１〜１１および比較例１〜６で得られた半導体装置１０の信頼性を、温度サイク
ル試験（−５５℃／１２５℃）で確認した。これらの半導体装置１０に、−５５℃／１２
５℃の温度サイクルを５００サイクル加えた後、第２の半導体チップ２ｂの側面とアンダ
ーフィル樹脂との間の剥離の有無を、断面解析して調べた。結果を表２に示す。
実施例１〜１１および比較例１〜６で得られた半導体装置１０の信頼性を、温度サイク
ル試験（−５５℃／１２５℃）で確認した。これらの半導体装置１０に、−５５℃／１２
５℃の温度サイクルを５００サイクル加えた後、第２の半導体チップ２ｂの側面とアンダ
ーフィル樹脂との間の剥離の有無を、断面解析して調べた。結果を表２に示す。
表２の結果から、実施例１〜１１においては、アミン系の硬化剤を含み、かつ硬化物の
Ｔｇが６５℃以上１００℃以下であるアンダーフィル樹脂Ｂ〜Ｉを用いてアンダーフィル
層４が形成されているので、温度サイクル試験（ＴＣＴ）でアンダーフィル層４の剥離が
生じることがなく、信頼性の高い半導体装置１０が得られることが確かめられた。
Ｔｇが６５℃以上１００℃以下であるアンダーフィル樹脂Ｂ〜Ｉを用いてアンダーフィル
層４が形成されているので、温度サイクル試験（ＴＣＴ）でアンダーフィル層４の剥離が
生じることがなく、信頼性の高い半導体装置１０が得られることが確かめられた。
（第２の実施形態）
図２は、第２の実施形態の半導体装置を示す断面図である。
図２は、第２の実施形態の半導体装置を示す断面図である。
図２に示す第２の実施形態の半導体装置１０は、一方の主面である表面（図２では上面
）に配線回路を有し、裏面に金めっき等により形成された外部接続用端子７を有する配線
基板１の表面に、第１から第４までの４個の半導体チップ２ａ、２ｂ、２ｃ、２ｄが互い
に所定の間隔をおいて配置された半導体チップ積層体２が実装された構造を有する。なお
、第１の半導体チップ２ａ、第２の半導体チップ２ｂ、第３の半導体チップ２ｃおよび第
４の半導体チップ２ｄの厚さは、いずれも５０μｍ以下となっている。
）に配線回路を有し、裏面に金めっき等により形成された外部接続用端子７を有する配線
基板１の表面に、第１から第４までの４個の半導体チップ２ａ、２ｂ、２ｃ、２ｄが互い
に所定の間隔をおいて配置された半導体チップ積層体２が実装された構造を有する。なお
、第１の半導体チップ２ａ、第２の半導体チップ２ｂ、第３の半導体チップ２ｃおよび第
４の半導体チップ２ｄの厚さは、いずれも５０μｍ以下となっている。
配線基板１の表面には、金めっき層からなる接続端子１ａが形成され、この接続端子１
ａの上に、最下段の半導体チップである第１の半導体チップ２ａが、第１のバンプ接続部
３ａを介して接続されている。また、この第１の半導体チップ２ａの上に、第２の半導体
チップ２ｂが配置されており、第２の半導体チップ２ｂと第１の半導体チップ２ａとは、
第２のバンプ接続部３ｂを介して接続されている。また、第２の半導体チップ２ｂの上に
第３の半導体チップ２ｃが配置され、第２の半導体チップ２ｂと第３の半導体チップ２ｃ
とは、第３のバンプ接続部３ｃを介して接続されており、さらに第３の半導体チップ２ｃ
の上に第４の半導体チップ２ｄが配置され、これらの半導体チップは第４のバンプ接続部
３ｄを介して接続されている。
ａの上に、最下段の半導体チップである第１の半導体チップ２ａが、第１のバンプ接続部
３ａを介して接続されている。また、この第１の半導体チップ２ａの上に、第２の半導体
チップ２ｂが配置されており、第２の半導体チップ２ｂと第１の半導体チップ２ａとは、
第２のバンプ接続部３ｂを介して接続されている。また、第２の半導体チップ２ｂの上に
第３の半導体チップ２ｃが配置され、第２の半導体チップ２ｂと第３の半導体チップ２ｃ
とは、第３のバンプ接続部３ｃを介して接続されており、さらに第３の半導体チップ２ｃ
の上に第４の半導体チップ２ｄが配置され、これらの半導体チップは第４のバンプ接続部
３ｄを介して接続されている。
第２のバンプ接続部３ｂ、第３のバンプ接続部３ｃ、および第４のバンプ接続部３ｄで
は、各半導体チップの下段側にＳｎ−Ａｇはんだ（融点２２１℃）やＳｎ−Ｃｕはんだ（
融点２２７℃）等のはんだバンプが、上段側にＡｕ等のバンプがそれぞれ形成され、これ
らのバンプが接合一体化されている。バンプ径は５〜５０μｍで配列のピッチは１０〜１
００μｍとなっている。
は、各半導体チップの下段側にＳｎ−Ａｇはんだ（融点２２１℃）やＳｎ−Ｃｕはんだ（
融点２２７℃）等のはんだバンプが、上段側にＡｕ等のバンプがそれぞれ形成され、これ
らのバンプが接合一体化されている。バンプ径は５〜５０μｍで配列のピッチは１０〜１
００μｍとなっている。
また、第１の半導体チップ２ａ、第２の半導体チップ２ｂおよび第３の半導体チップ２
ｃには、それぞれ表裏を貫通するＴＳＶ（Through Silicon Via）と呼ばれるビア（図示
を省略。）が設けられており、積層された第１の半導体チップ２ａから第４の半導体チッ
プ２ｄまでが相互に電気的に接続されている。
ｃには、それぞれ表裏を貫通するＴＳＶ（Through Silicon Via）と呼ばれるビア（図示
を省略。）が設けられており、積層された第１の半導体チップ２ａから第４の半導体チッ
プ２ｄまでが相互に電気的に接続されている。
そして、このようにバンプを介して接続された第１の半導体チップ２ａと配線基板１と
の隙間、および第１の半導体チップ２ａから第４の半導体チップ２ｄまでの各半導体チッ
プ間の隙間には、それぞれ熱硬化性樹脂材料が充填されており、アンダーフィル層４が形
成されている。アンダーフィル層４は、第１の実施形態と同様に、フィラーおよびアミン
系の硬化剤を含有するエポキシ系樹脂（アンダーフィル樹脂）の硬化物から構成されてお
り、この硬化物のＴｇは６５℃以上１００℃以下となっている。硬化物の好ましいＴｇは
６５℃以上９５℃以下であり、より好ましいＴｇは６５℃以上９０℃以下である。アンダ
ーフィル樹脂は、フィラーとして、平均粒径が０．５μｍ未満で最大粒径が３．０μｍ以
下のシリカ粉末を含有することが好ましい。
の隙間、および第１の半導体チップ２ａから第４の半導体チップ２ｄまでの各半導体チッ
プ間の隙間には、それぞれ熱硬化性樹脂材料が充填されており、アンダーフィル層４が形
成されている。アンダーフィル層４は、第１の実施形態と同様に、フィラーおよびアミン
系の硬化剤を含有するエポキシ系樹脂（アンダーフィル樹脂）の硬化物から構成されてお
り、この硬化物のＴｇは６５℃以上１００℃以下となっている。硬化物の好ましいＴｇは
６５℃以上９５℃以下であり、より好ましいＴｇは６５℃以上９０℃以下である。アンダ
ーフィル樹脂は、フィラーとして、平均粒径が０．５μｍ未満で最大粒径が３．０μｍ以
下のシリカ粉末を含有することが好ましい。
アンダーフィル樹脂の充填は、第１の半導体チップ２ａから第４の半導体チップ２ｄま
で４個の半導体チップを全て積層・配置した後、配線基板１と第１の半導体チップ２ａと
の隙間、および各半導体チップ間の隙間に一括して充填してもよいし、あるいは、下段側
から順に半導体チップを積層し、形成された隙間に順にアンダーフィル樹脂を充填しても
よい。
で４個の半導体チップを全て積層・配置した後、配線基板１と第１の半導体チップ２ａと
の隙間、および各半導体チップ間の隙間に一括して充填してもよいし、あるいは、下段側
から順に半導体チップを積層し、形成された隙間に順にアンダーフィル樹脂を充填しても
よい。
半導体チップ積層体２は、配線基板１の接続端子１ａに第１のバンプ接続部３ａを介し
て接続され、さらに配線基板１の配線回路を通じて、裏面に形成された外部接続用端子７
に接続されている。
て接続され、さらに配線基板１の配線回路を通じて、裏面に形成された外部接続用端子７
に接続されている。
そして、半導体チップ積層体２および半導体チップ積層体２と配線基板１との前記接続
部の外側を覆うように、モールド樹脂の硬化物からなる封止層８が形成されている。モー
ルド樹脂としては、硬化物が第１の実施形態と同様な物性値を有するエポキシ系樹脂の使
用が好ましい。
部の外側を覆うように、モールド樹脂の硬化物からなる封止層８が形成されている。モー
ルド樹脂としては、硬化物が第１の実施形態と同様な物性値を有するエポキシ系樹脂の使
用が好ましい。
このように構成される第２の実施形態においては、温度サイクル印加時に半導体チップ
側面でのアンダーフィル樹脂の剥離を抑制することができる。
側面でのアンダーフィル樹脂の剥離を抑制することができる。
以上説明した少なくとも一つの実施形態によれば、チップオンチップ型の半導体装置に
おいて、アミン系の硬化剤を含有するエポキシ系樹脂の硬化物（Ｔｇが６５℃以上１００
℃以下）でアンダーフィル層４を構成することにより、温度サイクル印加時に上段側の半
導体チップ側面でのアンダーフィル樹脂の剥離を抑制することができ、信頼性を向上させ
ることができる。
おいて、アミン系の硬化剤を含有するエポキシ系樹脂の硬化物（Ｔｇが６５℃以上１００
℃以下）でアンダーフィル層４を構成することにより、温度サイクル印加時に上段側の半
導体チップ側面でのアンダーフィル樹脂の剥離を抑制することができ、信頼性を向上させ
ることができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示し
たものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、
その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省
略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要
旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
たものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、
その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省
略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要
旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…配線基板、２…半導体チップ積層体、２ａ…第１の半導体チップ、２ｂ…第２の半
導体チップ、２ｃ…第３の半導体チップ、２ｄ…第４の半導体チップ、３…バンプ、３ａ
…第１のバンプ接続部、３ｂ…第２のバンプ接続部、３ｃ…第３のバンプ接続部、３ｄ…
第４のバンプ接続部、４…アンダーフィル層、５…ダイアタッチ材、６…ボンディングワ
イヤ、７…外部接続用端子、８…封止層、１０…半導体装置。
導体チップ、２ｃ…第３の半導体チップ、２ｄ…第４の半導体チップ、３…バンプ、３ａ
…第１のバンプ接続部、３ｂ…第２のバンプ接続部、３ｃ…第３のバンプ接続部、３ｄ…
第４のバンプ接続部、４…アンダーフィル層、５…ダイアタッチ材、６…ボンディングワ
イヤ、７…外部接続用端子、８…封止層、１０…半導体装置。
Claims (1)
- 少なくとも一方の主面に配線層を有する配線基板の前記主面上に、２つ以上の半導体チ
ップを所定の間隔をおいて重ね、
前記半導体チップのそれぞれを互いにバンプを介して電気的に接続し、
前記半導体チップのそれぞれの間をアンダーフィル層で充填し、かつ前記半導体チップ
それぞれの側面の少なくとも一部を前記アンダーフィル層で覆い、
前記半導体チップ積層体の外側であって、前記主面側をモールド樹脂で被覆する半導体
装置の製造方法であって、
前記アンダーフィル層は、アミン系の硬化剤を用いた樹脂硬化物を含み、かつ前記樹脂
硬化物のガラス転移温度（Ｔｇ）が６５℃以上１００℃以下であることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014172086A JP2014220534A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014172086A JP2014220534A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011054534A Division JP2012191062A (ja) | 2011-03-11 | 2011-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014220534A true JP2014220534A (ja) | 2014-11-20 |
Family
ID=51938658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014172086A Pending JP2014220534A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014220534A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335740A (ja) * | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置および半導体装置の製造方法 |
| WO2008123414A1 (ja) * | 2007-03-30 | 2008-10-16 | Sumitomo Bakelite Co., Ltd. | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
| JP2010111747A (ja) * | 2008-11-05 | 2010-05-20 | Shin-Etsu Chemical Co Ltd | アンダーフィル剤組成物 |
| JP2010141043A (ja) * | 2008-12-10 | 2010-06-24 | Elpida Memory Inc | 半導体装置 |
-
2014
- 2014-08-26 JP JP2014172086A patent/JP2014220534A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335740A (ja) * | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置および半導体装置の製造方法 |
| WO2008123414A1 (ja) * | 2007-03-30 | 2008-10-16 | Sumitomo Bakelite Co., Ltd. | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
| JP2010111747A (ja) * | 2008-11-05 | 2010-05-20 | Shin-Etsu Chemical Co Ltd | アンダーフィル剤組成物 |
| JP2010141043A (ja) * | 2008-12-10 | 2010-06-24 | Elpida Memory Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484601B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| US10163865B2 (en) | Integrated circuit package assembly | |
| US8941248B2 (en) | Semiconductor device package and method | |
| KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
| TWI636109B (zh) | 半導體裝置及彼之製法 | |
| US7700414B1 (en) | Method of making flip-chip package with underfill | |
| KR20160002718A (ko) | 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법 | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| JP2007214602A (ja) | 半導体装置の製造方法 | |
| US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
| US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI624016B (zh) | 電子封裝件及其製法 | |
| KR102012789B1 (ko) | 반도체 장치 | |
| JP2014220534A (ja) | 半導体装置の製造方法 | |
| US20070275504A1 (en) | Electronic Component Mounting Structure | |
| TW201413903A (zh) | 半導體封裝件及其製法 | |
| JP2008277631A (ja) | 半導体装置 | |
| JP4366971B2 (ja) | 液状封止樹脂組成物の設計方法、および半導体装置の製造方法 | |
| JP2013062472A (ja) | 半導体パッケージおよびその製造方法 | |
| TWI834852B (zh) | 半導體用接著劑、半導體裝置的製造方法及半導體裝置 | |
| JP2013175492A (ja) | 半導体装置およびその製造方法 | |
| JP4858431B2 (ja) | 半導体装置の製造方法 | |
| US20120032351A1 (en) | Semiconductor package | |
| KR100824250B1 (ko) | 금속 리드 부재를 피쳐링하는 반도체 패키지 | |
| Park et al. | Fine-pitch, cost effective flip chip package development: TAB-BGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140826 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |