TW201413903A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201413903A
TW201413903A TW101135245A TW101135245A TW201413903A TW 201413903 A TW201413903 A TW 201413903A TW 101135245 A TW101135245 A TW 101135245A TW 101135245 A TW101135245 A TW 101135245A TW 201413903 A TW201413903 A TW 201413903A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor package
semiconductor wafer
conductive
adhesive layer
Prior art date
Application number
TW101135245A
Other languages
English (en)
Other versions
TWI467723B (zh
Inventor
詹慕萱
陳琬婷
廖怡茜
林畯棠
賴顗喆
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101135245A priority Critical patent/TWI467723B/zh
Priority to US13/722,138 priority patent/US8829687B2/en
Publication of TW201413903A publication Critical patent/TW201413903A/zh
Application granted granted Critical
Publication of TWI467723B publication Critical patent/TWI467723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝件及其製法，該半導體封裝件係包括半導體基板、膠層、至少一半導體晶片、封裝膠體與複數導電柱，該半導體基板係具有相對之第一表面與第二表面，該膠層係形成於該半導體基板之第一表面上，該半導體晶片係設於該膠層上，該封裝膠體係形成於該膠層上，且包覆該半導體晶片，該導電柱係貫穿該半導體基板之第一表面與第二表面及膠層，且電性連接該半導體晶片。本發明能有效降低成本、縮短製程時間並增進產品可靠度。

Description

半導體封裝件及其製法
本發明係有關於一種半導體封裝件及其製法，尤指一種覆晶型式之半導體封裝件及其製法。
覆晶(flip chip)技術由於具有縮小晶片封裝面積及縮短訊號傳輸路徑等優點，目前已經廣泛應用於晶片封裝領域，例如晶片尺寸構裝(Chip Scale Package，CSP)、晶片直接貼附(Direct Chip Attached，DCA)封裝以及多晶片模組(Multi-Chip Module，MCM)封裝等封裝型態，其均利用覆晶技術而達到封裝的目的。
在覆晶封裝製程中，由於體積較小的半導體晶片與線路基板間之熱膨脹係數的差異甚大，因此半導體晶片外圍的導電凸塊無法與線路基板上對應的電性接點形成良好的接合，使得導電凸塊可能自線路基板上剝離。
另一方面，隨著半導體晶片上的積體電路之積集度的增加，體積較小的半導體晶片與線路基板之間的熱膨脹係數不匹配(mismatch)所產生的熱應力(thermal stress)與翹曲(warpage)現象也日漸嚴重，其結果將導致半導體晶片與線路基板之間的可靠度(reliability)下降，並且造成信賴性測試的失敗。
為了解決上述問題，習知遂提出了一種半導體封裝件，如第1A圖所示，其係於一整片矽晶圓中形成有矽穿孔(Through silicon via，TSV)111後，再將該矽晶圓欲接置 半導體晶片之一側形成線路重佈層12，再將欲接置基板之一側之表面形成有銲球13，並在經過切單製程後，成為複數矽中介板(Si interposer)11，之後再將半導體晶片14接置於該矽中介板11上，後續於該半導體晶片14與矽中介板11之間形成底膠15，最後再將該矽中介板11接置於基板16上，且該矽中介板11與基板16之間亦須填充有底膠17，而完成一半導體封裝件，由於該矽中介板11與半導體晶片14的材質相近，因此可以有效避免熱膨脹係數不匹配所產生的問題。
惟，前述習知技術之製程及結構係必須於該矽中介板11欲接置半導體晶片14之一側先形成有凸塊18，之後再接置該半導體晶片14，該矽中介板11與半導體晶片14間之凸塊18容易受到製程過程之高低溫等衝擊，造成凸塊18接合介面破裂等問題，進而產生可靠度不佳之問題。
此外，如第1B圖所示，其係第1A圖的局部放大圖，一般將該半導體晶片14連接該矽中介板11時，會先於該半導體晶片14之電性連接墊141上依序形成凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)142、金屬柱143與鎳層144，再藉由該鎳層144連接該矽中介板11上之凸塊18(或是於該鎳層144上形成該凸塊18，再經回銲製程去連接該矽中介板11)，在該電性連接墊141與凸塊18之間的多個介面處特別容易因為熱應力而破裂，導致可靠度問題。
因此，如何避免上述習知技術中之種種問題，實已成 為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：半導體基板，係具有相對之第一表面與第二表面；膠層，係形成於該半導體基板之第一表面上；至少一半導體晶片，係設於該膠層上；封裝膠體，係形成於該膠層上，且包覆該半導體晶片；以及複數導電柱，係貫穿該半導體基板之第一表面與第二表面及膠層，且電性連接該半導體晶片。
於前述之半導體封裝件中，該半導體基板之側表面、該膠層之側表面、該封裝膠體之側表面係齊平，且該半導體基板之第二表面上復形成有線路重佈層。
依上所述之半導體封裝件，該半導體晶片之表面復形成有電性連接該等導電柱的線路重佈層，且復包括複數導電元件，係形成於各該導電柱之一端上。
又於本發明之半導體封裝件中，該導電柱係藉由電鍍方式來形成，且該導電柱係直接接觸該半導體晶片。
本發明復提供一種半導體封裝件之製法，係包括：提供一具有相對之第一表面與第二表面的半導體基板及至少一半導體晶片，該半導體基板之第一表面上形成有膠層；將該半導體晶片設置於該膠層上；於該膠層上形成封裝膠體，以包覆該半導體晶片；以及形成貫穿該之第一表面與第二表面及膠層且電性連接該半導體晶片的複數導電柱。
於前述之半導體封裝件之製法中，於形成該等導電柱 之前，復包括從該第二表面移除部分厚度之該半導體基板；於形成該等導電柱之後，復包括進行切單步驟；且於形成該等導電柱之後，復包括於該半導體基板之第二表面上形成線路重佈層。
依上所述之半導體封裝件之製法，於形成該線路重佈層之後，復包括進行切單步驟；該半導體基板之側表面、該膠層之側表面、該封裝膠體之側表面係齊平；且該半導體晶片之表面復形成有電性連接該等導電柱的線路重佈層。
又於本發明之半導體封裝件之製法中，形成該等導電柱之步驟係包括：形成複數貫穿該半導體基板與膠層的通孔；以及於該通孔中電鍍形成該等導電柱。
於前述之製法中，復包括於各該導電柱之一端上形成複數導電元件，且該導電柱係直接接觸該半導體晶片。
由上可知，因為本發明於半導體晶片與半導體基板之間的電性連接並非使用傳統的凸塊，而是使用導電柱直接連接，因此可節省成本，且金屬接合的界面較少，不易於接合介面處破裂，而可提高產品可靠度；再者，本發明之半導體晶片係直接貼附至膠層上，而無須如習知般逐一填入底膠，故能節省製程時間且整體可靠度較高；此外，本發明係以封裝膠體包覆半導體晶片，不僅因此可保護半導體晶片不受外界環境影響，且於製程中可增加整體結構的剛性，避免於製程中毀壞。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「側」、「端」、「齊平」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2H圖所示者，係本發明之半導體封裝件及其製法的剖視圖。
如第2A圖所示，提供至少一半導體晶片21，其一表面具有複數電極墊211，於本實施例中，該半導體晶片21係形成有具有該等電極墊211的線路重佈層21a。前述該線路重佈層21a可依設計之需求選擇佈設或不佈設。
如第2B圖所示，提供一具有相對之第一表面22a與第二表面22b的半導體基板22，該半導體基板22之第一表面22a上形成有膠層23。
如第2C圖所示，使該半導體晶片21藉其線路重佈層 21a設置於該膠層23上。
如第2D圖所示，於該膠層23上形成封裝膠體24，以包覆該半導體晶片21。
如第2E圖所示，從該第二表面22b移除部分厚度之該半導體基板22。
如第2F圖所示，藉由蝕刻方式形成貫穿該半導體基板22及膠層23且外露該電極墊211的通孔25。
如第2G圖所示，藉由電鍍方式於該通孔25中形成電性連接該半導體晶片21的複數導電柱251，此時，該導電柱251係直接接觸該半導體晶片21。
如第2H圖所示，於該半導體基板22之第二表面22b上形成具有複數電性連接墊261的線路重佈層26，並於該電性連接墊261上依序形成有凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)27與例如銲球的導電元件28電性連接，之後再進行切單步驟，使得該半導體基板22之側表面、該膠層23之側表面、該封裝膠體24之側表面齊平。
要補充說明的是，本發明亦可不形成該線路重佈層26，而於形成該等導電柱251之後進行切單步驟，使得該半導體基板22之側表面、該膠層23之側表面、該封裝膠體24之側表面齊平，且直接於各該導電柱251之一端上形成有該等導電元件28(未圖示此情況)。
本發明復提供一種半導體封裝件，係包括：半導體基板22，係具有相對之第一表面22a與第二表面22b；膠層 23，係形成於該半導體基板22之第一表面22a上；至少一半導體晶片21，係設於該膠層23上；封裝膠體24，係形成於該膠層23上，且包覆該半導體晶片21；以及複數導電柱251，係貫穿該半導體基板22之第一表面22a與第二表面22b及膠層23，且電性連接該半導體晶片21。
於本發明之半導體封裝件中，該半導體基板22之側表面、該膠層23之側表面、該封裝膠體24之側表面係齊平，且該半導體基板22之第二表面22b上復形成有線路重佈層26。
所述之半導體封裝件中，該半導體晶片21之表面復形成有電性連接該等導電柱251的線路重佈層21a，且復包括複數導電元件28，係形成於各該導電柱251之一端上。
於本實施例之半導體封裝件中，該導電柱251係藉由電鍍方式來形成，且該導電柱251係直接接觸該半導體晶片21。
綜上所述，相較於習知技術，由於本發明於半導體晶片與半導體基板之間的電性連接並非使用傳統的凸塊，而是使用導電柱直接連接，因此可節省成本，且金屬接合的界面較少，不易於接合介面處破裂，而可提高產品可靠度；再者，本發明之半導體晶片係直接貼附至膠層上，而無須如習知般逐一填入底膠，故能節省製程時間且整體可靠度較高；此外，本發明係以封裝膠體包覆半導體晶片，不僅因此可保護半導體晶片不受外界環境影響，且於製程中可增加整體結構的剛性，避免於製程中毀壞。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
11‧‧‧矽中介板
111‧‧‧矽穿孔
12、21a、26‧‧‧線路重佈層
13‧‧‧銲球
14、21‧‧‧半導體晶片
141、261‧‧‧電性連接墊
142‧‧‧凸塊底下金屬層
143‧‧‧金屬柱
144‧‧‧鎳層
15、17‧‧‧底膠
16‧‧‧基板
18‧‧‧凸塊
211‧‧‧電極墊
22‧‧‧半導體基板
22a‧‧‧第一表面
22b‧‧‧第二表面
23‧‧‧膠層
24‧‧‧封裝膠體
25‧‧‧通孔
251‧‧‧導電柱
27‧‧‧凸塊底下金屬層
28‧‧‧導電元件
第1A與1B圖所示者係習知之半導體封裝件之剖視圖，其中，第1B圖係第1A圖的局部放大圖；以及第2A至2H圖所示者係本發明之半導體封裝件及其製法的剖視圖。
21‧‧‧半導體晶片
21a‧‧‧線路重佈層
211‧‧‧電極墊
22‧‧‧半導體基板
22a‧‧‧第一表面
22b‧‧‧第二表面
23‧‧‧膠層
24‧‧‧封裝膠體
25‧‧‧通孔
251‧‧‧導電柱

Claims (17)

  1. 一種半導體封裝件，係包括：半導體基板，係具有相對之第一表面與第二表面；膠層，係形成於該半導體基板之第一表面上；至少一半導體晶片，係設於該膠層上；封裝膠體，係形成於該膠層上，且包覆該半導體晶片；以及複數導電柱，係貫穿該半導體基板之第一表面與第二表面及膠層，且電性連接該半導體晶片。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體基板之側表面、該膠層之側表面、該封裝膠體之側表面係齊平。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體基板之第二表面上復形成有線路重佈層。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體晶片之表面復形成有電性連接該等導電柱的線路重佈層。
  5. 如申請專利範圍第1項所述之半導體封裝件，復包括複數導電元件，係形成於各該導電柱之一端上。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，該導電柱係藉由電鍍方式來形成。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中，該導電柱係直接接觸該半導體晶片。
  8. 一種半導體封裝件之製法，係包括： 提供一具有相對之第一表面與第二表面的半導體基板及至少一半導體晶片，該半導體基板之第一表面上形成有膠層；將該半導體晶片設置於該膠層上；於該膠層上形成封裝膠體，以包覆該半導體晶片；以及形成貫穿該之第一表面與第二表面及膠層且電性連接該半導體晶片的複數導電柱。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，於形成該等導電柱之前，復包括從該第二表面移除部分厚度之該半導體基板。
  10. 如申請專利範圍第8項所述之半導體封裝件之製法，於形成該等導電柱之後，復包括進行切單步驟。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，於形成該等導電柱之後，復包括於該半導體基板之第二表面上形成線路重佈層。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，於形成該線路重佈層之後，復包括進行切單步驟。
  13. 如申請專利範圍第10或12項所述之半導體封裝件之製法，其中，該半導體基板之側表面、該膠層之側表面、該封裝膠體之側表面係齊平。
  14. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該半導體晶片之表面復形成有電性連接該等導電柱的線路重佈層。
  15. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，形成該等導電柱之步驟係包括：形成複數貫穿該半導體基板與膠層的通孔；以及於該通孔中電鍍形成該等導電柱。
  16. 如申請專利範圍第8項所述之半導體封裝件之製法，復包括於各該導電柱之一端上形成複數導電元件。
  17. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導電柱係直接接觸該半導體晶片。
TW101135245A 2012-09-26 2012-09-26 半導體封裝件及其製法 TWI467723B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101135245A TWI467723B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法
US13/722,138 US8829687B2 (en) 2012-09-26 2012-12-20 Semiconductor package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135245A TWI467723B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201413903A true TW201413903A (zh) 2014-04-01
TWI467723B TWI467723B (zh) 2015-01-01

Family

ID=50338068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135245A TWI467723B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法

Country Status (2)

Country Link
US (1) US8829687B2 (zh)
TW (1) TWI467723B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US10629454B2 (en) * 2017-11-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
FR3076659B1 (fr) * 2018-01-05 2020-07-17 Stmicroelectronics (Grenoble 2) Sas Entretoise isolante de reprise de contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429509B1 (en) * 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR20100109241A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 칩 적층 패키지 및 그 제조방법
US7867821B1 (en) * 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers

Also Published As

Publication number Publication date
TWI467723B (zh) 2015-01-01
US8829687B2 (en) 2014-09-09
US20140084455A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI649849B (zh) 具有高佈線密度補片的半導體封裝
TWI496270B (zh) 半導體封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI543322B (zh) 半導體裝置及其封裝方法以及用於半導體裝置的封裝
TWI544599B (zh) 封裝結構之製法
TW201911508A (zh) 電子封裝件
TWI487921B (zh) 半導體封裝件之測試方法
TWI488270B (zh) 半導體封裝件及其製法
TWI601259B (zh) 電子封裝件及其半導體基板與製法
TWI467723B (zh) 半導體封裝件及其製法
TWI529906B (zh) 半導體封裝件之製法
TWI544593B (zh) 半導體裝置及其製法
TWI534965B (zh) 半導體封裝件及其製法
TWI614858B (zh) 半導體封裝件及其製法
US10049975B2 (en) Substrate structure
TWI529825B (zh) 半導體結構之製法
TWI615926B (zh) 電子封裝件及其製法
TWI612632B (zh) 封裝結構、晶片結構及其製法
TWI790916B (zh) 電子封裝件及其製法
TWI843675B (zh) 電子封裝件及其電子結構
TWI546920B (zh) 半導體裝置及其製法
TWI839093B (zh) 電子結構之製法
TWI503932B (zh) 設置於膠層上的半導體封裝件及其製法
TWI819440B (zh) 電子封裝件及其製法
TWI574356B (zh) 半導體封裝件之製法