JP2013175492A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013175492A
JP2013175492A JP2010134914A JP2010134914A JP2013175492A JP 2013175492 A JP2013175492 A JP 2013175492A JP 2010134914 A JP2010134914 A JP 2010134914A JP 2010134914 A JP2010134914 A JP 2010134914A JP 2013175492 A JP2013175492 A JP 2013175492A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
protective film
semiconductor device
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010134914A
Other languages
English (en)
Inventor
Kei Toyoda
慶 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010134914A priority Critical patent/JP2013175492A/ja
Priority to PCT/JP2011/003254 priority patent/WO2011158468A1/ja
Publication of JP2013175492A publication Critical patent/JP2013175492A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】内部の発生応力による故障が抑制され、接続部間のマイグレーションやショートが抑制され、かつ全体の強度が維持された、信頼性の高い半導体装置およびその製造方法を提供すること。
【解決手段】基板１０と、前記基板１０上に形成された接続部１５と、前記接続部１５に接続された半導体素子１１と、前記基板１０と前記半導体素子１１と前記接続部１５の間にアンダーフィル材料が充填されたアンダーフィル部１３とを備えた半導体装置であって、前記半導体素子１１と前記基板１０の少なくとも一方と、前記接続部１５との表面が、これらおよび前記アンダーフィル材料よりも弾性率の低い保護膜１２によって被覆されていることを特徴とした半導体装置により、ショートやマイグレーションといった短絡による不良が起こりにくく、また損傷が起こりにくく、信頼性が高い長寿命な半導体装置とすることができる。
【選択図】図１

Description

本発明は、基板上にフリップチップ接続された半導体素子と、それらの間隙を保護する保護膜および保護膜のみでは充填されない空隙を充填硬化するアンダーフィル材とからなる半導体装置に関するものである。
従来、基板上に半導体素子がフリップチップ接続された半導体装置における保護材料としては、基板と半導体素子の間隙を充填し、硬化するアンダーフィル材料が用いられている。こうした充填材料は、半導体装置の使用上発生する熱応力を緩和するために、より低い弾性率のものが求められる。さらにこうした充填材料が接続部間のショートやマイグレーションの抑止に役割を果たすことも期待されている。これは、近年、半導体装置の微細化による集積化が進み、フリップチップ接続された半導体装置においては、接続部同士の距離が１００μｍを大幅に下回るような構造も提案されているので（例えば、特許文献１参照）、ショートやマイグレーションの発生頻度が上昇したことによる。
またアンダーフィルされた充填部分と半導体素子と基板の接続部の密着性を改善することを目的とし、接続部表面をシランカップリング剤やチオール系化合物から形成される被膜で被覆する構造および製造方法なども提案されている（例えば特許文献２参照）。
図６は、従来の半導体装置を示す断面図である。図６に示すように、フリップチップ実装された半導体素子１１０と基板１００において、半導体素子の基板との接続面にはパッド１１１が形成され、パッド１１１には接続部１１２が形成されている。基板１００もまた同様に、半導体素子との接続面に、パッド１０１が形成されている。半導体素子１１０と基板１００は、素子側の接続部１１２と基板側のパッド１０１が機械的かつ電気的に接続されることにより接続されている。
半導体素子の小型化は、例えば半導体素子１１０上のパッド１１１のサイズＷ、隣接するパッド１１１とのピッチＰを小さくすることにより達成される。これに伴いパッド１１１上に形成される接続部１１２のサイズも小さくならなければならない。同様にフリップチップ接続するためには、基板１００上に形成されたパッド１０１も狭ピッチ化およびサイズの縮小化が必要となる。
半導体素子１１０と基板１００は次の工程により接続することが可能である。半導体素子１１０の接続面においてパッド１１１上にメッキや放電法により形成されたはんだボールを、熱または超音波またはそれら両方により押圧して接続部１１２を形成する。
次に半導体素子１１０の接続面と基板１００の接続面を対峙させながら、フェースダウンにより搭載する。この際、熱および圧力によって、接続部１１２と基板１００上におけるパッド１０１とを機械的かつ電気的に接続する。最後に、装置全体の強度保持および高い接続信頼性を得るために基板１００と半導体素子１１０間隙にアンダーフィル材料（例えば熱硬化性のエポキシ樹脂）１２０を充填させ硬化させる。
特開２００６−０７３８７３ 特開２００９−１１７４２７
Ｏｒｉｇｉｎ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ Ｎｏ． ６７ （２００４） ＩＩＩ−７
しかしながら、上記従来の半導体装置における組立工程では、アンダーフィル材料とその他基材の線膨張係数差により発生する応力で、基板や半導体素子若しくはこれらの接続部における脆弱な部分がダメージを受けるという問題があった。また、接続部間のピッチの短小化によって、アンダーフィル材料の未充填の部分が生じ、この未充填部分に起因する接続部間のショートや、マイグレーション発生の抑制効果が十分でないという問題が生じていた。
本発明は、かかる点に鑑みて発明者らの鋭意努力の結果なされたものであり、その目的とするところは、半導体装置を構成する前記基板や前記半導体素子、アンダーフィル材料など各種基材の熱特性に起因する発生応力による損傷の発生を、適切な応力緩和により抑制することができ、さらに前記接続部間のピッチが小さくなっても、ショートやマイグレーションといった不良が発生する頻度を低減し、より信頼性の高い半導体装置を提供するところにある。
具体的に本発明は、フリップチップボンディングされてなる半導体装置において、半導体素子、基板、接続部をはじめ、従来の構造であればアンダーフィル材料と接触することになる部材の表面の少なくとも一部分に、前記半導体素子、前記基板、前記接続部、前記アンダーフィル材料のいずれよりも弾性率が低い絶縁性の保護膜が形成されていることを特徴とする。本構成による半導体装置は、ショートやマイグレーションといった短絡不良を発生させず、且つ応力緩和によって各種基材の熱特性に起因する発生応力による損傷の発生を抑制することができる。
本発明の半導体装置では、フリップチップ実装パッケージにおいて、その接続部間のショートやマイグレーションの発生を抑制し、発生する内部応力の緩和に優れた信頼性の高いものとすることができる。
本発明の第１の実施形態における半導体装置の断面図 本発明の半導体装置の第一の製造工程を示す図 本発明の半導体装置の第二の製造工程を示す図 本発明の第２の実施形態にかかわる半導体装置の断面図 本発明の第２の実施形態にかかわる半導体装置の断面図 従来のフリップチップ実装パッケージの断面図
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。本実施形態の半導体装置では、基板１０と、基板１０上にフリップチップ実装された半導体素子１１と、基板１０と半導体素子１１上にそれぞれ形成された接続部１５用のパッド部１４およびパッド部１７、接続部１５とパッド部１４とパッド部１７のそれぞれの側面、および基板１０と半導体素子１１の接続部領域を被覆する保護膜１２と、保護膜１２の間隙にアンダーフィル材料が充填されたアンダーフィル部１３を備える。
基板１０はその表面に実装のためのパッド部１４を複数備えたプリント配線基板である。パッド部１４には半導体素子１１がパッド部１７と接続部１５を介して実装されている。基板１０の厚みは、０．１５ｍｍ〜０．４０ｍｍ程度とすることができる。
接続部１５で形成される基板１０と半導体素子１１の隙間にはアンダーフィル材料が充填されたアンダーフィル部１３が形成されている。アンダーフィル部１３を形成する材料は特に限定するものではないが、例えば公知のエポキシ系樹脂硬化物とすることができる。
接続部１５は、パッド部１４上に１０μｍ〜５０μｍ程度の高さに形成される。また、接続部１５を形成する材料は鉛フリーはんだを好適に使用することができる。また、接続部１５同士のピッチは２５μｍ〜２００μｍ程度である。
半導体素子１１と、基板１０と、接続部１５の表面を被覆する保護膜１２の厚みは、マイグレーションやショートといった短絡不良を十分に抑制するという観点から、少なくとも０．３μｍより大きいことが望ましい。また、保護膜１２の熱膨張に起因するパッケージ全体の変形を抑制するという観点からは、基板１０の接続面と半導体素子１１の接続面の間の距離か、隣り合う接続部１５間の最近接距離のどちらか短い方の３０％より小さいことが望ましい。
例えば、基板１０と半導体素子１１間の距離が５０μｍ、隣合う接続部１５の間の最近接距離が１００μｍである場合、保護膜１２の厚みは０．３μｍ以上１５μｍ以下が望ましいということになる。上限値の１５μｍは、基板１０と半導体素子１１間の距離５０μｍを接続部１５の間隔の１００μｍより優先した結果である。さらに厚い方の上限は、膜厚の均一性が維持されやすいという観点から３μｍ以下であることがさらに望ましい。
また保護膜１２を構成する材料の組成は、シリコーンゴムなど絶縁性の低弾性率材料とする。保護膜１２を構成する材料の弾性率としては、フリップチップ実装後の環境における一般的な室温であるところの摂氏２５度からリフロー工程のために昇温される一般的な温度であるところの摂氏２６０度までの範囲にわたり０．５ＭＰａ〜１０ＭＰａ程度であることが望ましい。
前記温度範囲において弾性率が０．５ＭＰａより小さいと、保護膜１２そのものの形状維持が困難となり、また弾性率が１０ＭＰａより大きいと、十分な応力緩和の効果が期待できない。また保護膜１２はマイグレーションやショート不良の抑制のための重要な役割を担い、その体積抵抗率は１．０×１０１５Ω・ｃｍ〜５．０×１０１５Ω・ｃｍ程度が望ましい。
保護膜１２は、低分子量の前駆体が熱によって重合することで形成されるものが望ましい。低分子量材料は一般に粘度を低くすることができ、狭い接続部間の隙間にも十分に充填することができるからである。前駆体の材料は、特に限定するものではないが、熱硬化性シリコーンゴムを形成する液状シリコーンゴム前駆体が望ましい。また保護膜１２は無機充填材を含有していても良い。保護膜１２が無機充填材を含むことで体積抵抗率が上昇するので、前記接続部１５間のショートやマイグレーションといった不良をより確実に防止することができる。
液状シリコーンゴムの前駆体としては、例えば非特許文献１に記載されたビニル基含有オルガノポリシロキサンとオルガノポリシロキサンと白金などの硬化触媒の混合物などの公知のものを使用することができ、１液型か２液型かは限定するものではない。すなわちその基本的な化学構造としては主鎖構造がシロキサン骨格構造であり、アルキル基がシリコン原子に結合している。さらに、前記シロキサン骨格の末端にはビニル基などシロキサン骨格同士の結合に必要な反応部位が結合している。
上記の混合物を公知の方法で熱により加熱硬化させる際には、ヒドロシリル化反応がおこり、前記前駆体は、本発明における重要な部位であるところの、化学的に安定、且つ低弾性率、且つ欠陥のない緻密な構造をもつ保護膜１２を形成することとなる。またシリコン原子に結合する官能基は必要に応じて、アルキル基以外のもの、例えばヒドロキシル基やグリシジルエーテル基に代表される極性官能基などであっても良い。
このようなシリコーンゴムの前駆体である、オルガノポリシロキサンは、公知の方法により、例えばオルガノシロキサンを強酸の存在下で重合させた後、水と特定の有機珪素化合物とを添加するなどして製造することが出来る。
前記保護膜１２の形成方法を含めた本発明の第一の実施形態の製造プロセスフローとしては前記保護膜１２の前駆体として、シリコーンゴムの前駆体を例に取ると例えば次に説明するような、いくつかの工法が可能である。
＜第一の工法＞
図２（ａ）のように前記基板１０上に形成された半田ボール１５Ａが配置された領域および、前記半導体素子１１上に形成された半田ボール１５Ｂが配置された領域に比重１．０４ｇ／ｃｍ３のオルガノポリシロキサンに白金などの硬化触媒が添加されたシリコーンゴムの前駆体２０を、公知のディスペンサーなどで塗布する（図２（ｂ））。塗布量としては２ｍｍ平方の中に、直径３５μｍの半球状半田ボールが５０μｍ間隔で配列された場合、１６．８μｇ程度である。このとき前駆体２０の液膜の厚みは３．０μｍ程度となる。また、基板１０および半導体素子１１の双方の半田ボール配置領域に塗布する場合、計６．０μｇ塗布することになる。
その後、１Ｎより小さい荷重範囲で高精度な荷重制御が可能な公知のフリップチップボンダーを使用したフリップチップボンド工法で、基板１０のパッド部１４上に形成された半田ボール１５Ａと半導体素子１１のパッド部１７上に形成された半田ボール１５Ｂは、前記シリコーンゴムの前駆体２０を突き破る形で機械的に、かつ、電気的に接続される（図２（ｃ））。
より詳細には次の手順による。接続前の基板１０及び半導体素子１１の設定温度は摂氏１００度とする。その後、画像認識による位置合わせとそれに続く接続工程に移行する。接続工程において加圧する際の条件は、加圧力を０．１Ｎとし、１秒間に約１０回程度のスクラブをＸ方向とＹ方向に交互に加えながら５秒間の間に、基板１０及び半導体素子１１を装置設定温度として摂氏１００度から摂氏３００度まで昇温加熱させる。この工程で、液状シリコーンゴム前駆体２０の液膜が半田ボール１５Ａおよび半田ボール１５Ｂに上下から挟まれ、突き破られる形で半田ボール１５Ａと半田ボール１５Ｂは機械的かつ電気的に接続され接続部１５になる（図２（ｃ））。
同時に液状シリコーンゴム前駆体２０が熱硬化されることにより、シリコーンゴム保護膜１２Ａとすることができる（図２（ｃ））。最後に、公知のディスペンサーを使用して、基板１０上の半導体素子１１近傍において、半導体素子１１の１つの辺から０．４ｍｍ程度離しながら、半導体素子１１の上面に接触させないように０．５〜０．８ｍｇ程度の熱硬化性エポキシ樹脂組成物で構成されたアンダーフィル材料を前記シリコーンゴム保護膜１２Ａの間隙に充填する。その後摂氏１６５度で１時間以上熱硬化させてアンダーフィル部１３を形成することにより本発明の第１の実施形態にかかわる半導体装置を得る（図２（ｄ））。
＜第二の工法＞
図３（ａ）のように、基板１０と半導体素子１１を位置合わせする。その後、第一の工法と同様に基板１０と半導体素子１１とをフリップチップ接続する。接続方法としては以下のように接続する。接続前の基板１０及び半導体素子１１の設定温度は摂氏１７０度とする。なお第一の工法と同様に半田ボール１５Ａと１５Ｂは形成されているものとする。その後、画像認識による位置合わせとそれに続く接続工程に移行する。接続工程において加圧する際の条件は、加圧力を０．１Ｎとし、３秒間の間に基板１０及び半導体素子１１を装置設定温度として摂氏１７０度から摂氏３００度まで昇温加熱させる（図３（ｂ））。ここで半田ボール１５Ａと１５Ｂから接続部１５が形成される。
次にフリップチップ接続された基板１０と半導体素子１１の間隙端部の少なくとも一箇所に第一の工法と同様の液状シリコーンゴム前駆体２０を、基板１０上の半導体素子１１の側面近傍において、半導体素子１１の上面に付着しないように、例えば第一の工法と同様のディスペンサーで塗布する。２ｍｍ平方の中に、直径３５μｍの接続部１５が５０μｍ間隔で配列されている場合、液膜の厚みを３．０μｍとするには、前記基板１０の接続面と前記半導体素子１１の接続面の間隔が２５μｍ程度として、塗布量は２８．６μｇ程度である。
その結果、液状シリコーンゴム前駆体２０は、間隙内部の基材との濡れ広がりによって、前記半導体素子１１面、前記基板１０面および前記接続部１５側面にコーティングされていく。特に前駆体２０は分子量の小さい状態であるので、シリコーンゴムより粘度が低く、毛細管現象での濡れ広がりの際に、未塗布部分が残ることはない。
前記コーティングが完了した後に、摂氏７５度で１時間、その後摂氏１５０度で２時間という加熱条件での熱硬化反応により、シリコーンゴムの保護膜１２Ａとすることができる（図３（ｃ））。その後、前記第一の工法と同様にアンダーフィル材料を充填、硬化させることで、アンダーフィル部１３を形成し（図３（ｄ））、本発明における半導体装置の第１の実施形態にかかわる半導体装置を得る。
本発明の第１の実施形態の半導体装置において、アンダーフィル部１３は基板１０上において、接続部１５が配置された領域からはみ出しても良い。この場合には、半導体素子１１の領域のアンダーフィルによる保護をより確実なものとすることができる。
かかる構成によれば、アンダーフィルされた材料は、半導体素子１１面に対して垂直な方向から見た際の半導体素子面積領域と一致する接続領域においては、主には保護膜１２と接触している。保護膜１２は有機化合物モノマーを出発物質として、重合されたゴム状の材料で構成されており、その他の部材の線膨張係数差によって発生する応力を変形により緩和させることができる。
これにより、たとえばアンダーフィル材料と基板１０の線膨張係数差に起因する反りなどの問題を緩和することができる。つまりアンダーフィル材料と基板１０や半導体素子１１、接続部１５といった部材間の線膨張係数の差によって発生する応力は、弾性率の低い保護膜１２の弾性変形によって吸収され、その他の箇所にダメージを与えることなく、より信頼性の高い半導体装置とすることができる。
従来では、半導体装置の構成部材間の熱特性の違いにより発生する応力が原因となり、部材間で剥離などの不良が発生するという問題が生じていた。これを緩和させるためには無機充填材比率を極端に低くして弾性率が低いアンダーフィル材料を使用しなければならなかった。しかし、弾性率が低い材料は、吸湿性が高いために信頼性に劣るという問題が生じていた。本発明の半導体装置では、アンダーフィル部と他の部材間の応力を、保護膜が吸収するので、無機充填材比率が十分に高い、信頼性の高いアンダーフィル材を使用しつつ、剥離などの問題を発生させることなく、長寿命の半導体装置とすることができる。
本発明の第１の実施形態の半導体装置においては、保護膜が半導体素子の側面にフィレット形状となって密着していても良い。この場合には、半導体素子側面に保護膜が接触していない場合と比較して、応力に対する半導体素子コーナー部分へのさらなる保護効果を発揮することができる。なお、この保護膜の半導体素子側面へのフィレット形状は保護膜の前駆体材料の供給量を増やすことにより形成することが出来る。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、上述した第１の実施形態で説明した半導体装置を製造する方法及び、それぞれの製法により製造されたそれぞれの半導体装置の利点について説明する。
図４および図５は本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。図４（ａ）に示す半導体装置では、接続部１５によって、基板１０と半導体素子１１が接続されている。接続部１５、基板１０、半導体素子１１の表面は保護膜１２によって被覆されている。保護膜１２の表面同士の隙間にはアンダーフィル材料が充填されている。さらにアンダーフィル材料は半導体素子１１の周囲においてフィレット部を形成しているすなわち、本実施形態のアンダーフィル部１３は、フィレット部１３Ａを有する。
アンダーフィル材料としては公知のものを使用することが出来る。外部からの半導体素子１１のエッジ部分への機械的衝撃から保護するためにフィレット部１３Ａは半導体素子１１の側面上端にまで這い上がっていることが好ましい。工程上好ましい公知のアンダーフィル材料の充填とそれに続く硬化工程で、簡便にフィレット部１３Ａを形成することができる。
尚、前記アンダーフィル材料を使用し、保護膜１２の表面同士の隙間を充填させる場合、保護膜１２を構成する材料の化学構造として、例えば水酸基を有するものを使用するのが好ましい。保護膜１２の表面に水酸基が存在することで、アンダーフィル材料と保護膜１２の表面のぬれ性が向上し、より効率的にアンダーフィル材料を充填させることが可能となる。結果、生産性向上という効果が得られる。
図４（ｂ）に示す半導体装置では、保護膜１２の厚みが大きく、基板平面からの垂直方向においてアンダーフィル部１３の厚みよりも厚く形成されている。保護膜１２の厚みは基板１０と半導体素子１１の接続部１５が配列されている領域への保護膜１２の前駆体２０である液体の供給量によって調整することができる。
供給量が多く、保護膜１２の厚みが厚い場合には、さらにすぐれた耐ショート性、耐マイグレーション性を付与することができる。さらにこの場合には、半導体素子１１の側面をも保護膜１２で被覆することが可能である。この場合は、外部からの半導体素子１１のエッジ部分への機械的衝撃から保護するという観点から一層好ましい。
保護膜１２の厚みは特に限定するものではないが、基板１０の接続面と半導体素子１１の接続面の間の距離か、隣り合う前記接続部１５間の最近接距離のどちらか短い方の３０％より小さいことが望ましい。図４（ｂ）において、基板１０と半導体素子１１のそれぞれの接続面間の距離が５０μｍ、隣合う接続部１５の最近接距離が１００μｍである場合、保護膜１２の厚みは１５μｍが限度であり、これより厚くならないことが望ましい。また使用するアンダーフィル材料の量を少なくすることができるため、充填時間も短くなり、生産性向上の観点から効果的である。
図５（ａ）および図５（ｂ）に示す半導体装置では、前駆体２０を塗布する際に、基板１０側もしくは半導体素子１１側の少なくとも一方にのみ塗布し、接続部１５の表面および基板１０側（図５（ａ））か、もしくは半導体素子１１側（図５（ｂ））にのみ保護膜１２が形成されている。この場合にもショートやマイグレーションの防止や応力緩和に効果を発揮することは可能であり、前駆体２０の使用量が少ないので、生産コスト低減の観点から有利である。
以上説明したように、本発明の半導体装置は、従来の保護膜を有しないフリップチップ実装された半導体装置と比較して、内部発生応力が守備良く緩和され、且つ耐ショートおよび耐マイグレーションに優れている点で、産業上の利用可能性は高い。
１０ 回路基板
１１ 半導体素子
１２ 保護膜
１２Ａ シリコーンゴム保護膜
１３ アンダーフィル部
１３Ａ フィレット部
１４ 基板上パッド
１５ 接続部
１５Ａ 基板上パッドに形成された半田ボール
１５Ｂ 半導体素子上パッドに形成された半田ボール
１７ 半導体素子上パッド
２０ 液状シリコーンゴム前駆体
１００ 回路基板
１０１ 基板上パッド
１１０ 半導体素子
１１１ 半導体素子上パッド
１１２ 接続部
１２０ アンダーフィル樹脂硬化物

Claims (9)

  1. 基板と、
    半導体素子と、
    前記基板と前記半導体素子とを接続する接続部と、
    前記基板と前記半導体素子と前記接続部との間にアンダーフィル材料が充填されたアンダーフィル部とを備えた半導体装置であって、
    前記半導体素子と前記基板の少なくとも一方と、前記接続部との表面が、前記アンダーフィル材料よりも弾性率の低い保護膜によって被覆されていることを特徴とした半導体装置。
  2. 前記半導体素子と、前記基板と、前記接続部の表面が、前記アンダーフィル材料よりも弾性率の低い前記保護膜によって被覆されていることを特徴とした請求項１記載の半導体装置。
  3. 前記半導体素子の側面が前記保護膜で被覆された請求項２記載の半導体装置。
  4. 前記保護膜の膜厚が、隣接する前記接続部間の距離、前記基板と前記半導体素子間の距離の短い方の３０％より薄い請求項２記載の半導体装置。
  5. 前記保護膜がシリコーンゴム材料または有機物組成ゴム材料である請求項１ないし４のいずれか１項に記載の半導体装置。
  6. 前記保護膜は、摂氏２５度から摂氏２６０度にわたり、弾性率が０．５ＭＰａ以上１０ＭＰａ以下の範囲内であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 基板に接続部が配置された部材、または、半導体素子上に接続部が配置された部材の少なくとも一方に、保護膜の前駆体による塗布膜を形成する工程と、
    前記基板上および前記半導体素子上の前記接続部が前記前駆体による塗布膜を突き破って接続するようフリップチップ実装する工程と、
    前記前駆体が重合することによって前記保護膜が形成される工程と、
    前記保護膜の間隙にアンダーフィル材を充填し硬化する工程とを有する半導体装置の製造方法。
  8. 基板と半導体素子とを接続部で接続した実装体に対して、
    前記基板と前記半導体素子の少なくとも一方と、前記接続部の側面を、保護膜の前駆体による塗布膜でコーティングする工程と、
    コーティングされた前記前駆体が重合することによって前記保護膜が形成される工程と、
    前記基板と前記半導体と前記接続部との間隙に、アンダーフィル材料を充填し硬化する工程とを有する半導体装置の製造方法。
  9. 前記保護膜はシリコーンゴム材料であり、前記シリコーンゴム材料の前駆体は、オルガノポリシロキサン骨格を有し、
    前記保護膜が形成される工程は、ヒドロシリル化反応による熱硬化反応で、前記前駆体が前記シロキサン骨格を有するシリコーンゴムへと硬化する反応を含むことを特徴とする請求項７または８のいずれかに記載の半導体装置の製造方法。
JP2010134914A 2010-06-14 2010-06-14 半導体装置およびその製造方法 Pending JP2013175492A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010134914A JP2013175492A (ja) 2010-06-14 2010-06-14 半導体装置およびその製造方法
PCT/JP2011/003254 WO2011158468A1 (ja) 2010-06-14 2011-06-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010134914A JP2013175492A (ja) 2010-06-14 2010-06-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013175492A true JP2013175492A (ja) 2013-09-05

Family

ID=45347884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010134914A Pending JP2013175492A (ja) 2010-06-14 2010-06-14 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2013175492A (ja)
WO (1) WO2011158468A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115798A (ja) * 2014-12-15 2016-06-23 富士通株式会社 電子装置及び電子装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034474A (ja) * 2019-08-21 2021-03-01 Ａｇｃセイミケミカル株式会社 電子基板、電子基板の製造方法及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598245B2 (ja) * 1999-10-21 2004-12-08 松下電器産業株式会社 電子部品の実装方法及び基板モジュール
JP3808426B2 (ja) * 2002-11-29 2006-08-09 松下電器産業株式会社 半導体装置
JP3902558B2 (ja) * 2003-03-07 2007-04-11 信越化学工業株式会社 熱圧着用シリコーンゴムシート
JP4854287B2 (ja) * 2005-12-12 2012-01-18 パナソニック株式会社 半導体装置
JP2009004447A (ja) * 2007-06-19 2009-01-08 Toshiba Corp プリント回路板、電子機器、および半導体パッケージ
WO2009151108A1 (ja) * 2008-06-12 2009-12-17 日本電気株式会社 実装基板、及び基板、並びにそれらの製造方法
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115798A (ja) * 2014-12-15 2016-06-23 富士通株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
WO2011158468A1 (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
US9698072B2 (en) Low-stress dual underfill packaging
US8110933B2 (en) Semiconductor device mounted structure and semiconductor device mounted method
TWI283076B (en) IC chip package structure and underfill process
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
TWI484601B (zh) Semiconductor device and method for manufacturing semiconductor device
JP4391508B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
JP4899406B2 (ja) フリップチップ型半導体装置
WO2014112167A1 (ja) モジュールおよびその製造方法
KR20120024409A (ko) 전자 장치
JP2010219420A (ja) 半導体装置
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US7190082B2 (en) Low stress flip-chip package for low-K silicon technology
JP5556808B2 (ja) 電子装置、基板および電子装置の製造方法
CN105720038B (zh) 具有挠性互连结构的芯片尺寸封装
JP2013175492A (ja) 半導体装置およびその製造方法
JP5728641B2 (ja) 半導体装置
JP2013004648A (ja) 半導体パッケージの製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP2011071234A (ja) 半導体装置およびその製造方法
JP4859541B2 (ja) 接着部材および半導体装置
JP5576528B2 (ja) 半導体装置
JP5245917B2 (ja) 半導体装置
KR20100020771A (ko) 반도체 패키지의 제조 방법
KR20090052576A (ko) 반도체 패키지